JP2014158146A - Ｐｌｌ回路 - Google Patents

Abstract

【課題】少なくとも、位相周波数比較回路と、チャージポンプと、ローパスフィルタと、電圧制御発振回路とがこの順に接続されてなるＰＬＬ回路において、比較的簡易である補償回路を追加することにより、位相ノイズ、消費電力の増加を抑制できるＰＬＬ回路を提供する。
【解決手段】ロックアップ後に電圧制御発振回路の制御電圧を補償する補償回路を有し、補償回路は、チャージポンプの電源電圧を段階的に分圧し、分圧電圧を出力する分圧回路と、ロックアップ後の電圧制御発振回路の制御電圧と、分圧電圧とを段階的に比較し、電圧差を検出する比較回路と、検出された電圧差に対応し、電圧制御発振回路の発振周波数レンジ特性を変更する周波数可変回路と、を有し、発振周波数レンジ特性を変更し、再度ロックアップした後、電圧制御発振回路の制御電圧がチャージポンプの電源電圧の中心付近でロックアップするまで補償を繰り返すことを特徴とする。
【選択図】図１

Description

本発明は、低電圧のＰＬＬ回路に関するものである。

従来より、ＰＬＬ回路は広く利用されており、その基本的な回路構成を図３に示した。ＰＬＬ回路１００は一般に、位相周波数比較回路（ＰＦＤ）２０と、チャージポンプ（ＣＰ）２００と、ローパスフィルタ（ＬＦ）３０と、電圧制御発振回路（ＶＣＯ）４０より構成されている。位相周波数比較回路２０には外部からの基準信号ＲＥＦと電圧制御発振回路（ＶＣＯ）４０からの帰還信号ＦＢが入力しており、この位相周波数比較回路２０によりその位相差信号がチャージポンプ２００を介して、ローパスフィルタ３０に接続される。ローパスフィルタ３０では位相差信号の不要成分を取り除いて、その出力に応じて直流電圧に変換し、電圧制御発振回路４０に駆動入力する。この発振回路４０では、直流電圧によって周波数の変化した信号を出力し、これがＰＬＬ回路１００の出力となる。又この出力は、帰還信号ＦＢとして位相周波数比較回路２０に入力している。基準信号ＲＥＦを入力してから、このＰＬＬ回路１００では信号がループを繰返し、最終的に、ＰＬＬ回路１００の安定した出力となる。この出力が安定するまでの期間をロックアップタイムという。このＰＬＬ回路は、シンセサイザ、データ伝送での復調回路、ＦＭ復調回路、あるいはモータ回転数制御など多様に応用されている。ＰＬＬ回路１００の出力と、帰還信号ＦＢとの間に、分周回路を介してフィードバックし、位相周波数比較回路２０に入力する利用方法が、一般的である。

公知文献を以下に示す。

特開平１０−００４３５０ 特開２００５−０７３１２４号公報

半導体集積回路では、その高集積化の開発を常に進めているが、ディープサブミクロン・プロセスにおいて、従来よりも低電圧電源、低耐圧ＭＯＳデバイスのみで回路を構成する必要がある。低電圧電源、低耐圧ＭＯＳデバイスのみでＰＬＬ回路を構成する場合は、その電源電圧範囲、デバイス特性の制限下において、回路定数を最適化することにより最大性能を引き出し、性能限界としていた。

しかし、
問題点１
低耐圧ＭＯＳデバイスのみで設計した場合、電源電圧を下げるため低消費電力化の効果がある一方で、電圧ダイナミックレンジが狭くなることにより、信号雑音比（ＳＮ比）特性の悪化、特性バラツキ増大が問題となっていた。そのため、要求特性が必須である場合は、多電源化（一部を高電圧化）をおこなうことで、その問題を回避していた。

問題点２
ＰＬＬ回路を構成する要素回路ＶＣＯ、ＣＰ回路については、電圧ダイナミックレンジを狭くした場合、有効となる制御電圧レンジも同じように狭くなる。このとき必要とする
ＶＣＯ周波数可変レンジを環境条件・製造バラツキを含めて補償するためには、ＶＣＯ制御感度を高くすることで、単位あたりの電圧範囲の周波数可変レンジを広くする必要がある。これは位相ノイズを増加させる主な原因、及びＰＬＬ回路の要素回路であるフィードバック分周回路の最大周波数動作マージンの要求特性を引き上げ、消費電力増加の原因にもなっていた。

本発明はこのような問題点を解決するもので、比較的簡易である補償回路を追加することにより、位相ノイズ、消費電力の増加を抑制できるＰＬＬ回路を提供することを課題とする。

本発明のＰＬＬ回路は、ＰＬＬロックアップ後に、補償回路により、ＶＣＯ制御電圧がＣＰ出力電圧の中心（電源電圧の５０％）電圧付近にあるかを高速に判定する。そして、もし中心電圧付近でない場合は、ＣＰ出力電圧の中心付近でＰＬＬがロックするようにＶＣＯ発振周波数レンジ特性を段階的に変更することで、課題を解決する。

すなわち、本発明の請求項１の発明は、
少なくとも、位相周波数比較回路と、チャージポンプと、ローパスフィルタと、電圧制御発振回路とがこの順に接続されてなるＰＬＬ回路において、
ロックアップ後に電圧制御発振回路の制御電圧を補償する補償回路を有し、
補償回路は、チャージポンプの電源電圧を段階的に分圧し、分圧電圧を出力する分圧回路と、
ロックアップ後の電圧制御発振回路の制御電圧と、分圧電圧とを段階的に比較し、電圧差を検出する比較回路と、
検出された電圧差に対応し、電圧制御発振回路の発振周波数レンジ特性を変更する周波数可変回路と、
を有し、発振周波数レンジ特性を変更し、再度ロックアップした後、電圧制御発振回路の制御電圧がチャージポンプの電源電圧の中心付近でロックアップするまで補償を繰り返すことを特徴とするＰＬＬ回路としたものである。

本発明の請求項２の発明は、
分圧回路は、分圧電圧間のノードにそれぞれスイッチが接続され、
比較回路は、電圧比較回路の反転入力に、スイッチを経由して分圧電圧が接続され、非反転入力には電圧制御発振回路の制御電圧が接続されて、入力の電圧差の反転によりラッチ信号を出力し、
周波数可変回路は、電圧制御発振回路の出力信号を、補償回路で動作する周波数の信号に変換する分周回路と、
分周回路から出力された信号から、分圧電圧の低い順にスイッチをＯＮするスイッチ選択パルスを出力するパルス循環回路と、
ラッチ信号入力時の、スイッチ選択パルスを記憶するレジスタＡと、
記憶されたスイッチ選択パルスに対応した数値を、電圧制御発振回路の周波数調整部の発振周波数レンジ特性選択コードに加減算して改善発振周波数レンジ特性選択コードを出力する加減算回路と、
ラッチ信号の入力時の改善発振周波数レンジ特性選択コードを記憶し、記憶した選択コードを電圧制御発振回路の周波数調整部に入力するレジスタＢと、
位相周波数比較回路から入力されたロックアップ信号から、パルス循環回路に初期化の信号を出力する周波数ロック検出回路と、
からなることを特徴とする請求項１に記載のＰＬＬ回路としたものである。

本発明は以上のような構成であるので、環境条件・製造バラツキによることなく、ＣＰ出力電圧の中心付近でＰＬＬがロックするように動作補償することにより、通常と比較してＶＣＯ制御感度を低く、かつバラツキを小さく設計することが可能となり、ＶＣＯ位相ノイズ減少によるＰＬＬ特性向上に寄与するＰＬＬ回路とすることができる。また、フィードバック分周回路の最大周波数動作マージンの要求特性を引き下げ、ＰＬＬ消費電力の減少に寄与することが期待できる。

本発明のＰＬＬ回路の第一の実施の形態例を示した回路図である。 本発明のＰＬＬ回路の第二の実施の形態例を示した回路図である。 従来のＰＬＬ回路の基本的な構成例の回路図である。 本発明のＰＬＬ回路の実施の形態例に係る発振周波数レンジ特性の一例を示した説明図である。

以下本発明を実施するための形態につき説明する。

図１は、本発明のＰＬＬ回路の第一の実施の形態例を示した回路図である。本形態例のＰＬＬ回路は、少なくとも、位相周波数比較回路２と、チャージポンプ２０と、ローパスフィルタ３と、電圧制御発振回路４とがこの順に接続されてなる。そして、ロックアップ後に電圧制御発振回路４の制御電圧を補償する補償回路５を有し、
補償回路５は、チャージポンプ２０の電源電圧を段階的に分圧し、分圧電圧を出力する分圧回路６と、
ロックアップ後の電圧制御発振回路４の制御電圧と、分圧電圧とを段階的に比較し、電圧差を検出する比較回路７と、
検出された電圧差に対応し、電圧制御発振回路４の発振周波数レンジ特性を変更する周波数可変回路８と、
を有し、発振周波数を変更し、再度ロックアップした後、電圧制御発振回路４の制御電圧がチャージポンプ２０の電源電圧の中心付近でロックアップするまで補償を繰り返す。

このような構成から、本実施形態のＰＬＬは、次のような動作を行う。
まず、位相周波数比較回路２と、チャージポンプ２０と、ローパスフィルタ３と、電圧制御発振回路４とにより、初期のロックアップ状態に安定する。このロックアップ状態での電圧制御発振回路４の制御電圧が、比較回路７に印加される。比較回路７には、ロックアップ状態に安定してから、他入力端子に分圧回路６に発生するチャージポンプ２０の電源電圧の分圧電圧が印加される。分圧電圧を、例えば低い電圧から順次、段階的に替えていき、制御電圧と一致する分圧電圧を選択する。この分圧電圧と、チャージポンプ２０の電源電圧の中心の電圧との電圧差に対応し、周波数可変回路８で、この電圧差が減少するように、電圧制御発振回路４の発振周波数レンジ特性を変更する。発振周波数レンジ特性を変更し、再度ロックアップした後、さらに電圧制御発振回路４の制御電圧がチャージポンプ２０の電源電圧の中心付近でロックアップするまで補償を繰り返す。

電圧制御発振回路４の発振周波数レンジ特性は、通常利用されているＬＣ共振回路を利用した回路で例示できる。
ＬＣ共振タイプの発振周波数Ｆｏ＝１／ＳＱＲＴ（２π＊Ｌ＊Ｃ）となる。ＶＣＯ（電圧
制御型発振回路）を構成するためには、一般的には容量ＣをＣ±ΔＣとして、各容量ごとに、電圧で容量が変わるバラクタ素子を採用することにより、各共振周波数レンジ特性を実現している。但し、実際はＬとＣの製造上のバラツキにより、Ｆｏはターゲット値からずれたものに仕上がる。そのため、バラツキがあっても、ターゲット値を包含するように±ΔＣを大きく設計する。

以上は、バラクタ素子での構成を例示したが、電圧に対して容量変化しない単純なＣを電気的スイッチによりＯＮ／ＯＦＦすることで、周波数を一律シフトすることも可能である。

このようにして、本実施形態例では、チャージポンプ２０の電源電圧の中心付近でＰＬＬがロックアップするようにできる。

なお、電圧制御発振回路４の制御電圧は、ローパスフィルタ３の出力電圧や、チャージポンプ２０の出力電圧とすることができる。図ではチャージポンプ２０の出力電圧としている。また一般には、ＣＰ電源電圧は、回路の電源電圧と等しい。

図２は、本発明のＰＬＬ回路の第二の実施の形態例を示した回路図である。第一の実施形態に対し、より具体的な例である。ただし、図２では位相周波数比較回路２と、チャージポンプ２０と、ローパスフィルタ３とは図示しておらず、電圧制御発振回路１４は、周波数コントロール部の一部を示した。また、周波数コントロール部として、負性抵抗機能を有する回路に並列接続したＬＣＲ回路を例示し、ＣＲ回路で周波数調整部１４４とした。周波数調整部１４４として、図２ではそれぞれスイッチを有する異なるＣＲ回路を、３つ並列接続した構成で例示している。電圧制御発振回路４の制御電圧である直流入力電圧値に応じて、この３ＣＲ回路の選択を、スイッチＳＣ０、ＳＣ１、ＳＣ２を切り替えることで実施し、発振周波数レンジ特性を変動し、ロックアップしていく。この選択は、コード化ＳＣ［２：０］している。

図２で、本実施の形態例での補償回路１５は、次のような構成である。分圧回路１６では、チャージポンプ電源を８分割し、分圧電圧間のノードにそれぞれ電圧の低い順にスイッチＳ０、Ｓ１、Ｓ２、・・・、Ｓ７が接続されている。

比較回路１７は、反転入力に、スイッチＳ０、Ｓ１、Ｓ２、・・・、Ｓ７を経由して分圧電圧が接続され、非反転入力には電圧制御発振回路１４の制御電圧が接続されている。そして入力の電圧差の反転によりラッチ信号Latchを出力する。

周波数可変回路１８は、
電圧制御発振回路１４の出力信号を、補償回路１５で動作する周波数の信号に変換する分周回路１９と、
分周回路１９から出力された信号から、分圧電圧の低い順にスイッチをＯＮするスイッチ選択パルスＳ［７：０］を出力するパルス循環回路２１と、
ラッチ信号Latch入力時の、スイッチ選択パルスＳ［７：０］を記憶するレジスタＡ１２と、
記憶されたスイッチ選択パルスＳ［７：０］に対応した数値−４、−３、−２、−１、０、＋１、＋２、＋３を、電圧制御発振回路１４の周波数調整部１４４の発振周波数レンジ特性選択コードＳＣ［２：０］に加減算して改善発振周波数レンジ特性選択コードを出力する加減算回路１１と、
ラッチ信号Latchの入力時の改善発振周波数レンジ特性選択コードを記憶し、記憶した選択コードを電圧制御発振回路１４の周波数調整部１４４に入力するレジスタＢ１３と、
位相周波数比較回路２から入力されたロックアップ信号から、パルス循環回路２１に初期
化の信号を出力する周波数ロック検出回路２２と、
からなる。

このような構成から、本実施形態のＰＬＬは、次のような動作を行う。
まず、位相周波数比較回路２と、チャージポンプ２０と、ローパスフィルタ３と、電圧制御発振回路１４とにより、初期のロックアップ状態に安定する。ロックアップ状態での電圧制御発振回路１４の制御電圧が、比較回路１７の非反転入力に印加される。また、電圧制御発振回路１４の出力信号は、分周回路１９に印加されており、分周回路１９からは、補償回路１５を動作させる周波数の信号がパルス循環回路２１に出力されている。

パルス循環回路２１は、分圧電圧の低い順にスイッチをＯＮするスイッチ選択パルスＳ［７：０］を出力する。ロックアップ状態に安定した場合、周波数ロック検出回路２２でロックアップ状態を検出し、パルス循環回路２１を初期化する。初期化したパルス循環回路２１からは、分圧回路１６の分圧電圧の低い順にスイッチＳ０、Ｓ１、Ｓ２、・・・、Ｓ７をＯＮするスイッチ選択パルスＳ［７：０］を出力する。そして順次スイッチをＯＮ、ＯＦＦし、分圧電圧を、スイッチを経由して比較回路１７の反転入力に入力する。

比較回路１７では、電圧制御発振回路１４の制御電圧と、分圧電圧との電圧差が反転した時点で、ラッチ信号Latchを出力する。

そして、このラッチ信号Latchは、レジスタＡ１２に入力しラッチする。レジスタＡ１２の入力信号として、パルス循環回路２１の出力が接続されている。したがってレジスタＡ１２では、反転したときの分圧電圧に対応するスイッチ選択パルスＳ［７：０］をラッチする。レジスタＡ１２は、加減算回路１１に出力している。

加減算回路１１では、レジスタＡ１２から入力されたスイッチ選択パルスＳ［７：０］に対応した数値−４、−３、−２、−１、０、＋１、＋２、＋３を、周波数調整部１４４の発振周波数レンジ特性選択コードＳＣ［２：０］に加減算して改善発振周波数レンジ特性選択コードを出力する。これは、このラッチされた分圧電圧と、チャージポンプ２０の電源電圧の中心の電圧との電圧差に対応し、周波数可変回路８で、この電圧差が減少するように、電圧制御発振回路４の発振周波数レンジ特性を変更するためである。本例では、チャージポンプ２０の電源電圧の中心付近の電圧として、スイッチＳ４に対応する電圧を例示している。したがって、スイッチＳ０、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７に、数値＋３、＋２、＋１、０、−１、−２、−３、−４が対応している。これから、改善発振周波数レンジ特性選択コードで選択された発振周波数レンジ特性で、電圧制御発振回路１４の制御電圧がチャージポンプ２０の電源電圧の中心付近の電圧に近づくことになる。

改善発振周波数レンジ特性選択コードは、レジスタＢ１３に入力され、ラッチ信号Latchでラッチされる。レジスタＢ１３から周波数調整部１４４に改善された発振周波数レンジ特性選択コードＳＣとして入力され、発振周波数レンジ特性を変更する。

図４に、発振周波数レンジ特性を、発振周波数レンジ特性選択コードＳＣをパラメタとして例示した。横軸は電圧制御発振回路の制御電圧、縦軸は発振周波数である。制御電圧がチャージポンプ電圧Ｖの半分Ｖ／２の値になるように選択コードＳＣが選ばれる。

発振周波数レンジ特性を変更し、再度ロックアップした後、さらに、チャージポンプ２０の出力電圧がチャージポンプ２０の電源電圧の中心付近でロックアップするまで補償を繰り返す。本例では、スイッチＳ４がＯＮである場合で、比較回路が判定するまで、数回その動作を繰り返し、補償を終了する。

このようにして、本実施形態例でも、チャージポンプ２０の電源電圧の中心付近でＰＬＬがロックアップするようにできる。

なお、本実施の形態例では、周波数調整部１４４の発振周波数レンジ特性選択コードＳＣ［２：０］を３ビット（３ＣＲ回路）としたが、周波数調整の精度は、多ビット化することにより、高精度化することが可能である。

レジスタＡ１２で補正するスイッチ選択パルスが選択され、ラッチされた後は、不要な回路動作を休止したほうが好ましい。このため図に例示したように、レジスタＡ１２の出力に接続され、選択された状態でリセット信号ＲＥＳＥＴを出力するリセット回路２３を設け、分周回路１９に入力し、リセット状態にするほうがよい。本例では、リセット信号を発生する条件として、スイッチＳ４がＨ、その他のスイッチがＬとなる条件としている。

ただし、ロック状態が実現していない場合や、途中でロック状態から外れた場合、周波数ロック検出回路２２より、リセット状態を解除する制御を行う。

また、加減算回路の入力に記載してある初期値や、レジスタＢの出力の初期値は、設計上の代表値を設定する。

周波数ロック検出回路２２としては、位相周波数比較回路２の出力を利用する回路が例示できる。すなわち、PLLロックアップ状態であるときは、均衡状態であるため、位相周波数比較回路２の高電圧出力側と、低電圧出力側の出力パルス幅が同じとなり、これを検出することで周波数ロック状態であるとすることができる。

パルス循環回路としては、通常用いられるシフトレジスタを例示できる。

以上のように、本発明の実施の形態で示すように、本発明のＰＬＬは、環境条件・製造バラツキによることなく、ＣＰ出力電圧の中心付近でＰＬＬがロックするように動作補償することができるので、通常と比較してＶＣＯ制御感度を低く、かつバラツキを小さく設計することが可能となり、ＶＣＯ位相ノイズ減少によるＰＬＬ特性向上に寄与するＰＬＬ回路とすることができる。

電源電圧が低い程、アナログ量を扱う回路にとっては、信号情報として扱うことができる電圧範囲が小さくなり、定常ノイズの占める割合が大きくなるが、本発明のＰＬＬは、常に最適な位置で動作するように補正するので、ディープサブミクロン・プロセスのように、低電圧で、製造上のバラつきがあっても解消できる。

また、フィードバック分周回路の最大周波数動作マージンの要求特性を引き下げ、ＰＬＬ消費電力の減少に寄与することが期待できる。

１・・・・ＰＬＬ回路
２・・・・位相周波数比較回路
２０・・・チャージポンプ
３・・・・ローパスフィルタ
４・・・・電圧制御発振回路
５・・・・補償回路
６・・・・分圧回路
７・・・・比較回路
８・・・・周波数可変回路
１１・・・・加減算回路
１２・・・・レジスタＡ
１３・・・・レジスタＢ
１４・・・・電圧制御発振回路
１５・・・・補償回路
１６・・・・分圧回路
１７・・・・比較回路
１８・・・・周波数可変回路
１９・・・・分周回路
２１・・・・パルス循環回路
２２・・・・周波数ロック検出回路
２３・・・・リセット回路
３０・・・・ローパスフィルタ
４０・・・・電圧制御発振回路
１００・・・ＰＬＬ回路
２００・・・チャージポンプ

Claims (2)

1. 少なくとも、位相周波数比較回路と、チャージポンプと、ローパスフィルタと、電圧制御発振回路とがこの順に接続されてなるＰＬＬ回路において、
   ロックアップ後に電圧制御発振回路の制御電圧を補償する補償回路を有し、
   補償回路は、チャージポンプの電源電圧を段階的に分圧し、分圧電圧を出力する分圧回路と、
   ロックアップ後の電圧制御発振回路の制御電圧と、分圧電圧とを段階的に比較し、電圧差を検出する比較回路と、
   検出された電圧差に対応し、電圧制御発振回路の発振周波数レンジ特性を変更する周波数可変回路と、
   を有し、発振周波数レンジ特性を変更し、再度ロックアップした後、電圧制御発振回路の制御電圧がチャージポンプの電源電圧の中心付近でロックアップするまで補償を繰り返すことを特徴とするＰＬＬ回路。
2. 分圧回路は、分圧電圧間のノードにそれぞれスイッチが接続され、
   比較回路は、電圧比較回路の反転入力に、スイッチを経由して分圧電圧が接続され、非反転入力には電圧制御発振回路の制御電圧が接続されて、入力の電圧差の反転によりラッチ信号を出力し、
   周波数可変回路は、電圧制御発振回路の出力信号を、補償回路で動作する周波数の信号に変換する分周回路と、
   分周回路から出力された信号から、分圧電圧の低い順にスイッチをＯＮするスイッチ選択パルスを出力するパルス循環回路と、
   ラッチ信号入力時の、スイッチ選択パルスを記憶するレジスタＡと、
   記憶されたスイッチ選択パルスに対応した数値を、電圧制御発振回路の周波数調整部の発振周波数レンジ特性選択コードに加減算して改善発振周波数レンジ特性選択コードを出力する加減算回路と、
   ラッチ信号の入力時の改善発振周波数レンジ特性選択コードを記憶し、記憶した選択コードを電圧制御発振回路の周波数調整部に入力するレジスタＢと、
   位相周波数比較回路から入力されたロックアップ信号から、パルス循環回路に初期化の信号を出力する周波数ロック検出回路と、
   からなることを特徴とする請求項１に記載のＰＬＬ回路。

Images