JP2014154172A - 太陽電池式ｉｃチップ - Google Patents

太陽電池式ｉｃチップ Download PDF

Info

Publication number
JP2014154172A
JP2014154172A JP2014024353A JP2014024353A JP2014154172A JP 2014154172 A JP2014154172 A JP 2014154172A JP 2014024353 A JP2014024353 A JP 2014024353A JP 2014024353 A JP2014024353 A JP 2014024353A JP 2014154172 A JP2014154172 A JP 2014154172A
Authority
JP
Japan
Prior art keywords
solar cell
main surface
chip
substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014024353A
Other languages
English (en)
Inventor
Beng Lau Teck
テック ベン ラウ
Yew Lo Wai
ウェイ ユー ロー
Yew Low Boon
ブーン ユー ロウ
Teck Siong Chin
チン テック シオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of JP2014154172A publication Critical patent/JP2014154172A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ＩＣチップが外部電源に依拠する必要性を低減するか、またはなくす。
【解決手段】電源内蔵式回路パッケージ１１０は、基板１１２と、集積回路（ＩＣ）１１６とを含む。ＩＣは基板の表面１１２ａ上に載置されている。電気的相互接続部１１８がＩＣを基板に電気的に結合する。互いに反対側にある第１の主面１２０ａおよび第２の主面１２０ｂを有する太陽電池１２０が設けられる。太陽電池１２０の第１の主面１２０ａの一部分は、外部光源から光を受け取るように構成されている。太陽電池は、受け取られた光のエネルギーを電力に変換する。太陽電池１２０はＩＣの上に配置されており、生成された電力をＩＣに供給するために、基板によってＩＣに電気的に接続されている。透明な成形コンパウンド１３０が、基板１１２の表面、ＩＣ１１６、電気的相互接続部１１８、および太陽電池１２０を封止する。
【選択図】 図２

Description

本発明は、集積回路パッケージ、および、一体型太陽電池を使用することによって電源内蔵式である集積回路パッケージを作成する方法に関する。
ウェハ技術が進歩するにつれて、集積回路（ＩＣ）チップのサイズおよび電力要件は低減してきている。たとえば、ボール・グリッド・アレイ（ＢＧＡ）パッケージが、非常に小さく電力要件が低いため、モバイルデバイスにおいて広く使用されている。しかしながら、ＩＣチップに供給される電力は従来、電池のような外部電源に由来する。従って、ＩＣチップが外部電源との結合のために適切にアクセスされることができるように、ＩＣチップの配置は常に慎重に考えられなければならない。このことが、ＩＣチップを衣服、靴、自転車、人体などのような物品内に埋め込むことを非常に困難にしている。
同時に、太陽電池の効率は向上し続けている。具体的には、最適な条件において、電力を生成するのに必要とされる太陽電池の受光表面積は低減してきている。ＩＣチップとほぼ同じ程度の大きさである太陽電池が、低電力環境にあるそのようなＩＣチップの電力需要を満たすのに十分効率的であり得ることが分かってきている。
それゆえ、ＩＣチップが外部電源に依拠する必要性を低減するか、またはなくすために、一体型太陽電池を有するＩＣチップパッケージを提供することが望ましい。
米国特許第４９７０４５３号明細書 米国特許第６４７６４７４号明細書 米国特許第６９００５３１号明細書 米国特許第７６０５４７６号明細書 米国特許出願公開第２０１１／０１６９５５４号明細書 米国特許出願公開第２０１２／０２３４９２２号明細書
本発明は例として示されており、添付の図面に示すその実施形態によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。特に、特定の垂直寸法は、特定の水平寸法に対して誇張されている。
図面において、
本発明の第１の実施形態に応じた集積回路パッケージの側断立面図。 本発明の第２の実施形態に応じた集積回路パッケージの側断立面図。 本発明の第３の実施形態に応じた集積回路パッケージの側断立面図。 太陽電池ウェハおよびその上にラミネートするための封止剤の底面図。 図４のウェハにはんだボールが付着されている底面図。 ウェハから個々の太陽電池を分離する前の図５のウェハの底面図。 本発明の一実施形態に応じた、基板に太陽電池を付着させるステップを示す側断立面図。 図７の付着された太陽電池、ＩＣチップ、および基板の、その部分が成形コンパウンドによって封止されている側断立面図。
図面を参照すると、ここで、同じ参照符号はいくつかの図面全体を通じて同じ構成要素を指定するのに使用されているが、図１には、本発明に応じた電源内蔵式集積回路パッケージ１０の第１の実施形態が示されている。電源内蔵式パッケージ１０は、互いに反対側にある第１の主面１２ａおよび第２の主面１２ｂを有する基板１２を含む。基板１２は、好ましくは、繊維ガラス、ポリイミドなどのようなポリマーベースの材料から形成されるが、他のタイプの材料も使用されてもよい。銅配線などの形態の複数の導電体（図示せず）が、好ましくは基板１２の第１の主面１２ａおよび第２の主面１２ｂのうちの少なくとも一方の上に形成される。しかしながら、導電体はまた、基板１２内に埋め込まれるか、または部分的に埋め込まれてもよい。
基板１２にはまた、導電体のための永続的な保護被覆を提供するのに使用することができる、ポリマーから成るラッカー様層のような、保護層（図示せず）が被覆されてもよい。
基板１２は、ＢＧＡ、テープＢＧＡ（ＴＢＧＡ）、モールド・アレイ・プロセスＢＧＡ（ＭＡＰＧＢＡ）、プラスチックＢＧＡ（ＰＢＧＡ）型などから成ることが好ましい。従って、複数のはんだボール１４が、基板１２の第２の主面１２ｂ上に配置して、当該はんだボール１４を介してパッケージ１０が電気的に結合されるべきプリント回路基板（ＰＣＢ）または他のデバイス（図示せず）とパッケージ１０との間の電気信号の経路を提供するようにしてもよい。
ＩＣチップ１６が、はんだボール１４のアレイと反対側の、基板１２の第１の主面１２ａ上に載置されている。ＩＣチップ１６は、好ましくは、ガリウムヒ素、シリコンゲルマニウム、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン、単結晶シリコンなど、および上記の組み合わせのような、任意の半導体材料または材料の組み合わせから作成される半導体ダイから形成される。ＩＣチップ１６は、システム・オン・チップ（ＳＯＣ）、マイクロプロセッサもしくはマイクロコントローラ、または専用回路（ＡＳＩＣ）のような、当該技術分野において既知であるようなさまざまなタイプの回路を備えてもよい。従って、本発明は、ＩＣチップ１６のタイプによって限定されるべきではない。ＩＣチップ１６は、第１の主面１６ａおよび反対の第２の主面１６ｂを含む。図１に示す構成において、ＩＣチップ１６の第２の主面１６ｂは基板１２の第１の主面１２ａに付着されている。この付着は好ましくは、エポキシ樹脂または同様の接着剤によって行われるが、はんだ付け、溶接、機械的または他の締結具などのような、他の付着方法が使用されてもよい。
少なくとも１つの、好ましくは複数の電気的相互接続部１８が、ＩＣチップ１６を基板１２の第１の主面１２ａ上の導電体に電気的に結合するために設けられる。電気的相互接続部１８は、好ましくは、基板１２およびＩＣチップ１６のそれぞれの第１の主面１２ａ、１６ａにワイヤ・ボンディング・プロセスによって付着されている金線の形態にある。他の同様の導電性材料または技術がワイヤに使用されてもよい。
しかしながら、はんだボール、導電性パッド、ウェハ貫通バイアなどのような他の電気的相互接続部１８も使用されてもよく、これらはＩＣチップ１６の第２の主面１６ｂ上に存在することになり、これらによって、ＩＣチップを基板１２上に物理的に載置し、さらに電気接続としての役割も果たすことが可能になる。
太陽電池２０も、パッケージ１０の一部として設けられる。太陽電池２０は、好ましくは、互いに反対側にある第１の主面２０ａおよび第２の主面２０ｂを含む。太陽電池２０の第１の主面２０ａの少なくとも一部分は、外部光源２２から放射される光を受け取るように構成されており、当該光源は、たとえば、太陽、人工照明器具などであることができる。従来から既知であるように、太陽電池２０は、受け取った光のエネルギーを、この場合は直接または基板１２を介してのいずれかでＩＣチップ１６に伝達される電力に変換するように構成されている。太陽電池２０は、太陽電池２０の第２の主面２０ｂが、ＩＣチップ１６の第１の主面１６ａと対向配置されるように配置されている。
太陽電池２０は従来のものであってもよく、効率的な光吸収、ならびに後続の分離および電荷担体の伝導のために適切にドープされた、単結晶、多結晶、もしくは非晶質シリコンまたは別の同様の半導体材料、またはそれらの組合せから形成される。太陽電池２０は、表面伝導配線、反射防止コーティング、金属コンタクトパッド、および、従来から既知であるような他の特徴部をも含んでもよい。
図１に示す第１の実施形態において、太陽電池２０は、基板１２の第１の主面１２ａに載置されており、はんだボール２４が太陽電池２０の第２の主面２０ｂ上に配置されている。はんだボール２４は、太陽電池２０から生成された電力を供給するための電気接点を形成する、太陽電池２０の第２の主面２０ｂ上のはんだパッド２６（すなわち、「裏」面コンタクト）に接続されている。従って、第１の実施形態において、太陽電池２０の基板１２への物理的載置および電気接続は、はんだボール２４を通じて行われる。図１には示されていないが、太陽電池２０（または基板１２）が屈曲または歪曲し、それによって、太陽電池がボンディングワイヤ１８に接触し可能性として損傷を与えるのを防止するために、ＩＣチップ１６の第１の主面１６ａと太陽電池の第２の主面２０ｂとの間にスペーサが配置され得る。
図１に示す第１の実施形態において、太陽電池２０の第１の主面２０ａの少なくとも受光部分に、少なくとも受け取られる光の波長に対して透明（透過性）である封止剤２８がラミネートされる。たとえば、封止剤２８は、エチレン酢酸ビニル（ＥＶＡ）などのような、透明なポリマーであってもよい。封止剤２８がラミネートガラスを含むことも好ましい。封止剤２８は、封止剤２８がなければ太陽電池２０の受光部分に損害を与えるおそれがある損傷から太陽電池２０の第１の主面２０ａを保護する。封止剤２８はラミネートされるものとして説明されているが、スピンオンガラス（ＳＯＧ）、堆積などのような、保護ポリマーまたは他の適切な材料を被着させるための他の既知の技法が使用されてもよい。
パッケージ１０は、基板１２の第１の主面１２ａ上に配置され、従来から既知であるように、ＩＣチップ１６および電気的相互接続部１８を封止する成形コンパウンド３０をさらに含む。成形コンパウンド３０は、セラミック材料、ポリマー材料などから形成されてもよい。成形コンパウンド３０は、基板１２上に配置されている太陽電池２０の少なくとも一部分をさらに封止する。図１に示す第１の実施形態において、太陽電池２０の第１の主面２０ａは成形コンパウンド３０によって封止されておらず、それゆえ、成形コンパウンド３０に囲まれて露出されている。成形コンパウンド３０は、太陽電池２０が電力を生成するために使用する光の波長に対して不透明であることが多いため、この構成により、太陽電池２０の第１の主面２０ａが外部光源２２からの光に対する露出部を有することが可能となる。封止剤２８が存在することによって、太陽電池２０の第１の主面２０ａは保護され、このため、成形コンパウンド３０を必要としない。
図２は、本発明に応じたパッケージ１１０の第２の実施形態を示す。第２の実施形態は、上述した第１の実施形態に類似である。同様の要素には同様の参照符号が使用されているが、第２の実施形態には１００番台の参照符号が使用されている。従って、第２の実施形態の完全な説明は省かれており、差異のみが説明される。
第２の実施形態において、太陽電池１２０は基板１１２にではなく、ＩＣチップ１１６に物理的に載置されている。太陽電池１２０の第２の主面１２０ｂとＩＣチップ１１６の第１の主面１１６ａとの間にはスペーサ１４０が配置されている。スペーサ１４０は好ましくは、非導電性ポリマーまたはセラミック材料などから作成される。スペーサ１４０はまた、好ましくは、エポキシ樹脂または同様の非導電性接着剤などによってそれぞれの表面１２０ｂ、１１６ａに固定して付着されている。
太陽電池１２０への電気接続は、基板１１２および太陽電池１２０に結合されている電気的相互接続部１４２を使用して行われる。具体的には、図２において、相互接続部１４２は電源線の形態にあり、相互接続部１４２は、太陽電池１２０の第１の主面１２０ａ上の端子（図示せず）（すなわち、「表」面コンタクト）、および基板１１２の第１の主面１１２ａ上の対応する導電体（図示せず）に接続されており、金または他の適切な導電性材料から作成されてもよい。無論、相互接続部１４２は、本発明の概念に従って、主面１２０ａ、１２０ｂ、または太陽電池１２０の他の表面のいずれかの上の端子に結合されてもよい。
図２に示す第２の実施形態において、成形コンパウンド１３０は、好ましくは、少なくとも外部光源１２２から太陽電池１２０によって受け取られる光の波長に対して透明または透過性である。従って、第１の実施形態における封止剤２８は太陽電池１２０の第１の主面１２０ａには必要なく、それゆえ、太陽電池１２０全体が、基板１１２の第１の主面１１２ａ上に配置されている成形コンパウンド１３０内に封止されてもよい。
図３は、本発明に応じたパッケージ２１０の第３の実施形態を示す。第３の実施形態は、上述した第２の実施形態に類似である。同様の要素には同様の参照符号が使用されているが、第３の実施形態には２００番台の参照符号が使用されている。従って、第３の実施形態の完全な説明は省かれており、差異のみが説明される。
第２の実施形態に非常に類似し、太陽電池２２０はＩＣチップ２１６に物理的に載置されている。しかしながら、図３に示す実施形態において、この載置は直接、太陽電池２２０の第２の主面２２０ｂとＩＣチップ２１６の第１の主面２１６ａとの間で、２つの主面２２０ｂ、２１６ａの間に介装される非導電性エポキシ樹脂または同様の接着剤の補助を受けて行われる。この構成は一般的な「積層」ダイ構造により類似しており、より薄型化されたパッケージ２１０を可能にする。
加えて、第３の実施形態において、太陽電池２２０に対する電気接続は、ＩＣチップ２１６によって直接行われる。具体的には、電気的相互接続部２４２、図３の場合には電源線は、一方の終端部においては太陽電池の第１の主面２２０ａに、他方の終端部においては直接、ＩＣチップ２１６の第１の主面２１６ａ上の対応する電力端子（図示せず）に結合されている。前記のように、太陽電池２２０の端子コンタクトは、いずれの好都合な表面２２０ａ、２２０ｂ上に位置してもよい。
第３の実施形態において、成形コンパウンド２３０は好ましくは、第２の実施形態の成形コンパウンド１３０と同じである。
図１〜図３に示す３つの例示的な実施形態から分かるように、太陽電池２０、１２０、２２０の第１の主面２０ａ、１２０ａ、２２０ａの表面積は、ＩＣチップ１６、１１６、２１６の第１の主面１６ａ、１１６ａ、２１６ａの表面積よりも大きくても小さくてもよい。表面積サイズの相対差は、ＩＣチップ１６、１１６、２１６の機能性、太陽電池２０、１２０、２２０の効率および必要な光量、ＩＣチップ１６、１１６、２１６の電力要件、太陽電池２０、１２０、２２０の載置に使用される技法、および他の同様の考慮事項に起因するものである。太陽電池２０、１２０、２２０が標準的な郵便切手のサイズを有することが好ましい。
本発明の実施形態に応じたパッケージ１０、１１０、２１０によって、ＩＣチップ１６、１１６、２１６の電力要件は少なくとも部分的に、パッケージ１０、１１０、２１０内に収容されている太陽電池２０、１２０、２２０によって出力される電力によって満たすことができる。従って、外部電源に接続する必要性がなくなるとは言わないまでも、低減することができる。
ここで図４〜図８を参照して、本発明の第１の実施形態に応じたパッケージ１０の例示的な製造方法をこれより説明する。図４において、複数の個々の太陽電池２０がその上に形成されている太陽電池ウェハ６０が設けられる。封止剤２８の１つ以上のシートが好ましくは、太陽電池ウェハ６０の第１の主面（図示せず）にラミネートされる。
はんだパッド（図示せず）が太陽電池ウェハ６０の第２の主面６０ｂ上に位置しており、図５において、各太陽電池２０のはんだボール２４が自動的にまたは手作業のいずれかでそれぞれのパッド上に配置される。従来のリフロー工程の後、はんだボール２４は太陽電池２０に適切に接合され、太陽電池２０を個々に分離する準備ができる。
図６を参照すると、太陽電池ウェハ６０は好ましくは、ウェハ６０の第２の主面６０ｂが外側に向いた状態で従来のダイシングテープ６２上に載置される。その後、個々の太陽電池２０が、好ましくは分離点線６４に沿って太陽電池２０を切り離すのにソー（図示せず）を使用してウェハ６０から分離される。しかしながら、パンチ分離などのような他の分離方法も使用されてもよい。図示の実施形態において、切り離された太陽電池２０は各々、４つのはんだボール２４を含む。
図７を参照すると、分離された太陽電池２０は、ＩＣチップ１６が付着されており、かつ電気的相互接続部１８によって電気的に結合されている基板１２に載置されるように準備されている。ＩＣチップ１６の基板１２への付着および結合は、太陽電池２０の形成の前、後、またはそれと同時に行われてもよい。この実施形態において、太陽電池２０のはんだボール２４は、基板１２の第１の主面１２ａ上の対応するはんだパッド開口（図示せず）上に配置され、従来のリフロー工程が実行される。これによって、太陽電池２０の基板１２、従ってＩＣチップ１６に対する電気接続が行われる。
図８を参照すると、成形コンパウンド３０が従来の様式で被着され、成形されてＩＣチップ１６と太陽電池２０との間の容積を充填するとともに、ＩＣチップ１６、電気的相互接続部１８、および太陽電池２０の一部分を完全に封止する。成形はこの実施形態においては、完了時に太陽電池２０の第１の主面２０ａ、または少なくともその受光部分が露出されるように実行される。成形コンパウンド３０がセットされると、はんだボール１４を従来の技法を使用して基板１２の第２の主面に付着させることによって、図１に示すようにパッケージ１０が完成し得る。
明らかに、方法の特定のステップは、パッケージの他の実施形態を形成するために変更および／または削除されてもよい。たとえば、成形コンパウンドが必要な光の波長に対して透明である場合、太陽電池ウェハのラミネートステップを省くことができる。
同様に、太陽電池を電気的に接続するステップは、図２および図３における実施形態に示す構成を達成するために、はんだボール付着およびリフロー工程ではなく、ワイヤボンディングを含んでもよい。従って、太陽電池に対するはんだボールの付着は省かれてもよい。
図２および図３におけるようにスペーサ１４０またはエポキシ樹脂付着が利用される場合、これらのステップは、成形コンパウンドを被着させる前に適用される。
上記の明細書において、本発明が本発明の実施形態の具体例を参照して説明された。しかしながら、添付の特許請求の範囲に記載されている本発明のより広い技術思想および範囲から逸脱することなく、そこにさまざまな修正および変更を行うことができることは明らかであろう。
上述の動作間の境界は例示にすぎないことを当業者は認識しよう。複数の動作を単一の動作に組み合わせ、単一の動作を追加の動作に分散させ、複数の動作を少なくとも部分的に時間的に重ね合わせて実行してもよい。さらに、代替的な実施形態は、特定の動作の複数のインスタンスを含んでもよく、動作の順序はさまざまな他の実施形態においては変更してもよい。
本明細書および特許請求の範囲における「正面」、「裏」、「上部」、「底」、「上」、「下」などの用語は、存在する場合、説明を目的として使用されており、必ずしも永久的な相対位置を記述するために使用されてはいない。このように使用される用語は、本明細書に記載されている本発明の実施形態がたとえば、本明細書において例示または他の様態で記載されている以外の方向で動作することが可能であるように、適切な状況下で置き換え可能であることが理解される。
特許請求の範囲において、「備える」または「有する」という文言は、特許請求項内にリストされているもの以外の要素またはステップの存在を除外するものではない。別途記載されない限り、「第１の」および「第２の」のような用語は、そのような用語が説明する要素間で適宜区別するように使用される。従って、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。特定の手段が相互に異なる特許請求項において記載されているという事実は、これらの手段の組み合わせを有利に使用することができないということを示すものではない。
１０、１１０、２１０…電源内蔵式集積回路パッケージ、１２、１１２、２１２…基板、１６、１１６、２１６…ＩＣチップ、１８、１１８、２１８…ボンディングワイヤ（第１の電気的相互接続部）、１４２、２４２…ボンディングワイヤ（第２の電気的相互接続部）、２０、１２０、２２０…太陽電池、２８…封止剤、３０、１３０、２３０…成形コンパウンド。

Claims (20)

  1. 電源内蔵式集積回路（ＩＣ）パッケージであって、
    互いに反対側にある第１の主面および第２の主面を有する基板と、
    互いに反対側にある第１の主面および第２の主面を有する集積回路（ＩＣ）チップであって、該ＩＣチップの前記第２の主面は前記基板の前記第１の主面上に載置されている、前記ＩＣチップと、
    前記ＩＣチップを前記基板に電気的に結合する少なくとも１つの第１の電気的相互接続部と、
    互いに反対側にある第１の主面および第２の主面を有する太陽電池であって、該太陽電池の前記第１の主面の少なくとも一部分は外部光源からの光を受け取るように構成されており、該太陽電池は前記受け取られた光のエネルギーを電力に変換するように構成されており、該太陽電池は生成された電力を前記ＩＣチップに供給するために前記ＩＣチップに電気的に接続されている、前記太陽電池と、
    前記基板の前記第１の主面上に配置されている成形コンパウンドであって、前記ＩＣチップ、前記少なくとも１つの第１の電気的相互接続部、および前記太陽電池の少なくとも一部分を封止する、前記成形コンパウンドとを備える、パッケージ。
  2. 前記太陽電池の前記第１の主面の少なくとも受光部分の上にラミネートされている封止剤をさらに備え、該封止剤は、少なくとも前記受け取られる光の波長に対して透明または透過性である、請求項１に記載のパッケージ。
  3. 前記太陽電池の前記第１の主面の前記ラミネートされている部分は、ガラスを含んでラミネートされている、請求項２に記載のパッケージ。
  4. 前記太陽電池の前記第１の主面の少なくとも前記ラミネートされている部分は、前記成形コンパウンドに囲まれて露出されている、請求項２に記載のパッケージ。
  5. 前記成形コンパウンドは少なくとも前記受け取られる光の波長に対して透明または透過性であり、前記太陽電池の前記第１の主面は前記成形コンパウンドによって封止されている、請求項１に記載のパッケージ。
  6. 前記太陽電池は前記ＩＣチップの前記第１の主面の上に延在し、はんだボールによって前記基板の前記第１の主面に載置および電気的に接続されている、請求項１に記載のパッケージ。
  7. 前記ＩＣチップは接着剤によって前記基板に付着されている、請求項１に記載のパッケージ。
  8. 前記少なくとも１つの第１の電気的相互接続部は複数のボンディングワイヤを備える、請求項７に記載のパッケージ。
  9. 前記ＩＣチップの前記第１の主面と前記太陽電池の前記第２の主面との間に位置するスペーサをさらに備え、前記太陽電池は、前記スペーサによって前記ＩＣチップの前記第１の主面上に載置されている、請求項１に記載のパッケージ。
  10. 前記太陽電池を前記基板の前記第１の主面または前記ＩＣチップの前記第１の主面のうちの一方に電気的に結合する複数の第２の電気的相互接続部をさらに備える、請求項１に記載のパッケージ。
  11. 前記第２の電気的相互接続部はボンディングワイヤを備える、請求項１０に記載のパッケージ。
  12. 前記太陽電池の前記第１の主面の表面積は前記ＩＣチップの前記第１の主面の表面積よりも大きい、請求項１に記載のパッケージ。
  13. 前記基板の前記第２の主面に載置されている複数のはんだボールをさらに備える、請求項１に記載のパッケージ。
  14. 電源内蔵式集積回路（ＩＣ）パッケージであって、
    互いに反対側にある第１の主面および第２の主面を有する基板と、
    互いに反対側にある第１の主面および第２の主面を有する集積回路（ＩＣ）チップであって、該ＩＣチップの前記第２の主面は、前記基板の前記第１の主面上に載置され、かつ前記基板の第１の主面に電気的に接続されている、前記ＩＣチップと、
    互いに反対側にある第１の主面および第２の主面を有する太陽電池であって、該太陽電池の前記第１の主面の少なくとも一部分は外部光源からの光を受け取るように構成されており、該太陽電池は前記受け取られた光のエネルギーを電力に変換し、該太陽電池の前記第２の主面は前記ＩＣチップの前記第１の主面と対向配置され、該太陽電池は生成された電力を前記ＩＣチップに供給するために前記ＩＣチップに電気的に接続されている、前記太陽電池と、
    前記基板の前記第１の主面の少なくとも一部分、前記ＩＣチップ、および前記太陽電池を封止する成形コンパウンドとを備える、パッケージ。
  15. 前記太陽電池を前記基板の前記第１の主面に付着および電気的に接続し、それによって、前記太陽電池を前記ＩＣチップに電気的に接続するための第１の複数のはんだボールをさらに備える、請求項１４に記載のパッケージ。
  16. 前記ＩＣチップを前記基板に電気的に接続する第１の複数のボンディングワイヤをさらに備える、請求項１４に記載のパッケージ。
  17. 前記ＩＣチップの前記第１の主面と前記太陽電池の前記第２の主面との間に位置するスペーサをさらに備え、前記太陽電池は、前記スペーサによって前記ＩＣチップの前記第１の主面上に載置されている、請求項１６に記載のパッケージ。
  18. 前記成形コンパウンドは少なくとも前記受け取られる光の波長に対して透明または透過性であり、前記太陽電池の前記第１の主面は前記成形コンパウンドによって封止されている、請求項１４に記載のパッケージ。
  19. 電源内蔵式回路パッケージを製造する方法であって、
    互いに反対側にある第１の主面および第２の主面を有する集積回路（ＩＣ）チップを、基板の第１の主面上に載置するステップと、
    少なくとも１つの第１の電気的相互接続部を使用して、前記ＩＣチップを前記基板の前記第１の主面に電気的に結合するステップと、
    互いに反対側にある第１の主面および第２の主面を有する太陽電池を前記ＩＣチップに電気的に接続するステップであって、前記太陽電池の前記第１の主面の少なくとも一部分は外部光源からの光を受け取るように構成されており、前記太陽電池は前記受け取られた光のエネルギーを、前記ＩＣチップに供給される電力に変換するように構成されており、前記太陽電池の前記第２の表面は、前記ＩＣチップの前記第１の主面と対向配置されている、電気的に接続するステップと、
    成形コンパウンド内に、前記ＩＣチップ、前記少なくとも１つの第１の電気的相互接続部、前記基板の前記第１の主面の少なくとも一部分、および前記太陽電池の少なくとも一部分を封止するステップとを備える、方法。
  20. 前記太陽電池の前記第１の主面の少なくとも受光部分に、少なくとも前記受け取られる光の波長に対して透明または透過性である封止剤をラミネートするステップをさらに備える、請求項１９に記載の方法。
JP2014024353A 2013-02-13 2014-02-12 太陽電池式ｉｃチップ Pending JP2014154172A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/766,771 US8809078B1 (en) 2013-02-13 2013-02-13 Solar powered IC chip
US13/766,771 2013-02-13

Publications (1)

Publication Number Publication Date
JP2014154172A true JP2014154172A (ja) 2014-08-25

Family

ID=51277626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014024353A Pending JP2014154172A (ja) 2013-02-13 2014-02-12 太陽電池式ｉｃチップ

Country Status (3)

Country Link
US (1) US8809078B1 (ja)
JP (1) JP2014154172A (ja)
CN (1) CN103985720B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020209010A1 (ja) * 2019-04-09 2020-10-15 信越半導体株式会社 電子デバイスの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230940B2 (en) * 2013-09-13 2016-01-05 Globalfoundries Inc. Three-dimensional chip stack for self-powered integrated circuit
CN105470244B (zh) * 2015-12-23 2019-01-25 宁波微能物联科技有限公司 一种多源自供电集成电路
CN105810661A (zh) * 2016-03-16 2016-07-27 三星半导体(中国)研究开发有限公司 集成电源模块的封装件
US10115837B1 (en) 2017-09-28 2018-10-30 Globalfoundries Singapore Pte. Ltd. Integrated circuits with solar cells and methods for producing the same
KR102500233B1 (ko) 2021-11-12 2023-02-16 (주)소프트피브이 코어쉘 구조의 광발전 파티클을 포함하는 반도체 패키징

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150193A (en) 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
JPH0732542B2 (ja) 1987-11-16 1995-04-10 シャープ株式会社 Ｉｃカードにおける二次電池への充電方式
JPH1126805A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Works Ltd 光結合型半導体リレー
US6962613B2 (en) 2000-03-24 2005-11-08 Cymbet Corporation Low-temperature fabrication of thin-film energy-storage devices
US6476474B1 (en) 2000-10-10 2002-11-05 Siliconware Precision Industries Co., Ltd. Dual-die package structure and method for fabricating the same
US6900531B2 (en) 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device
US7500746B1 (en) * 2004-04-15 2009-03-10 Ip Venture, Inc. Eyewear with radiation detection system
US7557433B2 (en) 2004-10-25 2009-07-07 Mccain Joseph H Microelectronic device with integrated energy source
US20070090387A1 (en) * 2004-03-29 2007-04-26 Articulated Technologies, Llc Solid state light sheet and encapsulated bare die semiconductor circuits
US7605476B2 (en) 2005-09-27 2009-10-20 Stmicroelectronics S.R.L. Stacked die semiconductor package
US20100234527A1 (en) 2006-05-01 2010-09-16 Idemitsu Kosan Co., Ltd. Optical semiconductor encapsulating material
US20080121947A1 (en) 2006-09-14 2008-05-29 Robert Eugene Frahm Solar-powered MEMS acoustic sensor and system for providing physical security in a geographical area with use thereof
SG148054A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
WO2010035269A2 (en) 2008-09-29 2010-04-01 Shani Keysar Integrated solar powered device
WO2010056359A1 (en) * 2008-11-14 2010-05-20 Optoelectronic Systems Consulting, Inc. Miniaturized implantable sensor platform having multiple devices and sub-chips
CN102157512B (zh) * 2009-11-30 2015-07-22 精材科技股份有限公司 芯片封装体及其形成方法
WO2011116463A1 (en) * 2010-03-24 2011-09-29 Mina Danesh Integrated photovoltaic cell and radio-frequency antenna
US9378446B2 (en) 2011-03-14 2016-06-28 Intel Corporation Solar powered RFID tags and method of manufacture therefore

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020209010A1 (ja) * 2019-04-09 2020-10-15 信越半導体株式会社 電子デバイスの製造方法
JPWO2020209010A1 (ja) * 2019-04-09 2020-10-15
JP7164025B2 (ja) 2019-04-09 2022-11-01 信越半導体株式会社 電子デバイスの製造方法
US11990459B2 (en) 2019-04-09 2024-05-21 Shin-Etsu Handotai Co., Ltd. Method for producing electronic device comprising solar cell structure along with drive circuit

Also Published As

Publication number Publication date
CN103985720B (zh) 2019-03-12
US8809078B1 (en) 2014-08-19
US20140225211A1 (en) 2014-08-14
CN103985720A (zh) 2014-08-13

Similar Documents

Publication Publication Date Title
CN102194740B (zh) 半导体器件及其形成方法
TWI667713B (zh) 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統
CN102136457B (zh) 在半导体管芯之间形成保护材料的方法
JP2014154172A (ja) 太陽電池式ｉｃチップ
CN101989558B (zh) 半导体器件及其制造方法
CN103681607A (zh) 半导体器件及其制作方法
CN103383923A (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
CN103681468A (zh) 在Fo-WLCSP中形成双面互连结构的半导体器件和方法
CN102569214A (zh) 三维系统级封装堆栈式封装结构
CN105336632A (zh) 用于将芯片连接到载体的分批工艺
US20110175212A1 (en) Dual die semiconductor package
CN104576417A (zh) 封装结构和封装方法
US9324697B1 (en) Chip-on-heatsink light emitting diode package and fabrication method
US20140083497A1 (en) Electrical Circuit and Method for Producing an Electrical Circuit
CN203351587U (zh) 半导体器件
US9627353B2 (en) Method of manufacturing a semiconductor package
JP2014187365A (ja) 太陽エネルギーを動力とする集積回路チップ
US8778704B1 (en) Solar powered IC chip
TWI233193B (en) High-density multi-chip module structure and the forming method thereof
US10109602B2 (en) Package integrated with a power source module
TW557520B (en) Semiconductor package module and process thereof
CN115863315A (zh) 封装结构、电子设备和封装方法
KR101328138B1 (ko) 태양전지 모듈 및 그 제조 방법
CN111128918B (zh) 一种芯片封装方法及芯片
US9570419B2 (en) Method of thinning and packaging a semiconductor chip