JP2014143643A - モジュール基板及びモジュール - Google Patents

モジュール基板及びモジュール Download PDF

Info

Publication number
JP2014143643A
JP2014143643A JP2013012164A JP2013012164A JP2014143643A JP 2014143643 A JP2014143643 A JP 2014143643A JP 2013012164 A JP2013012164 A JP 2013012164A JP 2013012164 A JP2013012164 A JP 2013012164A JP 2014143643 A JP2014143643 A JP 2014143643A
Authority
JP
Japan
Prior art keywords
band
duplexers
duplexer
built
bands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013012164A
Other languages
English (en)
Other versions
JP6250934B2 (ja
Inventor
Naoyuki Tasaka
直之 田坂
Toru Takezaki
徹 竹崎
Takeshi Sasaki
健 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013012164A priority Critical patent/JP6250934B2/ja
Priority to TW102144477A priority patent/TWI511475B/zh
Priority to US14/102,305 priority patent/US9252739B2/en
Priority to EP13197548.4A priority patent/EP2760132B1/en
Priority to CN201410008629.0A priority patent/CN103973332B/zh
Priority to KR1020140007728A priority patent/KR101622452B1/ko
Publication of JP2014143643A publication Critical patent/JP2014143643A/ja
Application granted granted Critical
Publication of JP6250934B2 publication Critical patent/JP6250934B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/0057—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using diplexing or multiplexing filters for selecting the desired band
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2250/00—Indexing scheme relating to dual- or multi-band filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Transceivers (AREA)

Abstract

【課題】 複数のデュプレクサを備えたモジュールにおいて、小型化及び低コスト化の両立を図る。
【解決手段】 複数の配線層３２ａ〜３２ｉを含む多層配線基板３０と、多層配線基板３０に内蔵され、配線層３２と電気的に接続された複数の内蔵デュプレクサ２０と、を備え、複数の内蔵デュプレクサ２０は、バンド１、バンド２、バンド５、バンド８のうち少なくとも２つのバンドに対応する２つのデュプレクサを含むことを特徴とするモジュール基板１００、及び当該モジュール基板１００を備えたモジュール。
【選択図】 図２

Description

本発明は、電子部品が多層配線基板に内蔵されたモジュール基板及び当該モジュール基板を用いたモジュールに関する。
携帯電話等の移動通信機器においては、所定周波数の信号を送信または受信するために、フィルタやデュプレクサ等の電子部品が用いられる。特許文献１には、移動通信機器の小型化のために、多層配線基板内にＳＡＷ（Surface Acoustic Wave）フィルタを内蔵したモジュールが開示されている。また、複数の周波数帯（バンド）を用いて信号の送信及び受信を行うために、複数のデュプレクサを備えたモジュールが知られている。
特開２００６−２０３６５２号公報
移動体通信では、使用される周波数の規格が国ごとに異なる場合がある。このため、複数のデュプレクサを備えたモジュールにおいて、小型化のためにデュプレクサを多層配線基板に内蔵する場合、国ごとに搭載すべきデュプレクサが異なることから、電子部品の内蔵工程を国ごとに分けて行う必要がある。このため、製造プロセスが複雑化し、製造コストが増大してしまうという課題があった。
本発明は上記の課題に鑑みなされたものであり、複数のデュプレクサを備えたモジュールにおいて、小型化及び低コスト化の両立を図ることを目的とする。
本発明は、複数の配線層を含む多層配線基板と、前記多層配線基板に内蔵され、前記配線層と電気的に接続された複数の内蔵デュプレクサと、を備え、前記複数の内蔵デュプレクサは、バンド１、バンド２、バンド５、バンド８のうち少なくとも２つのバンドに対応する２つのデュプレクサを含むことを特徴とするモジュール基板である。
上記構成において、前記複数の配線層のうち、前記多層配線基板の表面に形成された配線層は、バンド３、バンド４、バンド７、バンド１３、バンド１７、バンド２０のうち少なくとも１つの外付デュプレクサを実装可能な端子部を有する構成とすることができる。
上記構成において、前記複数の内蔵デュプレクサは、バンド１及びバンド５、バンド１及びバンド８、バンド２及びバンド５、バンド２及びバンド８のうち、いずれかの組み合わせに対応するデュプレクサを含む構成とすることができる。
上記構成において、前記複数の内蔵デュプレクサは、バンド１、バンド２、バンド５、バンド８のうち少なくとも３つのバンドに対応するデュプレクサを含む構成とすることができる。
上記構成において、前記３つのバンドに対応するデュプレクサは、３つのバンドのうち周波数帯が最も近い２つのバンドに対応する２つのデュプレクサの間に、残りの１つのバンドに対応するデュプレクサが配置されている構成とすることができる。
上記構成において、前記複数の内蔵デュプレクサは、バンド１及びバンド２及びバンド５、バンド１及びバンド２及びバンド８、バンド１及びバンド５及びバンド８、バンド２及びバンド５及びバンド８のうち、いずれかの組み合わせに対応するデュプレクサを含む構成とすることができる。
上記構成において、前記複数の内蔵デュプレクサは、バンド１、バンド２、バンド５、バンド８の４つのバンドに対応するデュプレクサを含む構成とすることができる。
上記構成において、前記４つのバンドに対応するデュプレクサは、バンド１及びバンド２に対応するデュプレクサの間に、バンド５及びバンド８に対応するデュプレクサのうち１つが配置されると共に、バンド５及びバンド８に対応するデュプレクサの間に、バンド１及びバンド２に対応するデュプレクサのうち１つが配置されている構成とすることができる。
本発明は、上記いずれかに記載のモジュール基板を備えたモジュールである。
本発明によれば、複数のデュプレクサを備えたモジュールにおいて、小型化及び低コスト化の両立を図ることができる。
実施例１に係るモジュールの回路図である。 実施例１に係るモジュールの断面模式図である。 実施例１に係るデュプレクサの配置関係を示す模式図である。 実施例１の変形例に係るモジュールの断面模式図である。 実施例１の変形例に係るモジュールの各層の平面模式図（その１）である。 実施例１の変形例に係るモジュールの各層の平面模式図（その２）である。 実施例２に係るデュプレクサの配置関係を示す模式図である。 実施例３に係るデュプレクサの配置関係を示す模式図である。
図１は、実施例１に係るモジュール１００の回路図である。モジュール１００は、アンテナ１０、スイッチ回路１２、及び高周波回路１４をそれぞれ備える。スイッチ回路１２と高周波回路１４の間には、各周波数帯（バンド）毎に、複数のデュプレクサ２０が実装されている。複数のデュプレクサ２０は、それぞれ送信フィルタ２０ａ及び受信フィルタ２０ｂを含む。送信フィルタ２０ａと高周波回路１４との間には、送信信号を増幅するためのパワーアンプ２２が接続されている。受信フィルタ２０ｂは、高周波回路１４におけるローノイズアンプ（ＬＮＡ）２４に接続されている。複数のバンドのうち、ＧＳＭ（登録商標） Ｔｘ信号及びＨＢ／ＬＢ信号の出力端子は、デュプレクサ２０を介さずに、高周波回路１４に対してパワーアンプユニット２６及び送信フィルタ２８を介して接続されている。スイッチ回路１２は、所望のバンドとの間で接続切替を行う。これにより、共通のアンテナ１０を介して、複数のバンドの信号を送受信することが可能となっている。
実施例１に係るモジュール１００において、対応可能なバンドは以下の通りである。
Figure 2014143643
上記の表に記載のバンドのうち、バンド１（Ｔｘ：１９２０〜１９８０ＭＨｚ、Ｒｘ：２１１０〜２１７０ＭＨｚ）、バンド２（Ｔｘ：１８５０〜１９１０ＭＨｚ、Ｒｘ：１９３０〜１９９０ＭＨｚ）、バンド５（Ｔｘ：８２４〜８４９ＭＨｚ、Ｒｘ：８６９〜８９４ＭＨｚ）、バンド８（Ｔｘ：８８０〜９１５ＭＨｚ、Ｒｘ：９２５〜９６０ＭＨｚ）、の４つのバンドは、世界中の多くの地域において使用されているバンドである（以下、上記４つのバンドを「汎用バンド」と称する）。
これに対し、バンド４（Ｔｘ：１７１０〜１７５５ＭＨｚ、Ｒｘ：２１１０〜２１５５ＭＨｚ）は現在北米のみで使用されているバンドであり、バンド７（Ｔｘ：２５００〜２５７０ＭＨｚ、Ｒｘ：２６２０〜２６９０ＭＨｚ）は現在欧州（ＥＵ）のみで使用されているバンドである。また、バンド３（Ｔｘ：１７１０〜１７８５ＭＨｚ、Ｒｘ：１８０５〜１８８０ＭＨｚ）は、アジア・太平洋地域（ＡＰＥＣ）及び欧州（ＥＵ）向けの規格である。このように、表１に記載のバンドのうち、４つの汎用バンドを除く他のバンドは、いずれも特定の地域のみで使用されるバンドである（以下、これらのバンドを「地域別バンド」と称する）。
図２は、実施例１に係るモジュール１００の断面模式図である。モジュール１００は、多層配線基板３０と、これに内蔵された電子部品４０とを備える。多層配線基板３０は、絶縁層３２ａ〜３２ｈと、配線層３４ａ〜３４ｉを含む。絶縁層３２ａ〜３２ｈのうち、中央部の３２ｃ〜３２ｆは、電子部品が内蔵されるコア層となっている。また、配線層３４ａ〜３４ｉのうち、３４ａ及び３４ｉは、多層配線基板３０の表面に形成された表面配線層であり、３４ｂ〜３４ｈは、絶縁層３２ａ〜３２ｈの間に形成された内部配線層である。各配線層３４同士は、絶縁層３２を貫通するビア配線３６により接続されている。
電子部品４０は、図１で示すデュプレクサ２０を含む。実施例１では、コア層３２ｃ〜３２ｆが多層配線基板となっており、他の領域にも電子部品５０が埋め込まれている。電子部品５０としては、例えばチップ内蔵型の各種受動素子（インダクタ、キャパシタ、抵抗等）及び能動素子（スイッチ回路等）を用いることができる。内蔵された電子部品４０及び５０は、それぞれ内部配線層１４ｈ等と電気的に接続されている（本比較例では、電子部品４０及び５０の上下両面から電気的接続を図ることが可能となっている）。
多層配線基板３０の表面には、電子部品６０、６２が実装されている。電子部品６０は、電子部品５０と同じく、例えばチップ化された各種電子素子である。また、電子部品６０の一部は、電子部品４０と同じく、１つ以上のデュプレクサを含んでいてもよい。電子部品６２は、パワーアンプ（図１の符号２２に相当）であり、表面配線層３４ａ上に実装されると共に、他の表面配線層３４ａとボンディングワイヤ６４により電気的に接続されている。
ここで、前述のように、国ごとに使用可能なバンドは異なっている。これに対し、内蔵の電子部品４０に含まれるデュプレクサのみで対応を行う場合、電子部品４０に含まれるデュプレクサの種類を国ごとに作り変える必要がある。また、電子部品４０の埋め込み工程も、国ごとに分けて行う必要がある。しかし、電子部品を内蔵する工程は、電子部品を表面に実装する場合に比べて複雑であり、当該工程を国ごとに分けて行う場合、製造コストが増加してしまうという課題がある。
そこで、実施例１に係るモジュール１００では、複数のデュプレクサのうち汎用バンドに対応するデュプレクサのみを内蔵し、他の地域別バンドに対応するデュプレクサについては、多層配線基板３０の表面に実装する構成とする。具体的には以下の通りである。
図３は、実施例１に係るデュプレクサの配置関係を示す模式図である。多層配線基板３０の表面には、表面実装の電子部品６０に含まれるデュプレクサ（以下、「外付デュプレクサ」と称する）が実装されている。多層配線基板３０の内部には、内臓の電子部品４０に含まれるデュプレクサ（以下、「内臓デュプレクサ」と称する）が実装されている。
外付デュプレクサ６０は、地域別バンド（バンド３、バンド４、バンド７、バンド１３、バンド１７、バンド２０のうち少なくとも１つ）に対応するデュプレクサである。外付デュプレクサ６０は、上記の地域別バンドのうち２以上のバンドに対応するデュプレクサであってもよい。この場合、通過帯域の異なる２以上のデュプレクサを、同一のチップ上に形成してもよいし、別々のチップ上に形成してもよい。従って、図３では外付デュプレクサ６０の数は１つであるが、実際には複数であってもよい（後述の図７、図８においても同様）。
実施例１では、内蔵デュプレクサとして２つのデュプレクサ（４０ａ、４０ｂ）を実装する例について説明する。内蔵デュプレクサ４０ａ及び４０ｂには、汎用バンド（バンド１、バンド２、バンド５、バンド８）の中から２つのバンドが選択して割り当てられる。ここで、図３（ａ）〜図３（ｄ）に示すように、汎用バンドから２つのバンドを選択する場合の組み合わせは、バンド１及びバンド５、バンド１及びバンド８、バンド２及びバンド５、バンド２及びバンド８、のいずれかであることが好ましい。これは、通過帯域の近いデュプレクサ同士（表１．参照）では、信号の干渉が生じやすいことから、２つのデュプレクサを並べる場合には、通過帯域の離れたデュプレクサを並べることが好ましいためである。
以上のように、実施例１に係るモジュールによれば、複数のデュプレクサのうち、多くの国で共通の汎用バンドに対応するデュプレクサのみを内蔵し、国ごとに異なる地域別バンドに対応するデュプレクサは外付とする構成となっている。より詳細には、配線層３４のうち表面配線層３４ａが、外付デュプレクサ６０を実装可能な端子部を有する構成となっており、外付デュプレクサ６０は、当該端子部に電気的に接続される。これにより、製造段階においては、最初に多層配線基板３０及び内蔵デュプレクサ２０を含むモジュール基板を大量製造し、その後の工程において、国ごとの仕様に合わせて外付デュプレクサ６０を実装すればよい。これにより、デュプレクサを内蔵する構成を維持しつつ、モジュール基板の製造工程を共通化することができるため、小型化及び低コスト化の両立を図ることができる。また、世界各国で広く使用可能なモジュールを提供することができる。
実施例１では、多層配線基板３０として、コア層３２ｃ〜３２ｆにも配線層３４ｃ〜３４ｆを形成可能な構成としたが、別の構成を用いることも可能である。
図４は、実施例１の変形例に係るモジュールの断面模式図である。実施例１（図２）と共通する部分については同一の符号を付し、詳細な説明を省略する。本変形例では、多層配線基板３０のコア層３２ｃ〜３２ｆの一部に、銅板３８が埋め込まれている。銅板３８は、グランド層として機能すると共に、放熱用のパターンとしても機能する。コア層３２ｃ〜３２ｆには、比較例１のような内部配線層３４ｄ〜３４ｇが形成されておらず、代わりに銅板３８のない部分を一気に貫通するスルーホール３９が形成されている。
図５及び図６は、多層配線基板３０における各層の平面図である。各層において、配線層３４または銅板３８が存在する領域を、ハッチで示す。図５（ｃ）に示すように、内蔵デュプレクサ４０は、コア層３２ｃ〜３２ｆの銅板３８に形成された矩形状の孔に埋め込まれている。このように、多層配線基板３０のコア層３２ｃ〜３２ｆに銅板３８を埋め込むことにより、外部ノイズに強く、放熱性に優れた電子モジュールを得ることができる。
実施例２は、内蔵デュプレクサの数を３つとした例である。
図７は、実施例２に係るデュプレクサの配置関係を示す模式図であり、実施例１における図３に対応するものである。多層配線基板３０の表面には、地域別バンドに対応する外付デュプレクサ６０が実装されており、多層配線基板３０の内部には、汎用バンドに対応する内蔵デュプレクサ４０ａ〜４０ｃが実装されている。本実施例では、汎用バンド（バンド１、バンド２、バンド５、バンド８）の中から３つのバンドが選択して割り当てられている。
ここで、図７（ａ）〜図７（ｄ）に示すように、汎用バンドから３つのバンドを選択する場合には、通過帯域の近いデュプレクサ同士（バンド１及びバンド２、バンド５及びバンド８）を両端に配置し、その間に通過帯域の離れた残りのデュプレクサを配置する。すなわち、バンド１及びバンド２の中央には、バンド５またはバンド８のいずれかを配置し（図７（ａ）及び（ｃ））、バンド５及びバンド８の中央には、バンド１またはバンド２のいずれかを配置する（図７（ｂ）及び（ｄ））ことが好ましい。これにより、通過帯域の近いデュプレクサ同士による信号の干渉を抑制することができる。
実施例２に係るモジュールにおいても、実施例１と同様に、複数のデュプレクサを備えたモジュールにおいて、小型化及び低コスト化の両立を図ることができる。なお、図７では、多層配線基板３０の表面に実装される外付デュプレクサ６０の個数を１つとしているが、外付デュプレクサ６０は複数実装されていてもよい。
実施例３は、内蔵デュプレクサの数を４つとした例である。
図８は、実施例３に係るデュプレクサの配置関係を示す模式図であり、実施例１の図３及び実施例２の図７に対応するものである。多層配線基板３０の表面には、地域別バンドに対応する外付デュプレクサ６０が実装されており、多層配線基板３０の内部には、汎用バンドに対応する内蔵デュプレクサ４０ａ〜４０ｄが実装されている。本実施例では、汎用バンド（バンド１、バンド２、バンド５、バンド８）の全てに対応するデュプレクサを計４つ配置している。
ここで、図８（ａ）〜図８（ｄ）に示すように、汎用バンドとして４つのバンドを用いる場合には、通過帯域の近いデュプレクサ同士（バンド１及びバンド２、バンド５及びバンド８）が隣り合わないように配置を行うことが好ましい。具体的には、バンド１及びバンド２に対応するデュプレクサの間に、バンド５及びバンド８に対応するデュプレクサのうち１つが配置されると共に、バンド５及びバンド８に対応するデュプレクサの間に、バンド１及びバンド２に対応するデュプレクサのうち１つが配置されるようにすることが好ましい。これにより、通過帯域の近いデュプレクサ同士による信号の干渉を抑制することができる。
実施例３に係るモジュールにおいても、実施例１と同様に、複数のデュプレクサを備えたモジュールにおいて、小型化及び低コスト化の両立を図ることができる。なお、図７では、多層配線基板３０の表面に実装される外付デュプレクサ６０の個数を１つとしているが、外付デュプレクサ６０は複数実装されていてもよい。
実施例１〜３で説明したデュプレクサとしては、例えば弾性波デバイスを用いることができる。弾性波デバイスとしては、例えば弾性表面波（ＳＡＷ）を用いる共振器またはバルク波を用いる圧電薄膜共振器（ＦＢＡＲ）が挙げられるが、他にも、ラブ波、境界波、及びＬａｍｂ波を用いる弾性波デバイスを採用することができる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ アンテナ
１２ スイッチ回路
１４ 高周波回路
２０ デュプレクサ
２０ａ 送信フィルタ
２０ｂ 受信フィルタ
２２ パワーアンプ
２４ ローノイズアンプ（ＬＮＡ）
２６ パワーアンプユニット
２８ 送信フィルタ
３０ 多層配線基板
３２ 絶縁層
３４ 配線層
３６ ビア配線
４０ 電子部品（内蔵デュプレクサ）
５０ 電子部品
６０ 電子部品（外付デュプレクサ）
６２ 電子部品（パワーアンプ）
６４ ボンディングワイヤ

Claims (9)

  1. 複数の配線層を含む多層配線基板と、
    前記多層配線基板に内蔵され、前記配線層と電気的に接続された複数の内蔵デュプレクサと、を備え、
    前記複数の内蔵デュプレクサは、バンド１、バンド２、バンド５、バンド８のうち少なくとも２つのバンドに対応するデュプレクサを含むことを特徴とするモジュール基板。
  2. 前記複数の配線層のうち、前記多層配線基板の表面に形成された配線層は、バンド３、バンド４、バンド７、バンド１３、バンド１７、バンド２０のうち少なくとも１つの外付デュプレクサを実装可能な端子部を有することを特徴とする請求項１に記載のモジュール基板。
  3. 前記複数の内蔵デュプレクサは、バンド１及びバンド５、バンド１及びバンド８、バンド２及びバンド５、バンド２及びバンド８のうち、いずれかの組み合わせに対応するデュプレクサを含むことを特徴とする請求項２に記載のモジュール基板。
  4. 前記複数の内蔵デュプレクサは、バンド１、バンド２、バンド５、バンド８のうち少なくとも３つのバンドに対応するデュプレクサを含むことを特徴とする請求項１に記載のモジュール基板。
  5. 前記３つのバンドに対応するデュプレクサは、３つのバンドのうち周波数帯が最も近い２つのバンドに対応する２つのデュプレクサの間に、残りの１つのバンドに対応するデュプレクサが配置されていることを特徴とする請求項４に記載のモジュール基板。
  6. 前記複数の内蔵デュプレクサは、バンド１及びバンド２及びバンド５、バンド１及びバンド２及びバンド８、バンド１及びバンド５及びバンド８、バンド２及びバンド５及びバンド８のうち、いずれかの組み合わせに対応するデュプレクサを含むことを特徴とする請求項４に記載のモジュール基板。
  7. 前記複数の内蔵デュプレクサは、バンド１、バンド２、バンド５、バンド８の４つのバンドに対応するデュプレクサを含むことを特徴とする請求項１に記載のモジュール基板。
  8. 前記４つのバンドに対応するデュプレクサは、バンド１及びバンド２に対応するデュプレクサの間に、バンド５及びバンド８に対応するデュプレクサのうち１つが配置されると共に、バンド５及びバンド８に対応するデュプレクサの間に、バンド１及びバンド２に対応するデュプレクサのうち１つが配置されていることを特徴とする請求項７に記載のモジュール基板。
  9. 請求項１〜８のいずれか１項に記載のモジュール基板を備えたモジュール。
JP2013012164A 2013-01-25 2013-01-25 モジュール基板及びモジュール Active JP6250934B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013012164A JP6250934B2 (ja) 2013-01-25 2013-01-25 モジュール基板及びモジュール
TW102144477A TWI511475B (zh) 2013-01-25 2013-12-04 模組基板及通信用模組
US14/102,305 US9252739B2 (en) 2013-01-25 2013-12-10 Module substrate and module
EP13197548.4A EP2760132B1 (en) 2013-01-25 2013-12-16 Module substrate and duplexer module
CN201410008629.0A CN103973332B (zh) 2013-01-25 2014-01-08 模块基板及模块
KR1020140007728A KR101622452B1 (ko) 2013-01-25 2014-01-22 모듈 기판 및 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013012164A JP6250934B2 (ja) 2013-01-25 2013-01-25 モジュール基板及びモジュール

Publications (2)

Publication Number Publication Date
JP2014143643A true JP2014143643A (ja) 2014-08-07
JP6250934B2 JP6250934B2 (ja) 2017-12-20

Family

ID=50064334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013012164A Active JP6250934B2 (ja) 2013-01-25 2013-01-25 モジュール基板及びモジュール

Country Status (6)

Country Link
US (1) US9252739B2 (ja)
EP (1) EP2760132B1 (ja)
JP (1) JP6250934B2 (ja)
KR (1) KR101622452B1 (ja)
CN (1) CN103973332B (ja)
TW (1) TWI511475B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106134075B (zh) * 2014-04-08 2019-04-23 株式会社村田制作所 高频模块
JP6615704B2 (ja) * 2015-06-29 2019-12-04 スカイワークス ソリューションズ，インコーポレイテッド 共振器付きハイブリッド回路を有するマルチプレクサ
DE102015116224B4 (de) * 2015-09-25 2019-10-24 Snaptrack, Inc. SAW-Filter mit zusätzlichem Pol
CN110710118B (zh) * 2017-06-02 2021-08-20 株式会社村田制作所 高频模块以及通信装置
DE102017129611B4 (de) * 2017-12-12 2021-04-22 RF360 Europe GmbH Elektrische Vorrichtung mit zwei oder mehr Chipkomponenten
WO2019132941A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Hybrid filter having an acoustic wave resonator embedded in a cavity of a package substrate
JP6777136B2 (ja) * 2018-11-20 2020-10-28 Tdk株式会社 アンテナモジュール
CN109802644B (zh) * 2018-12-20 2021-11-30 天津大学 一种双工器
CN109639255B (zh) * 2018-12-25 2022-07-12 天津大学 一种双工器
KR20210012306A (ko) 2019-07-24 2021-02-03 삼성전자주식회사 능동 소자 어레이를 사용하는 송수신기 및 이를 포함하는 안테나 모듈
US11350519B2 (en) 2020-01-22 2022-05-31 Delta Electronics (Shanghai) Co., Ltd. Power module
EP3855488A1 (en) 2020-01-22 2021-07-28 Delta Electronics (Shanghai) Co., Ltd. Power module
US11621228B2 (en) 2020-08-31 2023-04-04 Nxp Usa, Inc. Substrate with thermal vias and sinter-bonded thermal dissipation structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130612A (ja) * 2006-11-16 2008-06-05 Denso Corp 電子部品内蔵型多層基板
WO2012093539A1 (ja) * 2011-01-06 2012-07-12 株式会社村田製作所 高周波モジュール
JP2013012699A (ja) * 2011-05-27 2013-01-17 Taiyo Yuden Co Ltd 多層基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002001741A1 (fr) * 2000-06-26 2002-01-03 Matsushita Electric Industrial Co., Ltd. Circuit de repartition a trois frequences, circuit de repartition et dispositif de communication radio
JP3937840B2 (ja) * 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
EP1599429A1 (en) * 2003-02-24 2005-11-30 Showa Denko K.K. Alumina-based ceramic material and production method thereof
JP4010504B2 (ja) * 2003-06-04 2007-11-21 日立金属株式会社 マルチバンド用送受信機およびそれを用いた無線通信機
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
US20060194690A1 (en) 2004-02-23 2006-08-31 Hideyuki Osuzu Alumina-based ceramic material and production method thereof
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
JP4423210B2 (ja) 2005-01-21 2010-03-03 京セラ株式会社 高周波モジュール及びそれを用いた通信機器
JP2006211057A (ja) 2005-01-25 2006-08-10 Oki Electric Ind Co Ltd トリプレクサ
JPWO2010032389A1 (ja) * 2008-09-18 2012-02-02 株式会社村田製作所 デュプレクサモジュール
KR101522994B1 (ko) 2010-12-16 2015-05-26 한국전자통신연구원 Ｆｂａｒ 듀플렉서 모듈 및 그 제조 방법
DE112012000679B4 (de) * 2011-02-04 2017-05-11 Murata Manufacturing Co., Ltd. Duplexermodul
WO2012117992A1 (ja) * 2011-03-02 2012-09-07 株式会社村田製作所 高周波モジュール
US9608749B2 (en) 2011-03-25 2017-03-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Multi-band wireless communication device with multiplexer and method of multiplexing multi-band wireless signals
JP5143972B1 (ja) * 2012-08-16 2013-02-13 太陽誘電株式会社 高周波回路モジュール
JP5117632B1 (ja) * 2012-08-21 2013-01-16 太陽誘電株式会社 高周波回路モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130612A (ja) * 2006-11-16 2008-06-05 Denso Corp 電子部品内蔵型多層基板
WO2012093539A1 (ja) * 2011-01-06 2012-07-12 株式会社村田製作所 高周波モジュール
JP2013012699A (ja) * 2011-05-27 2013-01-17 Taiyo Yuden Co Ltd 多層基板

Also Published As

Publication number Publication date
EP2760132B1 (en) 2019-09-11
US9252739B2 (en) 2016-02-02
TW201433104A (zh) 2014-08-16
CN103973332A (zh) 2014-08-06
CN103973332B (zh) 2016-08-31
EP2760132A1 (en) 2014-07-30
JP6250934B2 (ja) 2017-12-20
TWI511475B (zh) 2015-12-01
US20140210569A1 (en) 2014-07-31
KR101622452B1 (ko) 2016-05-18
KR20140095984A (ko) 2014-08-04

Similar Documents

Publication Publication Date Title
JP6250934B2 (ja) モジュール基板及びモジュール
US9178491B2 (en) Circuit module including duplexer
JP5342704B1 (ja) 高周波回路モジュール
JP5143972B1 (ja) 高周波回路モジュール
JP5859399B2 (ja) 高周波回路および通信装置。
JP2014207517A (ja) 高周波回路モジュール
US9252476B2 (en) Circuit module including a splitter and a mounting substrate
US9413413B2 (en) High-frequency module
JP2014154941A (ja) モジュール
US10326489B2 (en) Circuit module
JP2014039236A (ja) 高周波回路モジュール
JP5420104B1 (ja) 高周波回路モジュール
JP2006211144A (ja) 高周波モジュール及び無線通信機器
JP5420102B1 (ja) 高周波回路モジュール
JP5420101B1 (ja) 高周波回路モジュール
JP2005136887A (ja) 高周波モジュール及び無線通信機器
JP2015109320A (ja) インダクタ装置および高周波モジュール
JP5420103B1 (ja) 高周波回路モジュール
JP2005303757A (ja) アンテナ切換モジュール
KR100882102B1 (ko) Ｇｓｍ 프론트 엔드 모듈
JP2006186906A (ja) 高周波モジュール及び無線通信装置
JP2005287086A (ja) 送受信端回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160819

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160830

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20161021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171124

R150 Certificate of patent or registration of utility model

Ref document number: 6250934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250