JP2014139853A - 不揮発性フリップフロップ、不揮発性ラッチおよび不揮発性メモリ素子 - Google Patents

Abstract

【課題】 ストアとリコールが容易かつ安定な不揮発性フリップフロップを提供する。
【解決手段】 不揮発性記憶部２＿１は、スレーブラッチ部１Ｓ＿１のインバータ２０５の出力ノードおよびインバータ２０６の出力ノードに各々のピン層が接続された抵抗変化型素子２１０および２０９と、これらの抵抗変化型素子２１０および２０９のフリー層間に介挿されたＮチャネルトランジスタ２１１を有する。ストア時は、Ｎチャネルトランジスタ２１１がＯＮとされ、スレーブラッチ部１Ｓ＿１の記憶データに応じた大小関係が抵抗変化型素子２１０および２０９の各抵抗値間に生じる。リコール時は、Ｎチャネルトランジスタ２１１をＯＦＦとし、揮発性フリップフロップ部１＿１に対する電源電圧を立ち上げる。これにより抵抗変化型素子２１０および２０９の抵抗値の大小関係に応じた高低関係がインバータ２０５および２０６の各出力電圧に生じる。
【選択図】図１

Description

この発明は、抵抗変化型素子を利用した不揮発性メモリ素子、不揮発性フリップフロップおよび不揮発性ラッチに関する。

ＬＳＩでは、トランジスタの微細化が進むにつれ、サブスレッショルドリーク電流だけではなく、ゲートリークも増加する傾向となってきている。また、これらのリーク電流は、ＬＳＩの高密度化が進むに連れて増加する。従って、ＬＳＩ全体の消費電流が増加することとなる。そこで、消費電流を下げるために低電圧化、ゲーティッドクロック化などさまざまな消費電流削減策が行われてきた。さらなる低消費電力化を目指すには、動作しないブロックの電源遮断を行い、必要な時に電源を入れるといった方法が考えられている。しかしながら、ＬＳＩに用いられているラッチやフリップフロップ等の記憶素子は、揮発性の記憶素子であり、電源を遮断すると記憶情報が消えてしまう問題がある。

そこで、ラッチやフリップフロップ等に強誘電体キャパシタからなる不揮発性記憶素子を追加した集積回路が提案されている（例えば特許文献１参照）。しかし、不揮発性記憶素子として強誘電体キャパシタを用いると、微細化により読み出しマージンが低下する問題がある。

不揮発性記憶素子としては、強誘電体キャパシタの他に抵抗変化型素子がある。図４５（ａ）および（ｂ）は、抵抗変化型素子として代表的なＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ；磁気トンネル接合）素子を利用したメモリセルの構成と動作を示す図である。図４５（ａ）および（ｂ）に示すように、ＭＴＪ素子は、磁気の方向が一定のピン層と、トンネルバリア膜と、磁気の方向が変化するフリー層とからなる。図４５（ａ）に示すように、フリー層からピン層に向かう方向の電流を流すと、フリー層の磁化方向がピン層と同一となり、ＭＴＪ素子は低抵抗となり、データ“０”を記憶した状態となる。逆に、図４５（ｂ）に示すように、ピン層からフリー層に向かう方向の電流を流すと、フリー層の磁化方向がピン層と反対になり、ＭＴＪ素子は高抵抗となり、データ“１”を記憶した状態になる。このようなＭＴＪ素子によりメモリセルを構成する場合には、図４５（ａ）および（ｂ）に例示するように、ＭＴＪ素子を選択するためのスイッチとして、トランジスタＴｓがＭＴＪ素子に直列接続される。

図４６は、図４５（ａ）および（ｂ）に示すようなメモリセルにより構成されたメモリアレイの断面構造を例示する図である。図４６に示す例では、半導体基板に図４５（ａ）および（ｂ）に示す選択用のトランジスタＴｓが形成されている。各トランジスタＴｓのゲートには選択電圧ＷＬが与えられる。また、トランジスタＴｓのソースは、スルーホールと第１層メタル配線１Ｍとを介して書込電圧ＢＬを供給するための第２層メタル配線２Ｍに接続されている。また、トランジスタＴｓのドレインは、スルーホールを介してＭＴＪ素子のピン層に接続され、このＭＴＪ素子のフリー層はスルーホールを介してソース電圧ＳＬを供給するための第２層メタル配線２Ｍに接続されている。

そして、特許文献２には、このようなＭＴＪ素子を用いて、書き換え可能な不揮発性ラッチおよびフリップフロップを構成する提案がある。図４７は、この特許文献２の図１に示された不揮発性ラッチを示す回路図である。図４７では、トランスファゲートＴＭＧ１およびＴＭＧ２とＮＯＲゲート１０および２０とにより周知のラッチが構成されている。そして、ＮＯＲゲート１０のＰチャネルトランジスタ１１のソースにＭＴＪ素子Ｒ１の一端が、ＮＯＲゲート２０のＰチャネルトランジスタ２１のソースにＭＴＪ素子Ｒ２の一端が接続されており、このＭＴＪ素子Ｒ１およびＲ２の他端同士の接続点と電源Ｖｄｄとの間にＰチャネルトランジスタＴｒ１が介挿されている。また、Ｐチャネルトランジスタ１１とＭＴＪ素子Ｒ１との接続点にはトランスファゲートＴＭＧ３を介してデータＤが与えられるようになっており、Ｐチャネルトランジスタ２１とＭＴＪ素子Ｒ２との接続点にはトランスファゲートＴＭＧ４を介してデータＤＢが与えられるようになっている。さらにＰチャネルトランジスタ１１およびＭＴＪ素子Ｒ１の接続点と電源Ｖｄｄとの間にはＰチャネルトランジスタＴｒ２が介挿され、Ｐチャネルトランジスタ２１およびＭＴＪ素子Ｒ２の接続点と電源Ｖｄｄとの間にはＰチャネルトランジスタＴｒ３が介挿されている。

以上の構成において、入力データＤおよびＤＢをＭＴＪ素子Ｒ１およびＲ２に書き込む場合、ＰチャネルトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、１２、２２をＯＦＦとし、Ｎチャネルトランジスタ１３、２３をＯＮにする。これにより、入力データＤおよびＤＢの値に応じてＭＴＪ素子Ｒ１およびＲ２にそれぞれ反対方向の電流が流れ、ＭＴＪ素子Ｒ１およびＲ２はそれぞれ異なった抵抗値へと変化する。この抵抗値はＭＴＪ素子の不揮発性により保持されるため、このラッチの電源を遮断してもデータが失われることはない。

記憶させたデータを読み出す操作は、電源を投入した後、１）プリチャージ動作、２）読み出し動作の２段階で行う。

まず１）プリチャージする場合は、ＰチャネルトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、１２、２２をＯＦＦ、Ｎチャネルトランジスタ１３、２３をＯＮにする。これにより、ＮＯＲゲート１０、２０の出力信号は“０”となりクロスカップルされたＮＯＲゲート１０および２０の両方のノードＡ、Ｂはどちらも等しく、“０”にプリチャージされる。

続いて２）読み出し動作として、制御信号ＮＶ＿ＲＷだけ“１”から“０”へと状態変化させる。するとクロスカップルされたＮＯＲゲート１０、２０はクロスカップルされたインバータの動作をし、ＭＴＪ素子Ｒ１、Ｒ２の抵抗値に応じた遅延の差によりクロスカップルされたＮＯＲゲート１０、２０のノードＡ、Ｂの値が“１”かまたは“０”に決定される。このノードＡ、Ｂの値が記憶させた状態Ｑ、ＱＢに相当することになる。

特開２００４−８８４６９号公報 特開２００８−８５７７０号公報

ところで、上述した特許文献２に開示された不揮発性ラッチでは、ＮＯＲゲート１０および２０とトランスファゲートＴＭＧ１およびＴＭＧ２からなるラッチ部に記憶されたデータＱおよびＱＢを直接的にＭＴＪ素子Ｒ１およびＲ２に書き込むことができない。ラッチ部のデータＱおよびＱＢをＭＴＪ素子Ｒ１およびＲ２に書き込むためには、このデータＱおよびＱＢを読み出して、その後、トランスファゲートＴＭＧ３およびＴＭＧ４に与える必要がある。従って、揮発性のラッチ部に記憶されたデータをＭＴＪ素子Ｒ１およびＲ２に書き込むストア動作を行わせるための制御が複雑になるという問題がある。また、特許文献２に開示された不揮発性ラッチでは、ＭＴＪ素子Ｒ１およびＲ２に記憶されたデータを読み出して揮発性のラッチ部に保持させるリコール動作を行う際に、まず、信号ＮＶ＿ＲＷをＨレベルとして、ノードＢとノードＡを０Ｖにプリチャージする。その後、信号ＮＶ＿ＲＷをＬレベルとしてＰチャネルトランジスタ１２および２２をＯＮさせ、ＭＴＪ素子Ｒ１およびＲ２に記憶されたデータの読み出しを行わせる。その際に、クロスカップルしているＰチャネルトランジスタ１１および２１の閾値のバラツキの影響により、ノードＡおよびＢの挙動が不安定となり、ＭＴＪ素子Ｒ１およびＲ２の抵抗値の大小関係を反映した適切なデータが揮発性ラッチ部に保持されない可能性がある。さらには、特許文献２の不揮発性ラッチでは、出力ノードＱおよび出力ノードＱＢの負荷容量に対しては言及していないが、実際には、出力ノードＱおよびＱＢには、大きな容量が介在しており、また、使われ方によっては、出力ノードＱと出力ノードＱＢとで負荷容量がアンバランスになることが想定される。このような場合には、リコール動作が不安定になることが懸念される。このように特許文献２の不揮発性ラッチは、ストア動作を行わせるための制御が複雑であり、リコール動作が不安定になる問題があった。また、特許文献２の不揮発性ラッチは、ストアおよびリコールの際にＭＴＪ素子Ｒ１およびＲ２に流す電流を適正化するための手段を有していないため、誤書き込みや誤読み出しを有効に防止することができないという問題があった。

この発明は以上説明した事情に鑑みてなされたものであり、その第１の目的は、揮発性記憶部から不揮発性記憶部へ記憶データを書き込むストアと、不揮発性記憶部の記憶データを読み出して揮発性記憶部に記憶させるリコールの動作を容易かつ安定に行わせることができる不揮発性フリップフロップおよび不揮発性ラッチを提供することにある。また、この発明の第２の目的は、不揮発性フリップフロップおよび不揮発性ラッチにおいて、素子の特性ばらつきの影響により誤書き込み、誤読み出しが発生するのを防止することにある。また、この発明の第３の目的は、少ない素子数（あるいは少ない所要面積）により実現可能な高速かつ高性能の不揮発性フリップフロップおよび不揮発性ラッチを提供することにある。

この発明は、マスターラッチ部とスレーブラッチ部とからなる揮発性フリップフロップ部と、不揮発性記憶部とを有し、前記スレーブラッチ部は、互いに相手の出力信号を各々に対する入力信号とする第１および第２のインバータを含み、クロックに同期して前記マスターラッチ部から入力データを取り込む動作と取り込んだ入力データを前記第１および第２のインバータにより保持する動作を行うものであり、前記不揮発性記憶部は、前記第１および第２のインバータの各出力端に各々の一端が接続された第１および第２の抵抗変化型素子と、前記第１および第２の抵抗変化型素子の各々の他端の間に介挿されたスイッチとを有し、前記第１および第２の抵抗変化型素子は、前記スイッチがＯＮとされ、前記第１のインバータの出力ノードから前記第２のインバータの出力ノードに向かう電流が流れたとき、前記第１の抵抗変化型素子の抵抗値が第１の方向に、前記第２の抵抗変化型素子の抵抗値が前記第１の方向と逆方向の第２の方向に各々変化し、前記第２のインバータの出力ノードから前記第１のインバータの出力ノードに向かう電流が流れたとき、前記第１の抵抗変化型素子の抵抗値が前記第２の方向に、前記第２の抵抗変化型素子の抵抗値が前記第１の方向に各々変化する抵抗変化型素子であることを特徴とする不揮発性フリップフロップを提供する。

この発明では、スイッチをＯＦＦとすることにより、不揮発性記憶部をスレーブラッチ部から切り離し、揮発性フリップフロップ部を通常のフリップフロップとして動作させることができる。従って、通常のフリップフロップと同様に高速動作させることが可能である。

また、この発明では、スイッチをＯＮにすると、第１のインバータの出力電圧と第２のインバータの出力電圧との高低関係に応じて、第１のインバータの出力ノードから第２のインバータの出力ノードに向かう方向の電流またはその逆方向の電流が第１および第２の抵抗変化型素子に流れる。この結果、第１および第２の抵抗変化型素子の抵抗値の大小関係が第１のインバータの出力電圧と第２のインバータの出力電圧との高低関係に対応した大小関係となる。このように本発明による不揮発性フリップフロップでは、第１および第２の抵抗変化型素子の抵抗値の大小関係をスレーブラッチ部に記憶されたデータに応じた大小関係とするストア動作を行うことができる。

また、この発明では、スイッチをＯＦＦとし、揮発性フリップフロップ部の電源電圧を立ち上げると、この電源電圧の立ち上がる過程において、第１および第２のインバータの各出力ノードから第１および第２の各抵抗変化型素子に電流が各々流れる。その際、第１の抵抗変化型素子の抵抗値が第２の抵抗変化型素子の抵抗値よりも小さいと、第１のインバータの出力ノードから第１の抵抗変化型素子に流れる電流の方が第２のインバータの出力ノードから第２の抵抗変化型素子に流れる電流よりも多くなる。この結果、第２のインバータの出力電圧に比べて、第１のインバータの出力電圧の上昇により多くのブレーキが掛かり、第１のインバータの出力電圧がＬレベル、第２のインバータの出力電圧がＨレベルとなる。逆に第１の抵抗変化型素子の抵抗値が第２の抵抗変化型素子の抵抗値よりも大きいと、第１のインバータの出力電圧に比べて、第２のインバータの出力電圧の上昇により多くのブレーキが掛かり、第１のインバータの出力電圧がＨレベル、第２のインバータの出力電圧がＬレベルとなる。このように本発明による不揮発性フリップフロップでは、第１および第２の抵抗変化型素子の抵抗値の大小関係に応じたデータをスレーブラッチ部に記憶させるリコール動作を行うことができる。なお、スイッチは、電界効果トランジスタでもよく、所定の閾値電圧以上の電圧印加によりＯＮとなる双方向の閾素子でもよい。後者の場合、揮発性フリップフロップ部の電源電圧を高くすることにより閾素子をＯＮさせることができ、ストア動作が可能となる。

また、この発明は、揮発性ラッチ部と、不揮発性記憶部とを有し、前記揮発性ラッチ部は、互いに相手の出力信号を各々に対する入力信号とする第１および第２のインバータを含み、クロックに同期して入力データを前記第１および第２のインバータにより保持するものであり、前記不揮発性記憶部は、前記第１および第２のインバータの各出力端に各々の一端が接続された第１および第２の抵抗変化型素子と、前記第１および第２の抵抗変化型素子の各々の他端の間に介挿されたスイッチとを有し、前記第１および第２の抵抗変化型素子は、前記スイッチがＯＮとされ、前記第１のインバータの出力ノードから前記第２のインバータの出力ノードに向かう電流が流れたとき、前記第１の抵抗変化型素子の抵抗値が第１の方向に、前記第２の抵抗変化型素子の抵抗値が前記第１の方向と逆方向の第２の方向に各々変化し、前記第２のインバータの出力ノードから前記第１のインバータの出力ノードに向かう電流が流れたとき、前記第１の抵抗変化型素子の抵抗値が前記第２の方向に、前記第２の抵抗変化型素子の抵抗値が前記第１の方向に各々変化する抵抗変化型素子であることを特徴とする不揮発性ラッチを提供する。

この不揮発性ラッチにおいても、本発明による不揮発性フリップフロップと同様なストア動作およびリコール動作が可能である。

この発明によれば、不揮発性記憶部の素子数が少なく、また、ストア時およびリコール時に抵抗変化型素子に流す電流が少なくて済むので、面積が小さくて安価な不揮発性フリップフロップおよび不揮発性ラッチを実現することができる。

この発明の第１実施形態である不揮発性フリップフロップの構成を示す回路図である。 一般的なフリップフロップの構成例を示す回路図である。 同実施形態による不揮発性フリップフロップの動作条件を示す図である。 同実施形態による不揮発性フリップフロップのストア動作を示す図である。 同実施形態による不揮発性フリップフロップのストア動作を示す図である。 同実施形態による不揮発性フリップフロップの通常動作時およびストア動作時における各部の波形を示すタイムチャートである。 同実施形態による不揮発性フリップフロップのリコール動作時における各部の波形を示すタイムチャートである。 この発明の第２実施形態である不揮発性フリップフロップの構成を示す回路図である。 この発明の第３実施形態である不揮発性フリップフロップの構成を示す回路図である。 同不揮発性フリップフロップの動作条件を示す図である。 この発明の第４実施形態である不揮発性フリップフロップの構成を示す回路図である。 この発明の第５実施形態である不揮発性ラッチの構成を示す回路図である。 この発明の第６実施形態である不揮発性ラッチの構成を示す回路図である。 この発明の第７実施形態である不揮発性ラッチの構成を示す回路図である。 この発明の第８実施形態である不揮発性ラッチの構成を示す回路図である。 この発明の第９実施形態である不揮発性シフトレジスタの構成を示すブロック図である。 この発明の第１０実施形態である不揮発性レジスタの構成を示すブロック図である。 この発明の第１１実施形態である不揮発性カウンタの構成を示すブロック図である。 この発明の第１２実施形態以降の各実施形態において使用する不揮発性メモリ素子の構成を示す回路図である。 同不揮発性メモリ素子における閾素子の電圧−電流特性を示す図である。 同不揮発性メモリ素子の動作を示す図である。 不揮発性メモリ素子の他の構成例を示す回路図である。 この発明の第１２実施形態である不揮発性フリップフロップの構成を示す回路図である。 同不揮発性フリップフロップの動作を示す図である。 同不揮発性フリップフロップの動作を示す図である。 同不揮発性フリップフロップのストア動作を示す図である。 同不揮発性フリップフロップのストア動作を示す図である。 同不揮発性フリップフロップのフリップフロップとしての動作およびストア動作を示すタイムチャートである。 同不揮発性フリップフロップのリコール動作を示すタイムチャートである。 この発明の第１３実施形態である不揮発性フリップフロップの構成を示す回路図である。 この発明の第１４実施形態である不揮発性フリップフロップの構成を示す回路図である。 同不揮発性フリップフロップの動作を示す図である。 この発明の第１５実施形態である不揮発性フリップフロップの構成を示す回路図である。 この発明の第１６実施形態である不揮発性ラッチの構成を示す回路図である。 この発明の第１７実施形態である不揮発性ラッチの構成を示す回路図である。 この発明の第１８実施形態である不揮発性ラッチの構成を示す回路図である。 この発明の第１９実施形態である不揮発性ラッチの構成を示す回路図である。 この発明の第２０実施形態である不揮発性シフトレジスタの構成を示すブロック図である。 この発明の第２１実施形態である不揮発性レジスタの構成を示すブロック図である。 この発明の第２２実施形態である不揮発性カウンタの構成を示すブロック図である。 この発明の第１２実施形態以降の各実施形態において使用する不揮発性メモリ素子の構造を示す図である。 同不揮発性メモリ素子の他の構造を示す図である。 同不揮発性メモリ素子の他の構造を示す図である。 同不揮発性メモリ素子の他の構造を示す図である。 ＭＴＪ素子の構成および動作を示す図である。 ＭＴＪ素子を利用したメモリセルの断面構造を例示する図である。 従来の不揮発性ラッチの構成例を示す回路図である。

以下、図面を参照し、この発明の実施形態について説明する。なお、以下の実施形態において、トランジスタはＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；金属−酸化膜−半導体構造の電界効果トランジスタ）を指す。

＜第１実施形態＞
図１は、この発明の第１実施形態である不揮発性フリップフロップ２００の構成を示す回路図である。また、図２は、通常のフリップフロップの構成例を示す回路図である。本実施形態による不揮発性フリップフロップの特徴の理解を容易にするため、まず、図２を参照し、通常のフリップフロップについて説明する。

図２に示すフリップフロップは、マスターラッチ部１００Ｍと、スレーブラッチ部１００Ｓと、クロックドライバ１００Ｃとを有する。ここで、クロックドライバ１００Ｃは、２段のインバータ１０７および１０８からなり、入力されるクロックＣＬＫと同じ論理値の内部クロックＣＫと、クロックＣＬＫを反転した内部クロック／ＣＫを出力する。マスターラッチ部１００Ｍは、クロックトインバータ１０１および１０３と、インバータ１０２により構成されている。スレーブラッチ部１００Ｓは、クロックトインバータ１０４および１０６と、インバータ１０５、１０９および１１０により構成されている。

このような構成において、クロックＣＬＫがＨレベルからＬレベルになると、内部クロックＣＫがＬレベル、内部クロック／ＣＫがＨレベルとなる。このため、クロックトインバータ１０１および１０６は入力信号を反転して出力する出力イネーブル状態となり、クロックトインバータ１０３および１０４は出力インピーダンスがハイインピーダンス（出力端子がフローティング）である出力ディセーブル状態となる。この結果、マスターラッチ部１００Ｍに入力データＤが取り込まれ、スレーブラッチ部１００Ｓでは、クロックＣＬＫがＬレベルになる前に取り込んだデータが保持される。次にクロックＣＬＫがＬレベルからＨレベルになると、内部クロックＣＫがＨレベル、内部クロック／ＣＫがＬレベルとなる。このため、クロックトインバータ１０３および１０４は出力イネーブル状態、クロックトインバータ１０１および１０６は出力ディセーブル状態となる。この結果、マスターラッチ部１００Ｍでは、クロックＣＬＫがＨレベルになる前に取り込んだデータが保持され、スレーブラッチ部１００Ｓではマスターラッチ部１００Ｍのインバータ１０２の出力データが取り込まれ、この取り込んだデータと同じ論理値のデータＱと、反対の論理値のデータ／Ｑがインバータ１１０および１０９から各々出力される。

本実施形態による不揮発性フリップフロップ２００は、図１に示すように、揮発性フリップフロップ部１＿１と、不揮発性記憶部２＿１と、制御ロジック部３＿１とを有する。ここで、揮発性フリップフロップ部１＿１は、マスターラッチ部１Ｍ＿１と、スレーブラッチ部１Ｓ＿１とにより構成されている。

マスターラッチ部１Ｍ＿１は、図２のフリップフロップのマスターラッチ部１００Ｍと同様な構成を有しており、入力データＤが入力されるクロックトインバータ２０１と、このクロックトインバータ２０１の出力信号を反転して出力するインバータ２０２と、出力イネーブル状態においてインバータ２０２の出力信号を反転してクロックトインバータ２０１の出力ノードとインバータ２０２の入力ノードとの接続点に出力するクロックトインバータ２０３とにより構成されている。

スレーブラッチ部１Ｓ＿１の構成は、図２のフリップフロップのスレーブラッチ部１００Ｓの構成と異なっている。このスレーブラッチ部１Ｓ＿１は、クロックトインバータ２０４、２０５および２０６と、ＮＡＮＤゲート２０７と、インバータ２０８とを有している。

クロックトインバータ２０４および２０６には、２相の内部クロックＣＫＳおよび／ＣＫＳが与えられる。また、クロックトインバータ２０５は、常に出力イネーブル状態となっており、クロックトインバータ２０４および２０６の各出力ノードの共通接続点の信号を反転してデータＤＳとして出力する。ここで、内部クロックＣＫＳがＨレベル、内部クロック／ＣＫＳがＬレベルの場合、クロックトインバータ２０４が出力イネーブル状態、クロックトインバータ２０６は出力ディセーブル状態となる。この状態では、マスターラッチ部１００Ｍのインバータ２０２から出力されるデータＤＭがクロックトインバータ２０４により反転されてデータＤＳｎとなり、このデータＤＳｎがクロックトインバータ２０５により反転されてデータＤＳとなる。

また、内部クロックＣＫＳがＬレベル、内部クロック／ＣＫＳがＨレベルの場合、クロックトインバータ２０４が出力ディセーブル状態、クロックトインバータ２０６が出力イネーブル状態となる。この状態では、クロックトインバータ２０５および２０６は、マスターラッチ部１Ｍ＿１から切り離されてラッチを構成し、このラッチはマスターラッチ部１Ｍ＿１から切り離される前に書き込まれたデータを保持する。

ＮＡＮＤゲート２０７は、信号ＳＲＥＢがＨレベルである場合に、クロックトインバータ２０５の出力データＤＳを反転し、不揮発性フリップフロップ２００の出力信号／Ｑとして出力する。また、インバータ２０８は、この信号／Ｑを反転して、不揮発性フリップフロップ２００の出力信号Ｑとして出力する。一方、信号ＳＲＥＢがＬレベルである場合、クロックトインバータ２０５の出力データＤＳと無関係に、ＮＡＮＤゲート２０７は、不揮発性フリップフロップ２００の出力信号／ＱをＨレベルとし、インバータ２０８は、不揮発性フリップフロップ２００の出力信号ＱをＬレベルとする。なお、内部クロックＣＫＳおよび／ＣＫＳ、信号ＳＲＢは、制御ロジック部３＿１により生成される信号である。
以上が本実施形態におけるスレーブラッチ部１Ｓ＿１の構成の詳細である。

図２におけるスレーブラッチ部１００Ｓでは、マスターラッチ部１００Ｍから取り込んだデータを保持するためのラッチがインバータ１０５とクロックトインバータ１０６とにより構成されていた。これに対し、本実施形態におけるスレーブラッチ部１Ｓ＿１では、マスターラッチ部１Ｍ＿１から取り込んだデータＤＭを保持するためのラッチがクロックトインバータ２０５および２０６により構成されている。ここで、クロックトインバータ２０５および２０６は、出力インピーダンスや出力電流特性が互いに同じである。この点が図２におけるスレーブラッチ部１００Ｓと本実施形態におけるスレーブラッチ部１Ｓ＿１との相違点である。

次に不揮発性記憶部２＿１について説明する。不揮発性記憶部２＿１は、クロックトインバータ２０５および２０６の各出力ノードに各々の一端が接続された第１および第２の抵抗変化型素子２１０および２０９と、この抵抗変化型素子２１０および２０９の各々の他端ＳＬＡおよびＳＬＢ間に介挿されたＮチャネルトランジスタ２１１とを有する。そして、端子ＳＬＡおよびＳＬＢと接地ＧＮＤとの間にキャパシタＣ２およびＣ１が各々介挿されている。ここで、Ｎチャネルトランジスタ２１１は、ゲートに信号ＳＴＥが与えられ、この信号ＳＴＥがＨレベルである場合にＯＮ、Ｌレベルである場合にＯＦＦとなるスイッチである。そして、Ｎチャネルトランジスタ２１１がＯＮとされると、インバータ２０５の出力ノードからインバータ２０６の出力ノードに向かう電流またはインバータ２０６の出力ノードからインバータ２０５の出力ノードに向かう電流が抵抗変化型素子２１０および２０９に流れる。前者の電流が流れた場合、第１の抵抗変化型素子２１０の抵抗値は第１の方向に、第２の抵抗変化型素子２０９の抵抗値は第１の方向と逆方向の第２の方向に変化する。これに対し、後者の電流が流れた場合、第１の抵抗変化型素子２１０の抵抗値は第２の方向に、第２の抵抗変化型素子２０９の抵抗値は第１の方向に変化する。

図示の例において、第１および第２の抵抗変化型素子２１０および２０９は、ＭＴＪ素子である。そして、第１の抵抗変化型素子２１０のピン層がクロックトインバータ１０５の出力ノードに接続され、第２の抵抗変化型素子２０９のピン層がクロックトインバータ１０６の出力ノードに接続され、第１および第２の抵抗変化型素子２１０および２０９の各フリー層間にＮチャネルトランジスタ２１１が介挿されている。

抵抗変化型素子２２４および２２３として、このようなＭＴＪ素子の他に、ＲｅＲＡＭのメモリセルに用いられるＣＥＲ（Ｃｏｌｏｓｓａｌ Ｅｌｅｃｔｒｏ−Ｒｅｓｉｓｔａｎｃｅ；電界誘起巨大抵抗変化）抵抗素子を利用してもよい。

次に制御ロジック部３＿１について説明する。不揮発性フリップフロップ２００には、入力データＤ、クロックＣＬＫ、ストアイネーブル信号ＳＴＥおよびリコール要求信号ＲＥＱが与えられる。ＮＯＲゲート２１４は、ストアイネーブル信号ＳＴＥおよびリコール要求信号ＲＥＱの両方が非アクティブレベル（Ｌレベル）である場合に信号ＳＲＥＢをＨレベルとし、ストアイネーブル信号ＳＴＥまたはリコール要求信号ＲＥＱの少なくとも一方がアクティブレベル（Ｈレベル）である場合に信号ＳＲＥＢをＬレベルとする。ＮＡＮＤゲート２１２およびインバータ２１３は、クロックＣＬＫおよび信号ＳＲＥＢに基づいて内部クロックＣＫおよび／ＣＫを発生する回路を構成している。この回路は、信号ＳＲＥＢがＨレベルである場合に、クロックＣＬＫと同一論理値の内部クロックＣＫＳとクロックＣＬＫを反転した内部クロック／ＣＫＳを発生し、信号ＳＲＥＢがＬレベルである場合に、内部クロックＣＫＳをＨレベルに、内部クロック／ＣＫＳをＬレベルに固定する。

内部クロックＣＫＳがＨレベル、内部クロック／ＣＫＳがＬレベルである場合、マスターラッチ部１Ｍ＿１のクロックトインバータ２０１は出力ディセーブル状態、クロックトインバータ２０３は出力イネーブル状態となり、スレーブラッチ部１Ｓ＿１のクロックトインバータ２０４は出力イネーブル状態、クロックトインバータ２０６は出力ディセーブル状態となる。このため、マスターラッチ部１Ｍ＿１は入力データを取り込むことなくデータを保持する前データ保持状態、スレーブラッチ部１Ｓ＿１は入力データを取り込むスルー状態となる。一方、内部クロックＣＫがＬレベル、内部クロック／ＣＫがＨレベルである場合、マスターラッチ部１Ｍ＿１のクロックトインバータ２０１は出力イネーブル状態、クロックトインバータ２０３は出力ディセーブル状態となり、スレーブラッチ部１Ｓ＿１のクロックトインバータ２０４は出力ディセーブル状態、クロックトインバータ２０６は出力イネーブル状態となる。このため、マスターラッチ部１Ｍ＿１はスルー状態、スレーブラッチ部１Ｓ＿１は前データ保持状態となる。

図３は本実施形態による不揮発性フリップフロップ２００の動作条件を示す図である。また、図４および図５は本実施形態においてスレーブラッチ部１Ｓ＿１の記憶データを不揮発性記憶部２＿１に書き込むストア動作を示す図である。また、図６は通常動作およびストア動作における各部の波形を示すタイムチャートである。また、図７は本実施形態において不揮発性記憶部２＿１の記憶データを読み出してスレーブラッチ部１Ｓ＿１に書き込むリコール動作が行われる場合の各部の波形を示すタイムチャートである。以下、これらの図を参照し、電源電圧ＶＤＤが１．２Ｖである場合を例に本実施形態の動作を説明する。

不揮発性フリップフロップ２００を通常のフリップフロップとして動作させる場合、図３に示すように、ストアイネーブルＳＴＥおよびリコール要求信号ＲＥＱをＬレベル＝０Ｖとする。この場合、ストアイネーブルＳＴＥがＬレベルであることから、不揮発性記憶部２＿１のＮチャネルトランジスタ２１１がＯＦＦとなり、不揮発性記憶部２＿１がスレーブラッチ部１Ｓ＿１から切り離される。また、クロックＣＬＫと同一論理の内部クロックＣＫＳと、クロックＣＬＫを反転させた内部クロック／ＣＫＳが発生する。この結果、不揮発性フリップフロップ２００は通常のフリップフロップとして動作する。

さらに詳述すると、クロックＣＬＫがＬレベルである期間は、マスターラッチ部１Ｍ＿１に入力データＤが書き込まれ、マスターラッチ部１Ｍ＿１の出力データＤＭが入力データＤに切り換わる。また、スレーブラッチ部１Ｓ＿１は、クロックＣＬＫがＬレベルとなる前に取り込んだ前データを保持する。クロックＣＬＫがＨレベルである期間は、マスターラッチ部１Ｍ＿１ではクロックＣＬＫがＨレベルになる前に取り込んだデータが保持される。また、スレーブラッチ部１Ｓ＿１では、マスターラッチ部１Ｍ＿１の出力データＤＭにより出力データＱおよび／Ｑが書き換えられる。

スレーブラッチ部１Ｓ＿１の記憶データＤＳを不揮発性記憶部２＿１に書き込むストアを行う場合には、ストアイネーブル信号ＳＴＥがＨレベル＝１．２Ｖ（“１”）とされる。この結果、不揮発性記憶部２＿１のＮチャネルトランジスタ２１１がＯＮとなる。また、信号ＳＲＥＢがＬレベルとなって内部クロックＣＫＳがＬレベル、内部クロック／ＣＫＳがＨレベルとなる。この結果、クロックトインバータ２０１は出力イネーブル状態、クロックトインバータ２０３は出力ディセーブル状態となり、マスターラッチ部１Ｍ＿１はスルー状態となる。また、クロックトインバータ２０４は出力ディセーブル状態、クロックトインバータ２０６は出力イネーブル状態となり、スレーブラッチ部１Ｓ＿１は前データ保持状態となる。

そして、不揮発性記憶部２＿１では、スレーブラッチ部１Ｓ＿１の記憶データを記憶するストア動作が行われる。ここで、スレーブラッチ部１Ｓ＿１がデータ“０”を記憶しており、クロックトインバータ２０５の出力データＤＳがＬレベル＝０Ｖ（“０”）、クロックトインバータ２０６の出力データＤＳｎがＨレベル＝１．２Ｖ（“１”）である場合、図４に示すように、クロックトインバータ２０６の出力ノード（１．２Ｖ）→抵抗変化型素子２０９→Ｎチャネルトランジスタ２１１→抵抗変化型素子２１０→Ｎチャネルトランジスタ２０５の出力ノード（０Ｖ）という経路を通って電流が流れる。この場合、抵抗変化型素子２０９は、ピン層からフリー層に向かう電流が流れるので抵抗値が上昇し、抵抗変化型素子２１０は、フリー層からピン層に向かう電流が流れるので抵抗値が低下する。

一方、スレーブラッチ部１Ｓ＿１がデータ“１”を記憶しており、クロックトインバータ２０５の出力データＤＳがＨレベル＝１．２Ｖ（“１”）、クロックトインバータ２０６の出力データＤＳｎがＬレベル＝０Ｖ（“０”）である場合、図５に示すように、クロックトインバータ２０５の出力ノード（１．２Ｖ）→抵抗変化型素子２１０→Ｎチャネルトランジスタ２１１→抵抗変化型素子２０９→Ｎチャネルトランジスタ２０６の出力ノード（０Ｖ）という経路を通って電流が流れる。この場合、抵抗変化型素子２１０は、ピン層からフリー層に向かう電流が流れるので抵抗値が上昇し、抵抗変化型素子２０９は、フリー層からピン層に向かう電流が流れるので抵抗値が低下する。

このようにしてスレーブラッチ部１Ｓ＿１の記憶データが不揮発性記憶部２＿１に書き込まれる。この場合、抵抗変化型素子２１０および２０９の抵抗値の大小関係が不揮発性記憶部２＿１の記憶データを表す。すなわち、抵抗変化型素子２０９の抵抗値が抵抗変化型素子２１０の抵抗値よりも大きければ不揮発性記憶部２＿１の記憶データは“０”であり、抵抗変化型素子２１０の抵抗値が抵抗変化型素子２０９の抵抗値よりも大きければ不揮発性記憶部２＿１の記憶データは“１”である。

特許文献１に記載のＭＴＪ素子は、０．６Ｖ程度の電圧印加により４９μＡの電流を流すことができ、十分な抵抗値の変化が得られる。従って、このＭＴＪ素子を抵抗変化型素子２１０および２０９として用いることにより安定したストア動作を実現することができる。

図６に示す動作例では、通常のフリップフロップとしての動作が行われた後、スレーブラッチ部１Ｓ＿１から不揮発性記憶部２＿１にデータ“０”を書き込む“０”ストアが行われ、その後、再び通常のフリップフロップとしての動作が行われた後、スレーブラッチ部１Ｓ＿１から不揮発性記憶部２＿１にデータ“１”を書き込む“１”ストアが行われている。

なお、ストア動作においては、クロックトインバータ２０５および２０６により抵抗変化型素子２１０および２０９に電流を流すので、クロックトインバータ２０５の出力電圧にＩＲドロップが生じる。ここで、インバータ２０５の出力電圧（データＤＳ）はＮＡＮＤゲート２０７に入力されるので、何ら策を講じないと、この出力電圧に現われるＩＲドロップの影響によりＮＡＮＤゲート２０７にリーク電流が流れる。しかしながら、本実施形態では、ストア動作の際に、信号ＳＲＥＢをＬレベルとすることによりＮＡＮＤゲート２０７における１つのＮチャネルトランジスタをＯＦＦとしている。従って、そのようなリーク電流の発生が防止される。

ストア動作が完了した後は、不揮発性フリップフロップ２００に対する電源電圧ＶＤＤを遮断してよい。この電源電圧ＶＤＤが遮断された状態においても、不揮発性記憶部２＿１では、抵抗変化型素子２１０および２０９がストア動作により設定された抵抗値を維持する。

次にリコール動作について説明する。不揮発性フリップフロップ２００にリコール動作を行わせる場合、図７に示すように、ストアイネーブル信号ＳＴＥをＬレベル（“０”）、リコール要求信号ＲＥＱをＨレベル（“１”）とした状態で、不揮発性フリップフロップ２００の電源電圧ＶＤＤが立ち上げられる。

この場合、リコール要求信号ＲＥＱがＨレベル（“０”）であることから、信号ＳＲＥＢがＬレベルとなり、内部クロックＣＫＳがＬレベル、内部クロック／ＣＫＳがＨレベルとなる。このため、電源電圧ＶＤＤが立ち上がるとき、マスターラッチ部１Ｍ＿１ではクロックトインバータ２０１は出力イネーブル状態、クロックトインバータ２０３は出力ディセーブル状態となり（すなわち、スルー状態）、スレーブラッチ部１Ｓ＿１ではクロックトインバータ２０４が出力ディセーブル状態、クロックトインバータ２０６が出力イネーブル状態となる（すなわち、前データ保持状態）。また、ストアイネーブル信号ＳＴＥがＬレベル（“０”）であることからＮチャネルトランジスタ２１１がＯＦＦとなる。

そして、本実施形態では、クロックトインバータ２０５の出力ノードと接地ＧＮＤとの間に抵抗変化型素子２１０およびキャパシタＣ２が直列接続され、クロックトインバータ２０６の出力ノードと接地ＧＮＤとの間に抵抗変化型素子２０９およびキャパシタＣ１が直列接続されている。従って、電源電圧ＶＤＤが０Ｖから１．２Ｖに上昇すると、クロックトインバータ２０５の出力ノードから抵抗変化型素子２１０を介してキャパシタＣ２に充電電流が供給され、クロックトインバータ２０６の出力ノードから抵抗変化型素子２０９を介してキャパシタＣ１に充電電流が供給される。ここで、不揮発性記憶部２＿１がデータ“０”を記憶している場合、抵抗変化型素子２０９の抵抗値が抵抗変化型素子２１０の抵抗値よりも大きい。この場合、抵抗変化型素子２０９を介してキャパシタＣ１に供給される充電電流よりもクロックトインバータ２０５の出力ノードから抵抗変化型素子２１０を介してキャパシタＣ２に供給される充電電流の方が大きくなるので、クロックトインバータ２０６の出力ノードの電圧（データＤＳｎ）の方がクロックトインバータ２０５の出力ノードの電圧（データＤＳ）より高くなる。この結果、スレーブラッチ部１Ｓ＿１は、クロックトインバータ２０６の出力ノードの電圧（データＤＳｎ）がＨレベル、クロックトインバータ２０５の出力ノードの電圧（データＤＳ）がＬレベルとなり、この状態を保持する。このようにしてデータ“０”が不揮発性記憶部２＿１から読み出されてスレーブラッチ部１Ｓ＿１に記憶され、データ“０”のリコールが完了する。

一方、不揮発性記憶部２＿１がデータ“１”を記憶している場合、抵抗変化型素子２１０の抵抗値が抵抗変化型素子２０９の抵抗値よりも大きい。この状態で、電源電圧ＶＤＤが０Ｖから１．２Ｖに上昇すると、クロックトインバータ２０５の出力ノードから抵抗変化型素子２１０を介してキャパシタＣ２に供給される充電電流よりもクロックトインバータ２０６の出力ノードから抵抗変化型素子２０９を介してキャパシタＣ１に供給される充電電流の方が大きくなるので、クロックトインバータ２０５の出力ノードの電圧（データＤＳ）の方がクロックトインバータ２０６の出力ノードの電圧（データＤＳｎ）より高くなる。この結果、スレーブラッチ部１Ｓ＿１は、クロックトインバータ２０５の出力ノードの電圧（データＤＳ）がＨレベル、クロックトインバータ２０６の出力ノードの電圧（データＤＳｎ）がＬレベルとなり、この状態を保持する。このようにしてデータ“１”が不揮発性記憶部２＿１から読み出されてスレーブラッチ部１Ｓ＿１に記憶され、データ“１”のリコールが完了する。

なお、このリコール動作は、抵抗変化型素子を介してキャパシタを充電する微小な電流（過渡電流）の差を利用しているので、不揮発性フリップフロップ２００に対する電源電圧ＶＤＤの立ち上げ方に注意を要する。すなわち、電源電圧ＶＤＤを過度にゆっくり立ち上げると、データＤＳおよびＤＳｎの電位差が生じにくくなる場合があるので、抵抗素子とキャパシタからなる時定数回路等を利用して適切な立ち上がり時間で電源電圧ＶＤＤを立ち上げることが好ましい。ここで、時定数を大きくするにはキャパシタの容量を大きくすればよいが、レイアウト面積の制約もあるので、電源電圧ＶＤＤの立ち上がり時間は例えば１０ｎｓ〜１μｓにするのが好ましい。

リコールが終了した後は、リコール要求信号ＲＥＱがＬレベルとされる。これにより通常のフリップフロップとしての動作が開始される。

本実施形態による不揮発性フリップフロップ２００は、下記の３９個のトランジスタと２個の抵抗変化型素子と２個のキャパシタにより実現可能である。
＜不揮発性フリップフロップ２００のトランジスタ数＞
インバータ ３個 トランジスタ数 ６個
クロックトインバータ ５個 トランジスタ数 ２０個
２入力ＮＡＮＤゲート ２個 トランジスタ数 ８個
２入力ＮＯＲゲート １個 トランジスタ数 ４個
Ｎチャネルトランジスタ １個
合計 ３９個

一方、従来のフリップフロップ（図２）は、２８個のトランジスタにより実現される。従って、不揮発性フリップフロップ２００の所要面積は、従来のフリップフロップの所要面積の約２倍となる。このように本実施形態によれば、所要面積を過度に増大させることなく、不揮発性フリップフロップ２００を実現することができる。

＜第２実施形態＞
図８はこの発明の第２実施形態である不揮発性フリップフロップ２００Ａの構成を示す回路図である。この不揮発性フリップフロップ２００Ａは、マスターラッチ部１Ｍ＿２およびスレーブラッチ部１Ｓ＿２からなる揮発性フリップフロップ部と、不揮発性記憶部２＿２と、制御ロジック部３＿２とを有する。マスターラッチ部１Ｍ＿２、スレーブラッチ部１Ｓ＿２および制御ロジック部３＿２の構成は、上記第１実施形態のマスターラッチ部１Ｍ＿１、スレーブラッチ部１Ｓ＿１および制御ロジック部３＿１と同様である。上記第１実施形態における不揮発性記憶部２＿１では、キャパシタＣ１およびＣ２が抵抗変化型素子２０９および２１０の各フリー層と接地ＧＮＤとの間に各々介挿されていた。これに対し、本実施形態における不揮発性記憶部２＿２では、キャパシタＣ１およびＣ２が抵抗変化型素子２０９および２１０の各フリー層と高電位電源ＶＤＤとの間に各々介挿されている。本実施形態のそれ以外の構成は上記第１実施形態と同様である。
本実施形態においても上記第１実施形態と同様な効果が得られる。

＜第３実施形態＞
図９はこの発明の第３実施形態である不揮発性フリップフロップ２００Ｃの構成を示す回路図である。この不揮発性フリップフロップ２００Ｃは、揮発性フリップフロップ部１＿３と、不揮発性記憶部２＿３と、制御ロジック部３＿３とにより構成されている。また、揮発性フリップフロップ部１＿３は、マスターラッチ部１Ｍ＿３とスレーブラッチ部１Ｓ＿３とにより構成されている。

不揮発性記憶部２＿３および制御ロジック部３＿３の構成は、上記第１実施形態（図１）の不揮発性記憶部２＿１および制御ロジック部３＿１の構成と同様である。しかし、揮発性フリップフロップ部１＿３では、上記第１実施形態の揮発性フリップフロップ部１＿１を構成する各要素２０１〜２０８が、要素２０１Ｃ〜２０８Ｃに置き換えられている。これらの揮発性フリップフロップ部１＿３の各要素２０１Ｃ〜２０８Ｃは、他の回路とは電源が分離されており、制御ロジック部３＿３等に供給される電源電圧ＶＤＤとは独立に制御可能な電源電圧ＶＤＤＣが供給される。

図１０は本実施形態の動作を示す図である。図１０に示すように、電源電圧ＶＤＤＣとして、システム全体の電源電圧ＶＤＤが揮発性フリップフロップ部１＿３に供給されている状況では、上記第１実施形態と同様な通常のフリップフロップとしての動作およびストア動作が可能である。また、揮発性フリップフロップ部１＿３に対する電源電圧ＶＤＤＣをシステム全体の電源電圧ＶＤＤまで上昇させることにより、上記第１実施形態と同様なリコール動作を不揮発性フリップフロップ２００Ｃに行わせることができる。それに加えて、本実施形態では、揮発性フリップフロップ部１＿３に対する電源電圧ＶＤＤＣを単独で遮断することができる。
以上が本実施形態の詳細である。

本実施形態においても上記第１実施形態と同様な効果が得られる。それに加えて、本実施形態では、システム全体の電源電圧とは独立に、揮発性フリップフロップ部１＿３に対する電源電圧ＶＤＤＣを単独で遮断し、あるいは立ち上げることが可能である。従って、不揮発性フリップフロップ２００Ｃを搭載したシステムにおいて多彩な動作を実現することができる。また、本実施形態では、リコール動作時に、まず、制御ロジック部３＿３等、揮発性フリップフロップ部１＿３以外の回路に対する電源電圧ＶＤＤを立ち上げ、その後、揮発性フリップフロップ部１＿３に対する電源電圧ＶＤＤＣを立ち上げることにより、リコール動作の安定性を高めることが可能である。

なお、本実施形態には次のような変形例が考えられる。すなわち、複数の不揮発性フリップフロップに対して独立に電源供給系統を設けて、所望の不揮発性フリップフロップを選択し、この選択した不揮発性フリップフロップに対する電源電圧ＶＤＤＣのみを遮断して、リーク電流を低減するのである。あるいは複数の不揮発性フリップフロップを１または複数の不揮発性フリップフロップのグループに分け、グループ単位で電源電圧ＶＤＣの供給を遮断するのである。この態様によればきめ細かな省電力制御が可能となる。

＜第４実施形態＞
図１１はこの発明の第４実施形態である不揮発性フリップフロップ２００Ｄの構成を示す回路図である。この不揮発性フリップフロップ２００Ｄは、マスターラッチ部１Ｍ＿４およびスレーブラッチ部１Ｓ＿４からなる揮発性フリップフロップ部と、不揮発性記憶部２＿４と、制御ロジック部３＿４とを有する。マスターラッチ部１Ｍ＿４、スレーブラッチ部１Ｓ＿４および制御ロジック部３＿４の構成は、上記第３実施形態のマスターラッチ部１Ｍ＿３、スレーブラッチ部１Ｓ＿３および制御ロジック部３＿３と同様である。上記第３実施形態における不揮発性記憶部２＿３では、キャパシタＣ１およびＣ２が抵抗変化型素子２０９および２１０の各フリー層と接地ＧＮＤとの間に各々介挿されていた。これに対し、本実施形態における不揮発性記憶部２＿４では、キャパシタＣ１およびＣ２が抵抗変化型素子２０９および２１０の各フリー層と高電位電源ＶＤＤとの間に各々介挿されている。本実施形態のそれ以外の構成は上記第３実施形態と同様である。
本実施形態においても上記第３実施形態と同様な効果が得られる。

＜第５実施形態＞
図１２はこの発明の第５実施形態である不揮発性ラッチ６００の構成を示す回路図である。この不揮発性ラッチ６００は、揮発性ラッチ部１Ｌ＿５と、不揮発性記憶部２＿５と、制御ロジック部３＿５とにより構成されている。

揮発性ラッチ部１Ｌ＿５は、クロックトインバータ６０１、６０２および６０３と、ＮＡＮＤゲート６０４およびインバータ６０５とにより構成されている。この揮発性ラッチ部１Ｌ＿５の構成は、上記第１実施形態におけるスレーブラッチ部１Ｓ＿１と同様である。

不揮発性記憶部２＿５は、抵抗変化型素子６０７および６０６と、Ｎチャネルトランジスタ６０８と、キャパシタＣ１およびＣ２とにより構成されている。この不揮発性記憶部２＿５の構成は、上記第１実施形態（図１）の不揮発性記憶部２＿１と同様である。

制御ロジック部３＿５は、ＮＯＲゲート６１１と、ＮＡＮＤゲート６０９と、インバータ６１０とにより構成されている。この制御ロジック部３＿５の構成は上記第１実施形態の制御ロジック部３＿１と同様である。

以上のように、本実施形態による不揮発性ラッチ６５０は、上記第１実施形態による不揮発性フリップフロップ２００からマスターラッチ部１Ｍ＿１を取り除いた構成となっている。

本実施形態によれば、通常のラッチとしての動作の他、上記第１実施形態と同様、ストア動作、リコール動作を安定して行わせることができる。

＜第６実施形態＞
図１３はこの発明の第６実施形態である不揮発性ラッチ６００Ａの構成を示す回路図である。この不揮発性ラッチ６００Ａは、揮発性ラッチ部１Ｌ＿６と、不揮発性記憶部２＿６と、制御ロジック部３＿６とを有する。揮発性ラッチ部１Ｌ＿６および制御ロジック部３＿６の構成は、上記第５実施形態の揮発性ラッチ部１Ｌ＿５および制御ロジック部３＿５と同様である。上記第５実施形態における不揮発性記憶部２＿５では、キャパシタＣ１およびＣ２が抵抗変化型素子２０９および２１０の各フリー層と接地ＧＮＤとの間に各々介挿されていた。これに対し、本実施形態における不揮発性記憶部２＿６では、キャパシタＣ１およびＣ２が抵抗変化型素子２０９および２１０の各フリー層と高電位電源ＶＤＤとの間に各々介挿されている。本実施形態のそれ以外の構成は上記第５実施形態と同様である。
本実施形態においても上記第５実施形態と同様な効果が得られる。

＜第７実施形態＞
図１４はこの発明の第７実施形態である不揮発性ラッチ６００Ｃの構成を示す回路図である。この不揮発性ラッチ６００Ｃは、揮発性ラッチ部１Ｌ＿７と、不揮発性記憶部２＿７と、制御ロジック部３＿７とにより構成されている。

不揮発性記憶部２＿７および制御ロジック部３＿７の構成は、上記第５実施形態（図１２）の不揮発性記憶部２＿５および制御ロジック部３＿５の構成と同様である。しかし、揮発性ラッチ部１Ｌ＿７では、上記第５実施形態の揮発性ラッチ部１Ｌ＿５を構成する各要素６０１〜６０５が、要素６０１Ｃ〜６０５Ｃに置き換えられている。これらの揮発性ラッチ部１Ｌ＿７の各要素６０１Ｃ〜６０５Ｃは、他の回路とは電源が分離されており、制御ロジック部３＿７等に供給される電源電圧ＶＤＤとは独立に制御可能な電源電圧ＶＤＤＣが供給される。

従って、電源電圧ＶＤＤＣとして、システム全体の電源電圧ＶＤＤが揮発性ラッチ部１Ｌ＿７に供給されている状況では、通常のラッチとしての動作およびストア動作が可能である。また、揮発性ラッチ部１Ｌ＿７に対する電源電圧ＶＤＤＣをシステム全体の電源電圧ＶＤＤまで上昇させることにより、リコール動作を不揮発性ラッチ６００Ｃに行わせることができる。それに加えて、本実施形態では、揮発性ラッチ部１Ｌ＿７に対する電源電圧ＶＤＤＣを単独で遮断することができる。

＜第８実施形態＞
図１５はこの発明の第８実施形態である不揮発性ラッチ６００Ｄの構成を示す回路図である。この不揮発性ラッチ６００Ｄは、揮発性ラッチ部１Ｌ＿８と、不揮発性記憶部２＿８と、制御ロジック部３＿８とを有する。揮発性ラッチ部１Ｌ＿８および制御ロジック部３＿８の構成は、上記第７実施形態の揮発性ラッチ部１Ｌ＿７および制御ロジック部３＿７と同様である。上記第７実施形態における不揮発性記憶部２＿７では、キャパシタＣ１およびＣ２が抵抗変化型素子２０９および２１０の各フリー層と接地ＧＮＤとの間に各々介挿されていた。これに対し、本実施形態における不揮発性記憶部２＿８では、キャパシタＣ１およびＣ２が抵抗変化型素子２０９および２１０の各フリー層と高電位電源ＶＤＤとの間に各々介挿されている。本実施形態のそれ以外の構成は上記第７実施形態と同様である。
本実施形態においても上記第７実施形態と同様な効果が得られる。

＜第９実施形態＞
図１６はこの発明の第９実施形態である不揮発性シフトレジスタの構成を示すブロック図である。この例では、上記第１実施形態による不揮発性フリップフロップ２００を４個使用し、入力データＤをクロックＣＬＫに同期して順次シフトする４ビットのシフトレジスタを構成している。

ストアイネーブル信号ＳＴＥおよびリコール要求信号ＲＥＱは、４個の不揮発性フリップフロップ２００に並列に供給される。従って、４個の不揮発性フリップフロップ２００に同時にストア動作およびリコール動作を行わせることが可能である。
なお、シフトレジスタを構成する不揮発性フリップフロップとして、上記第１実施形態のものの他、上記第２〜第４実施形態のものを採用してもよい。

＜第１０実施形態＞
図１７はこの発明の第１０実施形態である不揮発性レジスタの構成を示すブロック図である。この例では、上記第１実施形態による不揮発性フリップフロップ２００を４個使用し、４ビットのレジスタを構成している。

ストアイネーブル信号ＳＴＥおよびリコール要求信号ＲＥＱは、４個の不揮発性フリップフロップ２００に並列に供給される。従って、４個の不揮発性フリップフロップ２００に同時にストア動作およびリコール動作を行わせることが可能である。

このレジスタは、一般的なレジスタと同様、広範囲の用途があり、例えば何らかの演算処理の過程において発生するデータの記憶に用いられる。演算処理の過程において、電源を遮断する必要が生じた場合、それに先立ってストア動作を各不揮発性フリップフロップ２００に行わせ、その後、電源を遮断する。その後、電源を投入する際には、各不揮発性フリップフロップ２００にリコール動作を行わせる。これにより電源遮断前のデータをレジスタ内に復活させることができ、演算処理を再開することができる。

なお、レジスタを構成する不揮発性フリップフロップとして、上記第１実施形態のものの他、上記第２〜第４実施形態のものを採用してもよい。また、不揮発性フリップフロップではなく、上記第５〜第８実施形態の不揮発性ラッチによりレジスタを構成してもよい。

＜第１１実施形態＞
図１８はこの発明の第１１実施形態である不揮発性カウンタの構成を示すブロック図である。本実施形態では、４個のフリップフロップ２００と、図示のＸＯＲゲートおよびＡＮＤゲートにより４ビットのアップカウンタが構成されている。なお、このカウンタ自体は周知の構成であるので説明を省略する。

各フリップフロプ２００は、上記第１実施形態による不揮発性フリップフロップ２００である。これらのフリップフロップ２００にはクロックＣＬＫ、ストアイネーブル信号ＳＴＥおよびリコール要求信号ＲＥＱが与えられる。

本実施形態では、図１８に示すカウンタを通常のカウンタとして動作させる他、次のような動作をさせることが可能である。

まず、図１８に示すカウンタにカウント動作を行わせている過程において、電源を遮断する必要が生じた場合、カウンタを構成する各フリップフロップ２００にストア動作を行わせ、その後、電源を遮断する。

その後、電源を投入する際に、カウンタを構成する各フリップフロップ２００にリコール動作を行わせる。これにより電源遮断前のカウント値が復元され、電源遮断前のカウント値からカウント動作を再開することができる。

なお、図１８に示す例では、複数の不揮発性フリップフロップ２００により同期カウンタを構成したが、非同期カウンタを構成してもよい。また、カウンタを構成するフリップフロップを上記第２〜第４実施形態の不揮発性フリップフロップとしてもよい。

＜第１２実施形以降の実施形態において使用する不揮発性記憶部＞
上記第１〜第１１実施形態では、不揮発性記憶部のスイッチとして、トランジスタ（例えば図１ではトランジスタ２１１、図１２ではトランジスタ６０８）を使用した。これに対し、第１２実施形態以降の各実施形態では、所定の閾値以上の絶対値を持った電圧の印加によりＯＮとなる双方向の閾素子を不揮発性記憶部のスイッチとして使用する。

具体的には第１２実施形態以降の各実施形態における不揮発性記憶部では、図１９に示す不揮発性メモリ素子を揮発性記憶部のノードＤＳおよびＤＳｎ間に介挿する。この例では、抵抗変化型素子Ｒ１のフリー層と、抵抗変化型素子Ｒ２のフリー層との間に、閾素子として、互いに逆並列接続されたダイオードＤ１およびＤ２が介挿されている。

図２０はダイオードＤ１およびＤ２からなる閾素子の電圧−電流特性を示す図である。図２０において、横軸は抵抗変化型素子Ｒ１のフリー層が接続されたノードＶＮＡと抵抗変化型素子Ｒ２のフリー層が接続されたノードＶＮＢの間の電圧ＶＮＡ−ＶＮＢ、縦軸はノードＶＮＡからノードＶＮＢに向けて流れる電流Ｉである。この図２０に示すように、電圧ＶＮＡ−ＶＮＢが正であり、その絶対値がダイオードＤ２の順方向電圧０．５Ｖ以上になると閾素子にダイオードＤ２の順方向電流が急激に流れる。また、電圧ＶＮＡ−ＶＮＢが負であり、その絶対値がダイオードＤ１の順方向電圧０．５Ｖ以上になると閾素子にダイオードＤ１の順方向電流が急激に流れる。このように逆並列接続されたダイオードＤ１およびＤ２は、所定の閾値以上の絶対値を持った電圧が印加されたときにＯＮとなる双方向の閾素子として機能する。

図２１は、図１９に示す不揮発性メモリ素子の動作条件を示す図である。不揮発性メモリ素子に“１”を書き込む場合、ノードＤＳｎを０Ｖとし、ノードＤＳを２．０Ｖとする。この場合、ノードＶＮＡ−ＶＮＢ間に略０．８Ｖの電圧が印加され、ダイオードＤ２がＯＮとなり、ノードＤＳ−ＶＮＡ間に０．６Ｖ、ノードＶＮＢ−ＤＳｎ間に０．６Ｖの電圧が印加される。このため、抵抗変化型素子Ｒ１にピン層からフリー層に向かう電流が流れ、抵抗変化型素子Ｒ２にフリー層からピン層に向かう電流が流れる。この結果、抵抗変化型素子Ｒ１が高抵抗となり、抵抗変化型素子Ｒ２が低抵抗となる。ここで、ダイオードの抵抗は抵抗変化型素子の抵抗より非常に小さいので、簡略化のため電位降下はほぼないと考える。

一方、不揮発性メモリ素子に“０”を書き込む場合は、ノードＤＳに０Ｖ、ノードＤＳｎに２．０Ｖを印加する。この場合、ダイオードＤ１がＯＮとなり、ノードＶＮＡ−ＶＮＢ間に略−０．８Ｖの電圧が印加され、抵抗変化型素子Ｒ１にはノードＤＳ―ＶＮＡ間の略−０．６Ｖの電圧が印加され、抵抗変化型素子Ｒ２にはノードＶＮＢ−ＤＳｎ間の略−０．６Ｖの電圧が印加される。この結果、抵抗変化型素子Ｒ１は、フリー層からピン層へ電流が流れて低抵抗化し、抵抗変化型素子Ｒ２はピン層からフリー層に電流が流れて高抵抗化する。

不揮発性メモリ素子からデータを読み出す動作は、リコール時に行われる。この動作については説明の重複を避けるため、第１２実施形態において詳細を明らかにする。

図２２は、図１９におけるダイオードＤ１およびＤ２をツェナーダイオードＤＺに置き換えたものである。この構成においても、ツェナーダイオードＤＺのブレークダウン電圧を略０．６Ｖにしておけば、図２０の特性が得られる。

＜第１２実施形態＞
図２３はこの発明の第１２実施形態である不揮発性フリップフロップ２００Ｅの構成を示す回路図である。この不揮発性フリップフロップ２００Ｅは、マスターラッチ部１Ｍ＿１２およびスレーブラッチ部１Ｓ＿１２からなる揮発性フリップフロップ部１＿１２と、不揮発性記憶部２＿１２と、制御ロジック部３＿１２とを有する。マスターラッチ部１Ｍ＿１２、スレーブラッチ部１Ｓ＿１２の構成は、上記第１実施形態（図１）のマスターラッチ部１Ｍ＿１、スレーブラッチ部１Ｓ＿１と同様である。制御ロジック部３＿１２は、上記第１実施形態の制御ロジック部３＿１からＮＯＲゲート２１４を削除した構成となっている。不揮発性記憶部２＿１２は、上記第１実施形態における不揮発性記憶部２＿１のＮチャネルトランジスタ２１１をダイオードＤ１およびＤ２からなる閾素子に置き換えた構成となっている。すなわち、抵抗変化型素子２０９のフリー層にはダイオードＤ１のアノードおよびダイオードＤ２のカソードが接続され、抵抗変化型素子２１０のフリー層にはダイオードＤ１のカソードおよびダイオードＤ２のアノードが接続されている。

図２４および図２５は本実施形態の動作を示す図である。電源電圧ＶＤＤが０．５Ｖである場合、ダイオードＤ１およびＤ２からなる閾素子はＯＦＦとなるため、不揮発性記憶部２＿１２はスレーブラッチ部１Ｓ＿１２から切り離される。この状態において、ＳＲＥＢ＝“１”（０．５Ｖ）とすることにより、不揮発性フリップフロップは、図２４に示すように通常のフリップフロップとして動作する。
書き込み動作（ストア）および読み出し動作（リコール）では、図２４に示すように、ＳＲＥＢ（ストアイネーブル）＝“０”（０Ｖ）とする。これによりクロックトインバータ２０４は出力ディセーブル状態となり、クロックトインバータ２０５および２０６は出力イネーブル状態となる。

そして、書き込み動作（ストア）では、その後、図２５に示すように、電源電圧ＶＤＤを０．５Ｖから２．０Ｖへ昇圧する。このときＤＳ＝“０”（０Ｖ）、ＤＳｎ＝“１”（２．０Ｖ）であると、ノードＳＬＢが１．４Ｖ、ノードＳＬＡが０．６Ｖ、ノードＳＬＡ−ＳＬＢ間が−０．８ＶとなってダイオードＤ１がＯＮし、図２６に示すように、クロックトインバータ２０６→抵抗変化型素子２０９→ダイオードＤ１→抵抗変化型素子２１０→クロックトインバータ２０５というパスを電流が流れる。この場合、抵抗変化型素子２０９は、ピン層からフリー層に向かう電流が流れるために高抵抗化し、抵抗変化型素子２１０は、フリー層からピン層に向かう電流が流れるために低抵抗化する。この結果、不揮発性記憶部２＿１２は、データ“０”を記憶した状態となる。これが“０”ストアの動作である。

一方、電源電圧ＶＤＤを２．０Ｖに昇圧したときに、ＤＳ＝“１”（２．０Ｖ）、ＤＳｎ＝“０”（０Ｖ）であると、ノードＳＬＡが１．４Ｖ、ノードＳＬＢが０．６Ｖ、ノードＳＬＡ−ＳＬＢ間が０．８ＶとなってダイオードＤ２がＯＮし、図２７に示すように、クロックトインバータ２０５→抵抗変化型素子２１０→ダイオードＤ２→抵抗変化型素子２０９→クロックトインバータ２０６というパスを電流が流れる。この場合、抵抗変化型素子２０９は、フリー層からピン層に向かう電流が流れるために低抵抗化し、抵抗変化型素子２１０は、ピン層からフリー層に向かう電流が流れるために高抵抗化する。この結果、不揮発性記憶部２＿１２は、データ“１”を記憶した状態となる。これが“１”ストアの動作である。
以上のストア動作が完了すると、電源ＶＤＤを遮断する。

リコール動作では、ＳＲＥＢ＝“０”（０Ｖ）として、電源電圧ＶＤＤを０Ｖから０．９Ｖに立ち上げる。この電源電圧ＶＤＤを立ち上げる過程において、クロックトインバータ２０５の出力ノードから抵抗変化型素子２１０を介してキャパシタＣ２に充電電流が流れ、クロックトインバータ２０６の出力ノードから抵抗変化型素子２０９を介してキャパシタＣ１に充電電流が流れる。その際、不揮発性記憶部２＿１２がデータ“０”を記憶しており、抵抗変化型素子２０９が高抵抗、抵抗変化型素子２１０が低抵抗であると、抵抗変化型素子２０９に流れる充電電流よりも抵抗変化型素子２１０に流れる充電電流が多くなる。この結果、クロックトインバータ２０６の出力ノードの電位がクロックトインバータ２０５の出力ノードの電位よりも早く上昇し、ＤＳｎ＝“１”（０．９Ｖ）、ＤＳ＝“０”（０Ｖ）となる。これが“０”リコールの動作である。

一方、電源電圧ＶＤＤを立ち上げる過程において、不揮発性記憶部２＿１２がデータ“１”を記憶しており、抵抗変化型素子２０９が低抵抗、抵抗変化型素子２１０が高抵抗であると、抵抗変化型素子２１０に流れる電流よりも抵抗変化型素子２０９に流れる電流が多くなる。この結果、クロックトインバータ２０５の出力ノードの電位がクロックトインバータ２０６の出力ノードの電位よりも早く上昇し、ＤＳｎ＝“０”（０Ｖ）、ＤＳ＝“１”（０．９Ｖ）となる。これが“１”リコールの動作である。

リコール動作の終了後は、電源電圧ＶＤＤをダイオードＤ１およびＤ２がＯＮとならない０．５Ｖに下げ、通常のフリップフロップとしての動作を行わせる。

図２８は本実施形態による不揮発性フリップフロップのフリップフロップとしての動作およびストア動作を示すタイムチャートである。この例では、電源電圧ＶＤＤを０．５Ｖとし、通常のフリッフフロップとしての動作を行わせ、２回に亙って、電源電圧ＶＤＤを０．５Ｖから２．０Ｖに昇圧し、ストア動作を行わせている。１回目のストア動作では、ＤＳ＝“０”、ＤＳｎ＝“１”の状態で行われているので、上述した“０”ストアが行われている。また、２回目のストア動作では、ＤＳ＝“１”、ＤＳｎ＝“０”の状態で行われているので、上述した“１”ストアが行われている。

図２９は本実施形態による不揮発性フリップフロップのリコール動作を示すタイムチャートである。リコール動作を行わせる場合、図２９に示すように、ＳＲＥＢ＝“０”として、電源電圧ＶＤＤを緩やかな時間勾配で０Ｖから０．９Ｖまで上昇させる。この結果、上述したように、不揮発性記憶部２＿１２の記憶内容をスレーブラッチ部１３＿１２に格納するリコール動作が行われる。リコール動作終了後は、ＳＲＥＢ＝“１”とし、電源電圧ＶＤＤを０．５Ｖに下げ、通常のフリップフロップとしての動作を行わせる。
本実施形態においても上記第１実施形態と同様な効果が得られる。また、本実施形態では、上記第１実施形態のＮチャネルトランジスタ２１１が不要であり、このＮチャネルトランジスタ２１１に制御信号ＳＴＥを供給する配線も不要であるので、回路全体をコンパクトにすることができるという効果がある。

＜第１３実施形態＞
図３０はこの発明の第１３実施形態である不揮発性フリップフロップ２００Ｆの構成を示す回路図である。この不揮発性フリップフロップ２００Ｆは、マスターラッチ部１Ｍ＿１３およびスレーブラッチ部１Ｓ＿１３からなる揮発性フリップフロップ部と、不揮発性記憶部２＿１３と、制御ロジック部３＿１３とを有する。マスターラッチ部１Ｍ＿１３、スレーブラッチ部１Ｓ＿１３および制御ロジック部３＿１３の構成は、上記第１２実施形態（図２３）のマスターラッチ部１Ｍ＿１２、スレーブラッチ部１Ｓ＿１２および制御ロジック部３＿１２の構成と同様である。上記第１２実施形態における不揮発性記憶部２＿１２では、キャパシタＣ１およびＣ２の各一端が接地されたが、本実施形態における不揮発性記憶部２＿１３では、キャパシタＣ１およびＣ２の各一端は電源ＶＤＤに接続されている。他の構成は上記第１２実施形態と同様である。本実施形態においても上記第１２実施形態と同様な効果が得られる。

＜第１４実施形態＞
図３１はこの発明の第１４実施形態である不揮発性フリップフロップ２００Ｇの構成を示す回路図である。この不揮発性フリップフロップ２００Ｇは、マスターラッチ部１Ｍ＿１４およびスレーブラッチ部１Ｓ＿１４からなる揮発性フリップフロップ部１＿１４と、不揮発性記憶部２＿１４と、制御ロジック部３＿１４とを有する。マスターラッチ部１Ｍ＿１４、スレーブラッチ部１Ｓ＿１４の構成は、上記第３実施形態（図９）のマスターラッチ部１Ｍ＿３、スレーブラッチ部１Ｓ＿３と同様である。制御ロジック部３＿１４は、ＮＡＮＤゲート２１２Ｃおよびインバータ２１３Ｃにより構成されている。この制御ロジック部３＿１４の機能は上記第１２実施形態の制御ロジック部３＿１２と同様である。不揮発性記憶部２＿１４は、上記第３実施形態における不揮発性記憶部２＿３のＮチャネルトランジスタ２１１をダイオードＤ１およびＤ２からなる閾素子に置き換えた構成となっている。本実施形態では、要素２０１Ｃ〜２０８Ｃ、２１２Ｃ、２１３Ｃは、他の回路とは電源が分離されており、電源電圧ＶＤＤとは独立に制御可能な電源電圧ＶＤＤＣが供給される。

図３２は本実施形態による不揮発性フリップフロップ２００Ｇの動作を示す図である。図３２に示すように、電源電圧ＶＤＤＣとして、システム全体の電源電圧ＶＤＤが揮発性フリップフロップ部１＿１４に供給されている状況では、上記第１実施形態と同様な通常のフリップフロップとしての動作およびストア動作が可能である。また、揮発性フリップフロップ部１＿１４に対する電源電圧ＶＤＤＣをシステム全体の電源電圧ＶＤＤまで上昇させることにより、上記第１実施形態と同様なリコール動作を不揮発性フリップフロップ２００Ｇに行わせることができる。それに加えて、本実施形態では、不揮発性フリップフロップ２００Ｇに対する電源電圧ＶＤＤＣを単独で遮断することができる。
従って、本実施形態によれば、上記第３実施形態と同様な効果が得られる。

＜第１５実施形態＞
図３３はこの発明の第１５実施形態である不揮発性フリップフロップ２００Ｈの構成を示す回路図である。この不揮発性フリップフロップ２００Ｈは、マスターラッチ部１Ｍ＿１５およびスレーブラッチ部１Ｓ＿１５からなる揮発性フリップフロップ部と、不揮発性記憶部２＿１５と、制御ロジック部３＿１５とを有する。マスターラッチ部１Ｍ＿１５、スレーブラッチ部１Ｓ＿１５および制御ロジック部３＿１５の構成は、上記第１４実施形態（図３１）のマスターラッチ部１Ｍ＿１４、スレーブラッチ部１Ｓ＿１４および制御ロジック部３＿１４の構成と同様である。上記第１４実施形態における不揮発性記憶部２＿１４では、キャパシタＣ１およびＣ２の各一端が接地されたが、本実施形態における不揮発性記憶部２＿１５では、キャパシタＣ１およびＣ２の各一端は電源ＶＤＤに接続されている。他の構成は上記第１４実施形態と同様である。本実施形態においても上記第１４実施形態と同様な効果が得られる。

＜第１６実施形態＞
図３４はこの発明の第１６実施形態である不揮発性ラッチ６００Ｅの構成を示す回路図である。この不揮発性ラッチ６００Ｅは、揮発性ラッチ部１Ｌ＿１６と、不揮発性記憶部２＿１６と、制御ロジック部３＿１６とを有する。揮発性ラッチ部１Ｌ＿１６の構成は、上記第５実施形態（図１２）の揮発性ラッチ部１Ｌ＿１５と同様である。制御ロジック部３＿１６は、上記第５実施形態の制御ロジック部３＿５からＮＯＲゲート６１１を削除した構成となっている。不揮発性記憶部２＿１６は、上記第５実施形態における不揮発性記憶部２＿５のＮチャネルトランジスタ６０８がダイオードＤ１およびＤ２からなる閾素子に置き換えられている。

本実施形態におけるストア動作およびリコール動作は上記第１２実施形態と同様である。また、通常のラッチとしての動作は上記第５実施形態と同様である。本実施形態においても上記第１２実施形態と同様な効果が得られる。

＜第１７実施形態＞
図３５はこの発明の第１７実施形態である不揮発性ラッチ６００Ｆの構成を示す回路図である。この不揮発性ラッチ６００Ｆは、揮発性ラッチ部１Ｌ＿１７と、不揮発性記憶部２＿１７と、制御ロジック部３＿１７とを有する。揮発性ラッチ部１Ｌ＿１７および制御ロジック部３＿１７の構成は、上記第１６実施形態（図３４）の揮発性ラッチ部１Ｌ＿１６および制御ロジック部３＿１６の構成と同様である。上記第１６実施形態における不揮発性記憶部２＿１６では、キャパシタＣ１およびＣ２の各一端が接地されたが、本実施形態における不揮発性記憶部２＿１７では、キャパシタＣ１およびＣ２の各一端は電源ＶＤＤに接続されている。他の構成は上記第１６実施形態と同様である。本実施形態においても上記第１６実施形態と同様な効果が得られる。

＜第１８実施形態＞
図３６はこの発明の第１８実施形態である不揮発性ラッチ６００Ｇの構成を示す回路図である。この不揮発性ラッチ６００Ｇは、揮発性ラッチ部１Ｌ＿１８と、不揮発性記憶部２＿１８と、制御ロジック部３＿１８とを有する。揮発性ラッチ部１Ｌ＿１８の構成は、上記第７実施形態（図１４）の揮発性ラッチ部１Ｌ＿７と同様である。制御ロジック部３＿１８は、ＮＡＮＤゲート６０９Ｃおよびインバータ６１０Ｃにより構成されている。この制御ロジック部３＿１８の機能は上記第１６実施形態の制御ロジック部３＿１６と同様である。不揮発性記憶部２＿１８は、上記第７実施形態における不揮発性記憶部２＿７のＮチャネルトランジスタ２１１をダイオードＤ１およびＤ２からなる閾素子に置き換えた構成となっている。本実施形態では、要素６０１Ｃ〜６０５Ｃ、６０９Ｃ、６１０Ｃは、他の回路とは電源が分離されており、電源電圧ＶＤＤとは独立に制御可能な電源電圧ＶＤＤＣが供給される。

本実施形態では、不揮発性ラッチ６００Ｇに対する電源電圧ＶＤＤＣを単独で遮断することができる。従って、本実施形態によれば、上記第７実施形態と同様な効果が得られる。

＜第１９実施形態＞
図３７はこの発明の第１９実施形態である不揮発性ラッチ６００Ｈの構成を示す回路図である。この不揮発性ラッチ６００Ｈは、揮発性ラッチ部１Ｌ＿１９と、不揮発性記憶部２＿１９と、制御ロジック部３＿１９とを有する。揮発性ラッチ部１Ｌ＿１９および制御ロジック部３＿１９の構成は、上記第１８実施形態（図３６）の揮発性ラッチ部１Ｌ＿１８および制御ロジック部３＿１８の構成と同様である。上記第１８実施形態における不揮発性記憶部２＿１８では、キャパシタＣ１およびＣ２の各一端が接地されたが、本実施形態における不揮発性記憶部２＿１９では、キャパシタＣ１およびＣ２の各一端は電源ＶＤＤに接続されている。他の構成は上記第１８実施形態と同様である。本実施形態においても上記第１８実施形態と同様な効果が得られる。

＜第２０実施形態＞
図３８はこの発明の第２０実施形態である不揮発性シフトレジスタの構成を示すブロック図である。この例では、上記第１２実施形態による不揮発性フリップフロップ２００Ｅを４個使用し、入力データＤをクロックＣＬＫに同期して順次シフトする４ビットのシフトレジスタを構成している。

イネーブル信号ＳＲＥＢは、４個の不揮発性フリップフロップ２００Ｅに並列に供給される。従って、４個の不揮発性フリップフロップ２００Ｅに同時にストア動作およびリコール動作を行わせることが可能である。
なお、シフトレジスタを構成する不揮発性フリップフロップとして、上記第１２実施形態のものの他、上記第１３〜第１５実施形態のものを採用してもよい。
本実施形態によれば上記第９実施形態と同様な効果が得られる。

＜第２１実施形態＞
図３９はこの発明の第２１実施形態である不揮発性レジスタの構成を示すブロック図である。この例では、上記第１２実施形態による不揮発性フリップフロップ２００Ｅを４個使用し、４ビットのレジスタを構成している。

イネーブル信号ＳＲＥＢは、４個の不揮発性フリップフロップ２００Ｅに並列に供給される。従って、４個の不揮発性フリップフロップ２００Ｅに同時にストア動作およびリコール動作を行わせることが可能である。

なお、レジスタを構成する不揮発性フリップフロップとして、上記第１２実施形態のものの他、上記第１３〜第１５実施形態のものを採用してもよい。また、不揮発性フリップフロップではなく、上記第１５〜第１９実施形態の不揮発性ラッチによりレジスタを構成してもよい。
本実施形態によれば上記第１０実施形態と同様な効果が得られる。

＜第２２実施形態＞
図４０はこの発明の第２２実施形態である不揮発性カウンタの構成を示すブロック図である。本実施形態では、４個のフリップフロップ２００Ｅと、図示のＸＯＲゲートおよびＡＮＤゲートにより４ビットのアップカウンタが構成されている。なお、このカウンタ自体は周知の構成であるので説明を省略する。

各フリップフロプ２００Ｅは、上記第１２実施形態による不揮発性フリップフロップ２００Ｅである。これらのフリップフロップ２００ＥにはクロックＣＬＫ、イネーブル信号ＳＲＥＢが与えられる。

本実施形態では、図４０に示すカウンタを通常のカウンタとして動作させる他、次のような動作をさせることが可能である。

まず、図４０に示すカウンタにカウント動作を行わせている過程において、電源を遮断する必要が生じた場合、カウンタを構成する各フリップフロップ２００Ｅにストア動作を行わせ、その後、電源を遮断する。

その後、電源を投入する際に、カウンタを構成する各フリップフロップ２００Ｅにリコール動作を行わせる。これにより電源遮断前のカウント値が復元され、電源遮断前のカウント値からカウント動作を再開することができる。

なお、図４０に示す例では、複数の不揮発性フリップフロップ２００Ｅにより同期カウンタを構成したが、非同期カウンタを構成してもよい。また、カウンタを構成するフリップフロップを上記第２〜第４実施形態の不揮発性フリップフロップとしてもよい。
本実施形態によれば上記第１１実施形態と同様な効果が得られる。

＜不揮発性メモリ素子の断面構造＞
図４１は第１２〜第２２実施形態において使用する不揮発性メモリ素子の断面構造を示す図である。この図では、前掲図２３のダイオードＤ１、Ｄ２、抵抗変化型素子２０９の断面構造が示されている。図４１においてＮチャネルトランジスタＴＲは、図２３におけるクロックトインバータ２０５を構成するＮチャネルトランジスタであってもよいし、クロックトインバータ２０６を構成するＮチャネルトランジスタであってもよい。このＮチャネルトランジスタＴＲの上にノードＳＬＡに相当する第１メタル層１Ｍが形成されている。この第１メタル層１Ｍ（ＳＬＡ）上にダイオードＤ１のカソードおよびダイオードＤ２のアノードが配置されている。そして、ダイオードＤ１のアノードとダイオードＤ２のカソードは、第１ビアコンタクトＶ１を各々介して、ノードＳＬＢに相当する第２メタル層２Ｍに接続されている。この第２メタル層２Ｍ（ＳＬＢ）の上に抵抗変化型素子２０９のフリー層が配置されている。そして、この抵抗変化型素子２０９のピン層は第２ビアコンタクトＶ２を介してノードＤＳｎに相当する第３メタル層３Ｍに接続されている。一方、ノードＳＬＡに相当する第１メタル層１Ｍは、第１ビアコンタクトＶ１を介して、第２メタル層２Ｍに接続されている。この第２メタル層２Ｍの上には抵抗変化型素子２１０のフリー層が配置されている。そして、抵抗変化型素子２１０のピン層は、第２ビアコンタクトＶ２を介してノードＤＳに相当する第３メタル層３Ｍに接続されている。

この不揮発性メモリ素子の製造工程では、高温の熱工程の必要なダイオード素子Ｄ１、Ｄ２を先に製造したのち、抵抗変化型素子２０９、２１０を製造するので、抵抗変化型素子２０９、２１０は熱の影響を受けず、安定した素子特性が得られるが、メタル層１Ｍ、２Ｍ間でダイオード素子を構成するので、配線の自由度が少なくなる欠点がある。

図４２は、不揮発性メモリ素子の別の断面構造を示す。図４２に示す不揮発性メモリ素子の製造工程では、先に抵抗変化型素子２０９、２１０を構成し、次にダイオードＤ１、Ｄ２を構成する。このように抵抗変化型素子２０１、２１０を構成したあとで、ダイオードＤ１、Ｄ２を構成するので、余分な熱工程が抵抗変化型素子２０９、２１０に加わり、特性がばらつき易いという欠点がある。しかし、図４２に示す不揮発性メモリ素子は、２つのダイオードＤ１、Ｄ２を接続する第３メタル層３Ｍが共通に配線するソース線ＳＬなので、レイアウト上の自由度が広がる利点がある。

以上説明した図４１、図４２の構成では、チップ（半導体基板）の深さ方向に沿ったＰ、Ｎ拡散層の並び方向が互いに逆方向であるダイオードＤ１およびＤ２を同時に製造する必要があるため、複雑な製造工程が必要である。

図４３（ａ）、（ｂ）および（ｃ）に示す不揮発性メモリ素子では、チップ（半導体基板）の深さ方向に沿ってＰ、Ｎ拡散層が同一方向に並んだダイオードを同時に構成する。図４３（ａ）は不揮発性メモリ素子の平面図、図４３（ｂ）は図４３（ａ）のＩａ−Ｉａ’線断面図、図４３（ｃ）は図４３（ａ）のＩｂ−Ｉｂ’線断面図である。

この例では、互いに分離された第１メタル層１Ｍ（ＳＬＡ）、１Ｍ（ＳＬＢ）上に、チップ（半導体基板）の深さ方向に沿ったＰ、Ｎ拡散層の並び方向が同一方向であるダイオードＤ１、Ｄ２の各アノードが各々配置される（図４３（ａ）参照）。ここで、第１メタル層１Ｍ（ＳＬＡ）、１Ｍ（ＳＬＢ）は、前掲図２３のノードＳＬＡ、ＳＬＢに各々対応している。そして、第１メタル層１Ｍ（ＳＬＡ）上のダイオードＤ１のカソードはビアＶ１を介してノードＳＬＢに相当する第２メタル層２Ｍ（ＳＬＢ）に接続され（図４３（ｃ）参照）、第１メタル層１Ｍ（ＳＬＢ）上のダイオードＤ２のカソードはビアＶ１を介してノードＳＬＢに相当する第２メタル層２Ｍ（ＳＬＢ）に接続される（図４３（ｂ）参照）。また、第１メタル層１Ｍ（ＳＬＡ）はビアＶ１を介してノードＳＬＡに相当する第２メタル層２Ｍ（ＳＬＡ）に接続される（図４３（ｃ）参照）。また、第１メタル層１Ｍ（ＳＬＢ）はビアＶ１を介してノードＳＬＢに相当する第２メタル層２Ｍ（ＳＬＢ）に接続される（図４３（ｂ）参照）。この第２メタル層２Ｍ（ＳＬＡ）上には抵抗変化型素子２１０が構成され、この抵抗変化型素子２１０はビアＶ２を介してノードＤＳに相当する第３メタル層３Ｍ（ＤＳ）に接続される。また、第２メタル層２Ｍ（ＳＬＢ）上には抵抗変化型素子２０９が構成され、この抵抗変化型素子２０９はビアＶ２を介してノードＤＳｎに相当する第３メタル層３Ｍ（ＤＳｎ）に接続される。

このように配置すれば、チップ深さ方向に沿ったダイオードＤ１、Ｄ２の断面構造が同じになるので、製造工程を容易にすることができ、図４３（ａ）に示すように、不揮発性メモリ素子のレイアウト面積を小さくすることができる。

図４４（ａ）、（ｂ）および（ｃ）は、不揮発性メモリ素子の他の構成例を示すものである。図４４（ａ）は不揮発性メモリ素子の平面図、図４４（ｂ）は図４４（ａ）のＩａ−Ｉａ’線断面図、図４４（ｃ）は図４４（ａ）のＩｂ−Ｉｂ’線断面図である。図４３に示す例では、第１メタル層〜第３メタル層を使用したが、この例ではメタル配線層として第１メタル層および第２メタル層のみを使用して不揮発性メモリ素子を構成している。

この例においても、互いに分離された第１メタル層１Ｍ（ＳＬＡ）、１Ｍ（ＳＬＢ）上に、深さ方向に沿ったＰ、Ｎ拡散層の並び方向が同一方向であるダイオードＤ２、Ｄ１の各アノードが各々配置される（図４４（ａ）参照）。そして、第１メタル層１Ｍ（ＳＬＡ）上のダイオードＤ２のカソードはビアＶ１を介して第２メタル層２Ｍ（ＳＬＢ）に接続され（図４４（ｃ）参照）、第１メタル層１Ｍ（ＳＬＢ）上のダイオードＤ１のカソードはビアＶ１を介して第２メタル層２Ｍ（ＳＬＡ）に接続される（図４４（ｂ）参照）。また、第１メタル層１Ｍ（ＳＬＡ）はビアＶ１を介して第２メタル層２Ｍ（ＳＬＡ）に接続される（図４４（ｃ）参照）。この第１メタル層１Ｍ（ＳＬＡ）および第２メタル層２Ｍ（ＳＬＡ）は、前掲図２３においてダイオードＤ１のカソードとダイオードＤ２のアノードが共通接続されたノードＳＬＡに対応する。また、第１メタル層１Ｍ（ＳＬＢ）はビアＶ１を介して第２メタル層２Ｍ（ＳＬＢ）に接続される（図４４（ｂ）参照）。この第２メタル層２Ｍ（ＳＬＢ）および第１メタル層１Ｍ（ＳＬＢ）は、前掲図２３においてダイオードＤ１のアノードとダイオードＤ２のカソードが共通接続されたノードＳＬＢに対応する。そして、第１メタル層１Ｍ（ＳＬＢ）上には抵抗変化型素子２０９が構成され、この抵抗変化型素子２０９はビアＶ１を介して前掲図２３のノードＤＳｎに相当する第２メタル層２Ｍ（ＤＳｎ）に接続される。また、第１メタル層１Ｍ（ＳＬＡ）上には抵抗変化型素子２１０が構成され、この抵抗変化型素子２１０はビアＶ１を介して前掲図２３のノードＤＳに相当する第２メタル層２Ｍ（ＤＳ）に接続される。

このような構成にすれば、小さい面積で、第２メタル層までの配線にて不揮発性メモリ素子を構成することができる。

１＿１〜１＿４，１＿１２〜１＿１５……揮発性フリップフロップ部、１Ｍ＿１〜１Ｍ＿４，１Ｍ＿１２〜１Ｍ＿１５……マスターラッチ部、１Ｓ＿１〜１Ｓ＿４，１Ｓ＿１２〜１Ｓ＿１５……スレーブラッチ部、２＿１〜２＿８，２＿１２〜２＿１９……不揮発性記憶部、１Ｌ＿５〜１Ｌ＿８，１Ｌ＿１６〜１Ｌ＿１９……揮発性ラッチ部、３＿１〜３＿８，３＿１２〜３＿１９……制御ロジック部、２０２，２０８，２１３，６０５，６１０……インバータ、２０１，２０３，２０４，２０５，２０６，６０１，６０２，６０３……クロックトインバータ、２１１，６０８……Ｎチャネルトランジスタ、２０９，２１０，６０６，６０７……抵抗変化型素子、Ｃ１，Ｃ２……キャパシタ、２００，２００Ａ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ……不揮発性フリップフロップ、６００，６００Ａ，６００Ｃ，６００Ｄ，６００Ｅ，６００Ｆ，６００Ｇ，６００Ｈ……不揮発性ラッチ、Ｄ１，Ｄ２……ダイオード。

Claims (33)

1. マスターラッチ部とスレーブラッチ部とからなる揮発性フリップフロップ部と、
   不揮発性記憶部とを有し、
   前記スレーブラッチ部は、互いに相手の出力信号を各々に対する入力信号とする第１および第２のインバータを含み、クロックに同期して前記マスターラッチ部から入力データを取り込む動作と取り込んだ入力データを前記第１および第２のインバータにより保持する動作を行うものであり、
   前記不揮発性記憶部は、前記第１および第２のインバータの各出力端に各々の一端が接続された第１および第２の抵抗変化型素子と、前記第１および第２の抵抗変化型素子の各々の他端の間に介挿されたスイッチとを有し、
   前記第１および第２の抵抗変化型素子は、前記スイッチがＯＮとされ、前記第１のインバータの出力ノードから前記第２のインバータの出力ノードに向かう電流が流れたとき、前記第１の抵抗変化型素子の抵抗値が第１の方向に、前記第２の抵抗変化型素子の抵抗値が前記第１の方向と逆方向の第２の方向に各々変化し、前記第２のインバータの出力ノードから前記第１のインバータの出力ノードに向かう電流が流れたとき、前記第１の抵抗変化型素子の抵抗値が前記第２の方向に、前記第２の抵抗変化型素子の抵抗値が前記第１の方向に各々変化する抵抗変化型素子であることを特徴とする不揮発性フリップフロップ。
2. 前記第１および第２の抵抗変化型素子は、磁気トンネル接合素子または電界誘起巨大抵抗変化の発生する抵抗素子であることを特徴とする請求項１に記載の不揮発性フリップフロップ。
3. 前記スイッチが電界効果トランジスタであることを特徴とする請求項１または２に記載の不揮発性フリップフロップ。
4. 前記スイッチが所定の閾値電圧以上の電圧印加によりＯＮとなる双方向の閾素子であり、前記揮発性フリップフロップ部の電源電圧を高くすることにより前記閾素子をＯＮさせることを特徴とする請求項１または２に記載の不揮発性フリップフロップ。
5. 前記閾素子が逆並列接続された２個のダイオードであることを特徴とする請求項４に記載の不揮発性フリップフロップ。
6. 前記閾素子がツェナーダイオードであることを特徴とする請求項４に記載の不揮発性フリップフロップ。
7. 前記スレーブラッチ部から前記不揮発性記憶部にデータを書き込むストアを行う場合に、前記クロックが前記第２の論理値とされることにより前記スレーブラッチ部が前記マスターラッチ部から遮断され、前記スイッチがＯＮとされることにより、前記第１および第２の抵抗変化型素子の抵抗値の大小関係が前記第１および第２のインバータの各出力信号に応じた大小関係となることを特徴とする請求項１〜６のいずれか１の請求項に記載の不揮発性フリップフロップ。
8. 前記不揮発性記憶部からデータを読み出して前記スレーブラッチ部に書き込むリコールを行う場合に、前記クロックが前記第２の論理値とされることにより前記スレーブラッチ部が前記マスターラッチ部から遮断され、前記スイッチがＯＦＦとされ、前記揮発性フリップフロップ部に対する電源電圧が立ち上げられることにより、前記第１および第２のインバータの各出力信号の高低関係が前記第１および第２の抵抗変化型素子の抵抗値の大小関係に応じた高低関係となることを特徴とする請求項１〜７のいずれか１の請求項に記載の不揮発性フリップフロップ。
9. 前記第１および第２のインバータが互いに同じサイズの電界効果トランジスタにより構成されたことを特徴とする請求項１〜８のいずれか１の請求項に記載の不揮発性フリップフロップ。
10. 前記第１の抵抗変化型素子および前記スイッチの接続点と基準電圧源との間に第１のキャパシタが介挿され、前記第２の抵抗変化型素子および前記スイッチの接続点と前記基準電圧源との間に第２のキャパシタが介挿されたことを特徴とする請求項１〜９のいずれか１の請求項に記載の不揮発性フリップフロップ。
11. 前記揮発性フリップフロップ部に対する電源電圧の供給系統が他の回路に対する電源電圧の供給系統に対して独立に設けられており、他の回路に対する電源電圧の供給／遮断と独立して前記揮発性フリップフロップ部に対する電源電圧の供給／遮断を行うように構成したことを特徴とする請求項１〜１０のいずれか１の請求項に記載の不揮発性フリップフロップ。
12. 前記揮発性フリップフロップ部に対する電源電圧の遮断を行う前に、前記揮発性フリップフロップ部から前記不揮発性記憶部へデータを書き込むストア動作を行うことを特徴とする請求項１１に記載の不揮発性フリップフロップ。
13. 前記スイッチをＯＦＦさせて前記揮発性フリップフロップ部に対する電源電圧の供給を開始することにより前記不揮発性記憶部から前記揮発性フリップフロップ部へデータを書き込むリコール動作を行うことを特徴とする請求項１１または１２に記載の不揮発性フリップフロップ。
14. 揮発性ラッチ部と、不揮発性記憶部とを有し、
    前記揮発性ラッチ部は、互いに相手の出力信号を各々に対する入力信号とする第１および第２のインバータを含み、クロックに同期して入力データを前記第１および第２のインバータにより保持するものであり、
    前記不揮発性記憶部は、前記第１および第２のインバータの各出力端に各々の一端が接続された第１および第２の抵抗変化型素子と、前記第１および第２の抵抗変化型素子の各々の他端の間に介挿されたスイッチとを有し、
    前記第１および第２の抵抗変化型素子は、前記スイッチがＯＮとされ、前記第１のインバータの出力ノードから前記第２のインバータの出力ノードに向かう電流が流れたとき、前記第１の抵抗変化型素子の抵抗値が第１の方向に、前記第２の抵抗変化型素子の抵抗値が前記第１の方向と逆方向の第２の方向に各々変化し、前記第２のインバータの出力ノードから前記第１のインバータの出力ノードに向かう電流が流れたとき、前記第１の抵抗変化型素子の抵抗値が前記第２の方向に、前記第２の抵抗変化型素子の抵抗値が前記第１の方向に各々変化する抵抗変化型素子であることを特徴とする不揮発性ラッチ。
15. 前記第１および第２の抵抗変化型素子は、磁気トンネル接合素子または電界誘起巨大抵抗変化の発生する抵抗素子であることを特徴とする請求項１４に記載の不揮発性ラッチ。
16. 前記スイッチが電界効果トランジスタであることを特徴とする請求項１４または１５に記載の不揮発性ラッチ。
17. 前記スイッチが所定の閾値電圧以上の電圧印加によりＯＮとなる双方向の閾素子であり、前記揮発性ラッチ部の電源電圧を高くすることにより前記閾素子をＯＮさせることを特徴とする請求項１４または１５に記載の不揮発性ラッチ。
18. 前記閾素子が逆並列接続された２個のダイオードであることを特徴とする請求項１７に記載の不揮発性ラッチ。
19. 前記閾素子がツェナーダイオードであることを特徴とする請求項１７に記載の不揮発性ラッチ。
20. 前記揮発性ラッチ部から前記不揮発性記憶部にデータを書き込むストアを行う場合に、前記第１および第２のインバータが前記入力データの供給元から遮断され、前記スイッチがＯＮとされることにより、前記第１および第２の抵抗変化型素子の抵抗値の大小関係が前記第１および第２のインバータの各出力信号に応じた大小関係となることを特徴とする請求項１４〜１９のいずれか１の請求項に記載の不揮発性ラッチ。
21. 前記不揮発性記憶部からデータを読み出して前記揮発性ラッチ部に書き込むリコールを行う場合に、前記第１および第２のインバータが前記入力データの供給元から遮断され、前記スイッチがＯＦＦとされ、前記揮発性ラッチ部に対する電源電圧が立ち上げられることにより、前記第１および第２のインバータの各出力信号の高低関係が前記第１および第２の抵抗変化型素子の抵抗値の大小関係に応じた高低関係となることを特徴とする請求項１４〜２０のいずれか１の請求項に記載の不揮発性ラッチ。
22. 前記第１および第２のインバータが互いに同じサイズの電界効果トランジスタにより構成されたことを特徴とする請求項１４〜２１のいずれか１の請求項に記載の不揮発性ラッチ。
23. 前記第１の抵抗変化型素子および前記スイッチの接続点と基準電圧源との間に第１のキャパシタが介挿され、前記第２の抵抗変化型素子および前記スイッチの接続点と前記基準電圧源との間に第２のキャパシタが介挿されたことを特徴とする請求項１４〜２２のいずれか１の請求項に記載の不揮発性ラッチ。
24. 前記揮発性ラッチ部に対する電源電圧の供給系統が他の回路に対する電源電圧の供給系統に対して独立に設けられており、他の回路に対する電源電圧の供給／遮断と独立して前記揮発性フリップフロップ部に対する電源電圧の供給／遮断を行うように構成したことを特徴とする請求項１４〜２３のいずれか１の請求項に記載の不揮発性ラッチ。
25. 前記揮発性ラッチ部に対する電源電圧の遮断を行う前に、前記揮発性ラッチ部から前記不揮発性記憶部へデータを書き込むストア動作を行うことを特徴とする請求項２４に記載の不揮発性ラッチ。
26. 前記スイッチをＯＦＦさせて前記揮発性ラッチ部に対する電源電圧の供給を開始することにより前記不揮発性記憶部から前記揮発性ラッチ部へデータを書き込むリコール動作を行うことを特徴とする請求項２４または２５に記載の不揮発性ラッチ。
27. 請求項１〜１３のいずれか１の請求項に記載の不揮発性フリップフロップを複数設け、各不揮発性フリップフロップに対して共通のクロックを与え、かつ、先行する不揮発性フリップフロップの出力データが後続の不揮発性フリップフロップに入力データとして与えられるように各不揮発性フリップフロップ間を接続し、各揮発性フリップフロップの前記スイッチを統一的に切り換えるようにしたことを特徴とするシフトレジスタ。
28. 請求項１〜１３のいずれか１の請求項に記載の不揮発性フリップフロップまたは請求項１４〜２６のいずれか１の請求項に記載の不揮発性ラッチを複数設け、前記複数の不揮発性フリップフロップまたは前記複数の不揮発性ラッチに共通のクロックを与え、前記複数の不揮発性フリップフロップまたは前記複数の不揮発性ラッチの前記スイッチを統一的に切り換えるようにしたことを特徴とするレジスタ。
29. カウント値を記憶するための手段として、請求項１〜１３のいずれか１の請求項に記載の不揮発性フリップフロップを用いたことを特徴とするカウンタ。
30. 第１メタル層および第２メタル層間に並列に介挿された逆極性の第１および第２のダイオードと、
    前記第１および第２のダイオードが接続された第１メタル層にビアを介して接続された第２メタル層と第３メタル層との間に介挿された第１の抵抗変化型素子と、
    前記第１および第２のダイオードが接続された第２メタル層と前記第３メタル層とは別の第３メタル層との間に介挿された第２の抵抗変化型素子と
    を具備することを特徴とする不揮発性メモリ素子。
31. 第３メタル層および第２メタル層間に並列に介挿された逆極性の第１および第２のダイオードと、
    前記第１および第２のダイオードが接続された第３メタル層にビアを介して接続された第２メタル層と第１メタル層との間に介挿された第１の抵抗変化型素子と、
    前記第１および第２のダイオードが接続された第２メタル層と前記第１メタル層とは別の第１メタル層との間に介挿された第２の抵抗変化型素子と
    を具備することを特徴とする不揮発性メモリ素子。
32. 第１メタル層の第１および第２の配線が形成され、
    第２メタル層の第３および第４の配線が形成され、
    第３メタル層の第５および第６の配線が形成され、
    前記第１の配線と前記第４の配線との間に第１のダイオードが介挿され、
    前記第２の配線と前記第３の配線との間に前記第１のダイオードと半導体基板の深さ方向に沿ったＰ型拡散層およびＮ型拡散層の並び方向が互いに同じである第２のダイオードが介挿され、
    前記第３の配線と前記第５の配線との間に第１の抵抗変化型素子が介挿され、
    前記第４の配線と前記第６の配線との間に第２の抵抗変化型素子が介挿されてなることを特徴とする不揮発性メモリ素子。
33. 第１メタル層の第１および第２の配線が形成され、
    第２メタル層の第３、第４、第５および第６の配線が形成され、
    前記第２の配線と前記第３の配線との間に第１のダイオードが介挿され、
    前記第１の配線と前記第４の配線との間に前記第１のダイオードと半導体基板の深さ方向に沿ったＰ型拡散層およびＮ型拡散層の並び方向が互いに同じである第２のダイオードが介挿され、
    前記第３の配線が前記第１の配線と接続され、
    前記第４の配線が前記第２の配線と接続され、
    前記第１の配線と前記第５の配線との間に第１の抵抗変化型素子が介挿され、
    前記第２の配線と前記第６の配線との間に第２の抵抗変化型素子が介挿されてなることを特徴とする不揮発性メモリ素子。

Images