JP2014107872A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014107872A5 JP2014107872A5 JP2013245529A JP2013245529A JP2014107872A5 JP 2014107872 A5 JP2014107872 A5 JP 2014107872A5 JP 2013245529 A JP2013245529 A JP 2013245529A JP 2013245529 A JP2013245529 A JP 2013245529A JP 2014107872 A5 JP2014107872 A5 JP 2014107872A5
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- supply node
- transistor
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims 4
Claims (5)
- 電力制御回路であって、
電源ノードと、
ゲート制御電圧供給ノードと、
前記電源ノードと前記ゲート制御電圧供給ノードとの間に結合されている複数のトランジスタであって、各々が制御電極、前記電源ノードに結合されている第1の電流電極、および前記ゲート制御電圧供給ノードに結合されている第2の電流電極を有し、該複数のトランジスタのうちの第1のトランジスタの前記ゲート電極は電力制御信号を受信するように結合されており、前記電力制御信号のアサートに応答して、前記第1のトランジスタは伝導状態に置かれる、前記複数のトランジスタと、
第1の入力、および、前記複数のトランジスタのうちの第2のトランジスタの前記制御ゲートに結合されている第1の出力とを有する第1の電圧比較器であって、前記電力制御信号のアサートに応答して、前記第1の入力は前記ゲート制御電圧供給ノードに結合され、前記ゲート制御電圧供給ノード上の電圧が第1の基準電圧に達するとき前記第1の出力が前記第2のトランジスタを伝導状態に置く、前記第1の電圧比較器と、
第2の入力、および、前記複数のトランジスタのうちの第3のトランジスタの前記制御ゲートに結合されている第2の出力を有する第2の電圧比較器であって、前記電力制御信号のアサートに応答して、前記第2の入力は前記ゲート制御電圧供給ノードに結合され、前記ゲート制御電圧供給ノード上の前記電圧が、前記第1の基準電圧とは異なる第2の基準電圧に達するとき前記第2の出力が前記第3のトランジスタを伝導状態に置く、第2の電圧比較器とを備える、電力制御回路。 - 電力制御回路であって、
電源ノードと、
ゲート制御電圧供給ノードと、
前記電源ノードと前記ゲート制御電圧供給ノードとの間に結合されている複数のトランジスタであって、各々が制御電極、前記電源ノードに結合されている第1の電流電極、および前記ゲート制御電圧供給ノードに結合されている第2の電流電極を有し、該複数のトランジスタのうちの第1のトランジスタの前記ゲート電極は電力制御信号を受信するように結合されており、前記電力制御信号のアサートに応答して、前記第1のトランジスタは伝導状態に置かれる、前記複数のトランジスタと、
第1の入力、および、前記複数のトランジスタのうちの第2のトランジスタの前記制御ゲートに結合されている第1の出力とを有する第1の電圧比較器であって、前記電力制御信号のアサートに応答して、前記第1の入力は前記ゲート制御電圧供給ノードに結合され、前記ゲート制御電圧供給ノード上の電圧が第1の基準電圧に達するとき前記第1の出力が前記第2のトランジスタを伝導状態に置く、前記第1の電圧比較器と、
第2の入力、および、前記複数のトランジスタのうちの第3のトランジスタの前記制御ゲートに結合されている第2の出力を有する第2の電圧比較器であって、前記電力制御信号のアサートに応答して、前記第2の入力は前記ゲート制御電圧供給ノードに結合され、前記ゲート制御電圧供給ノード上の前記電圧が、前記第1の基準電圧とは異なる第2の基準電圧に達するとき前記第2の出力が前記第3のトランジスタを伝導状態に置く、第2の電圧比較器と、
前記ゲート制御電圧供給ノードに結合されている第1の端子と、前記第1の入力および前記第2の入力に結合されている第2の端子と、前記電力制御信号を受信するように結合されている制御端子とを有するスイッチと、を備え、前記電力制御信号のアサートに応答して、前記スイッチは前記第1の入力を前記ゲート制御電圧供給ノードに結合し、前記第2の入力を前記ゲート制御電圧供給ノードに結合する、電力制御回路。 - 電力制御回路であって、
電源ノードと、
ゲート制御電圧供給ノードと、
前記電源ノードと前記ゲート制御電圧供給ノードとの間に結合されている複数のトランジスタであって、各々が制御電極、前記電源ノードに結合されている第1の電流電極、および前記ゲート制御電圧供給ノードに結合されている第2の電流電極を有し、該複数のトランジスタのうちの第1のトランジスタの前記ゲート電極は電力制御信号を受信するように結合されており、前記電力制御信号のアサートに応答して、前記第1のトランジスタは伝導状態に置かれる、前記複数のトランジスタと、
第1の入力、および、前記複数のトランジスタのうちの第2のトランジスタの前記制御ゲートに結合されている第1の出力とを有する第1の電圧比較器であって、前記電力制御信号のアサートに応答して、前記第1の入力は前記ゲート制御電圧供給ノードに結合され、前記ゲート制御電圧供給ノード上の電圧が第1の基準電圧に達するとき前記第1の出力が前記第2のトランジスタを伝導状態に置く、前記第1の電圧比較器と、
第2の入力、および、前記複数のトランジスタのうちの第3のトランジスタの前記制御ゲートに結合されている第2の出力を有する第2の電圧比較器であって、前記電力制御信号のアサートに応答して、前記第2の入力は前記ゲート制御電圧供給ノードに結合され、前記ゲート制御電圧供給ノード上の前記電圧が、前記第1の基準電圧とは異なる第2の基準電圧に達するとき前記第2の出力が前記第3のトランジスタを伝導状態に置く、第2の電圧比較器と、を備え、
前記第1の電圧比較器は、
第4のトランジスタであって、前記第1の入力に結合されている制御電極、第1の電流電極、および前記第1の出力に結合されている第2の電流電極を有する、前記第4のトランジスタと、
第5のトランジスタであって、前記第1の入力に結合されている制御電極、前記第1の出力に結合されている第1の電流電極、および第2の電流電極を有する、前記第5のトランジスタとを備え、
前記第2の電圧比較器は、
第6のトランジスタであって、前記第2の入力に結合されている制御電極、第1の電流電極、および前記第2の出力に結合されている第2の電流電極を有する、前記第6のトランジスタと、
第7のトランジスタであって、前記第2の入力に結合されている制御電極、前記第2の出力に結合されている第1の電流電極、および第2の電流電極を有する、前記第7のトランジスタとを備える、電力制御回路。 - ゲート制御電圧供給ノードに電源投入する方法であって、
前記ゲート制御電圧供給ノードの電源投入開始に応答して、前記ゲート制御電圧供給ノードと電源ノードとの間に結合されている第1のトランジスタを伝導状態に置くステップと、
前記ゲート制御電圧供給ノードの電圧が第1の基準電圧および第2の基準電圧に達するときを検出するステップであって、前記第2の基準電圧は前記第1の基準電圧よりも大きい、前記検出するステップと、
前記ゲート制御電圧供給ノードの前記電圧が前記第1の基準電圧に達するとき、前記ゲート制御電圧供給ノードと前記電源ノードとの間に結合されている第2のトランジスタを伝導状態に置くステップと、
前記ゲート制御電圧供給ノードの前記電圧が前記第2の基準電圧に達するとき、前記ゲート制御電圧供給ノードと前記電源ノードとの間に結合されている第3のトランジスタを伝導状態に置くステップとを備える、方法。 - 電力制御回路であって、
第1のトランジスタであって、電源ノードに結合されている第1の電流電極、電源投入制御信号を受信するように結合されている制御電極、およびゲート制御電圧供給電圧ノードに結合されている第2の電流電極を有する、前記第1のトランジスタと、
第2のトランジスタであって、前記電源ノードに結合されている第1の電流電極、制御電極、および前記ゲート制御電圧供給ノードに結合されている第2の電流電極とを有する、前記第2のトランジスタと、
第3のトランジスタであって、前記電源ノードに結合されている第1の電流電極と、制御電極と、前記ゲート制御電圧供給ノードに結合されている第2の電流電極とを有する、前記第3のトランジスタと、
スイッチであって、前記ゲート制御電圧供給ノードに結合されている第1の端子と、第2の端子と、前記電源投入制御信号を受信するように結合されている制御端子とを有する、前記スイッチと、
前記スイッチの前記第2の端子と前記第2のトランジスタの前記制御ゲートとの間に結合されている第1のインバータであって、該第1の反転回路は第1のトリップ点を有する、前記第1のインバータと、
前記スイッチの前記第2の端子と前記第3のトランジスタの前記制御ゲートとの間に結合されている第2のインバータであって、該第2の反転回路は前記第1のトリップ点よりも大きい第2のトリップ点を有する、前記第2のインバータとを備える、電力制御回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/689,043 US8823445B2 (en) | 2012-11-29 | 2012-11-29 | Systems and methods for controlling power in semiconductor circuits |
US13/689,043 | 2012-11-29 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014107872A JP2014107872A (ja) | 2014-06-09 |
JP2014107872A5 true JP2014107872A5 (ja) | 2016-12-28 |
JP6288822B2 JP6288822B2 (ja) | 2018-03-07 |
Family
ID=49916801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013245529A Active JP6288822B2 (ja) | 2012-11-29 | 2013-11-28 | 半導体回路内の電力を制御するためのシステムおよび方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8823445B2 (ja) |
EP (1) | EP2738768B1 (ja) |
JP (1) | JP6288822B2 (ja) |
CN (1) | CN103853225B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9484917B2 (en) * | 2012-12-18 | 2016-11-01 | Intel Corporation | Digital clamp for state retention |
US10333379B2 (en) * | 2016-12-16 | 2019-06-25 | Intel Corporation | Power switching circuitry including power-up control |
US10879898B2 (en) | 2018-01-23 | 2020-12-29 | Samsung Electronics Co., Ltd. | Power gating circuit for holding data in logic block |
US11307644B2 (en) | 2019-07-25 | 2022-04-19 | Apple Inc. | Cross-domain power control circuit |
CN115833794A (zh) * | 2021-09-22 | 2023-03-21 | 台湾积体电路制造股份有限公司 | 集成电路及其制造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3076097B2 (ja) * | 1991-08-26 | 2000-08-14 | 日本電気株式会社 | 基準電位発生回路 |
JP2000174613A (ja) * | 1998-12-03 | 2000-06-23 | Seiko Epson Corp | 多値入力回路 |
JP2003168735A (ja) | 2001-11-30 | 2003-06-13 | Hitachi Ltd | 半導体集積回路装置 |
US7570100B2 (en) | 2004-08-16 | 2009-08-04 | Texas Instruments Incorporated | Potential and rate adjust header switch circuitry reducing transient current |
US7142019B2 (en) | 2004-09-03 | 2006-11-28 | Texas Instruments Incorporated | System and method for reducing power-on transient current magnitude |
JP4237696B2 (ja) * | 2004-11-17 | 2009-03-11 | パナソニック株式会社 | レギュレータ回路 |
US8015419B2 (en) | 2006-08-31 | 2011-09-06 | Ati Technologies Ulc | Method and apparatus for soft start power gating with automatic voltage level detection |
US7605644B2 (en) | 2007-05-03 | 2009-10-20 | Arm Limited | Integrated circuit power-on control and programmable comparator |
US7898278B2 (en) | 2007-11-05 | 2011-03-01 | Arm Limited | Power control circuitry, circuitry for analysing a switched power rail, and method of controlling connection of a power source to a switched power rail |
JP2010086642A (ja) * | 2008-10-03 | 2010-04-15 | Nec Electronics Corp | 半導体装置および半導体装置の内部電源供給方法 |
US8643349B2 (en) * | 2009-11-09 | 2014-02-04 | Semiconductor Components Industries, Llc | Power supply controller and method |
US7961027B1 (en) * | 2009-12-04 | 2011-06-14 | Macronix International Co., Ltd. | Clock integrated circuit |
JP5541143B2 (ja) * | 2010-12-21 | 2014-07-09 | 富士通株式会社 | 半導体装置 |
-
2012
- 2012-11-29 US US13/689,043 patent/US8823445B2/en active Active
-
2013
- 2013-11-21 EP EP13193886.2A patent/EP2738768B1/en active Active
- 2013-11-28 CN CN201310625020.3A patent/CN103853225B/zh active Active
- 2013-11-28 JP JP2013245529A patent/JP6288822B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014107872A5 (ja) | ||
JP2012257213A5 (ja) | ||
JP2012120168A5 (ja) | オフセット除去回路 | |
JP2013009297A5 (ja) | 記憶装置 | |
JP2017529046A5 (ja) | ||
JP2010251721A5 (ja) | 半導体装置 | |
WO2011094102A3 (en) | Data processing system having brown-out detection circuit | |
JP2011205882A5 (ja) | 半導体装置及び無線通信装置 | |
JP2012231462A5 (ja) | ||
JP2008161044A5 (ja) | ||
JP2010097606A5 (ja) | 半導体装置 | |
JP2014135884A5 (ja) | ||
JP2014039459A5 (ja) | ||
JP2013544068A5 (ja) | ||
JP2013250964A5 (ja) | ||
JP2013251529A5 (ja) | 半導体装置、電子機器 | |
JP2016116220A5 (ja) | ||
JP2012231662A (ja) | 電源回路 | |
IN2014CH02031A (ja) | ||
US20140300406A1 (en) | Inrush current control circuit | |
JP2014241589A5 (ja) | ||
JP2016038930A5 (ja) | 半導体装置 | |
JP2013131286A5 (ja) | 記憶装置 | |
JP2014531887A5 (ja) | ||
JP2012195937A5 (ja) |