CN103853225B - 控制半导体电路中功率的系统及方法 - Google Patents

Abstract

本公开涉及控制半导体电路中电源的系统及方法。一种功率控制电路包括：多个晶体管，耦接在电源节点（VDD）和栅控电压电源节点（VDDi）之间，其中所述多个晶体管（102、104、106）中的第一晶体管的栅电极被耦接以接收功率控制信号，其中，响应于所述功率控制信号的断言，将所述第一晶体管置于导通状态；第一电压比较器（112），其中，响应于所述功率控制信号的断言，当所述栅控电压电源节点上的电压达到第一参考电压时，将所述多个晶体管中的第二晶体管置于导通状态；以及第二电压比较器（114），其中，响应于所述功率控制信号的断言，当所述栅控电压电源节点上的所述电压达到与所述第一参考电压不同的第二参考电压时，将所述多个晶体管中的第三晶体管置于导通状态。

Description

控制半导体电路中功率的系统及方法

技术领域

本公开通常涉及半导体装置，更具体地，涉及控制半导体电路中的功率的系统及方法。

背景技术

在一些情况下，当操作电子装置时，需要将满功率或低功率模式切换到超低功率模式。随着装置中所使用的晶体管和其它组件的尺寸不断变小，用于操作装置的电压也降低。但同时装置的数量却增加，所以更大的负荷被加载到驱动装置的电压电源。当功率模式改变时，电压和电流中瞬变的影响可能是明显的并且足以将电源电压降低至引起上电复位的程度。

因此期望最小化电子电路中电源电压的瞬变。

发明内容

本发明一方面公开了一种功率控制电路，包括：电源节点(VDD)；栅控电压电源节点(VDDi)；多个晶体管(102，104，106)，耦接在所述电源节点和所述栅控电源节点之间，每个晶体管均具有控制电极、耦接至所述电源节点的第一供电电极、以及耦接至所述栅控电压电源节点的第二供电电极，其中所述多个晶体管中的第一晶体管的栅电极被耦接以接收功率控制信号，其中，响应于所述功率控制信号的断言，将所述第一晶体管置于导通状态；第一电压比较器(112)，具有第一输入并且具有耦接至所述多个晶体管中的第二晶体管的控制栅极的第一输出，其中，响应于所述功率控制信号的断言，当所述栅控电压电源节点上的电压达到第一参考电压时，所述第一输入被耦接至所述栅控电压电源节点并且所述第一输出将所述第二晶体管置于导通状态；以及第二电压比较器(114)，具有第二输入并且具有耦接至所述多个晶体管中的第三晶体管的控制栅极的第二输出，其中，响应于所述功率控制信号的断言，当所述栅控电压电源节点上的所述电压达到与所述第一参考电压不同的第二参考电压时，所述第二输入被耦接至所述栅控电压电源节点并且所述第二输出将所述第三晶体管置于导通状态。

本发明另一方面公开了一种对栅控电压电源节点上电的方法，包括：响应于开始上电所述栅控电压电源节点，将耦接在所述栅控电压电源节点和电源节点之间的第一晶体管(102)置于导通状态；检测所述栅控电压电源节点的电压何时达到第一参考电压和第二参考电压，其中所述第二参考电压大于所述第一参考电压；当所述栅控电压电源节点的所述电压达到所述第一参考电压时，将耦接在所述栅控电压电源节点和所述电源节点之间的第二晶体管(104)置于导通状态；以及当所述栅控电压电源节点的所述电压达到所述第二参考电压时，将耦接在所述栅控电压电源节点和所述电源节点之间的第三晶体管(106)置于导通状态。

本发明的再一方面公开了一种功率控制电路，包括：第一晶体管(102)，具有耦接至电源节点的第一供电电极、被耦接以接收上电控制信号的控制电极、以及耦接至栅控电压电源节点的第二供电电极；第二晶体管(104)，具有耦接至所述电源节点的第一供电电极、控制电极、以及耦接至所述栅控电压电源节点的第二供电电极；第三晶体管(106)，具有耦接至所述电源节点的第一供电电极、控制电极、以及耦接至所述栅控电压电源节点的第二供电电极；开关(108)，具有耦接至所述栅控电压电源节点的第一端子、第二端子、以及被耦接以接收所述上电控制信号的控制端子；第一反相器(112)，耦接在所述开关的所述第二端子和所述第二晶体管的所述控制栅极之间，其中所述第一反相电路具有第一跳变点；以及第二反相器(114)，耦接在所述开关的所述第二端子和所述第三晶体管的所述控制栅极之间，其中所述第二反相电路具有大于所述第一跳变点的第二跳变点。

附图说明

关于下面的描述和附图，本公开的益处、特征以及优点将变得更好理解，其中：

图1是用于控制半导体装置中的功率的系统的实施例的方框图。

图2是用于控制功率的系统的实施例的更详细的方框图。

图3示出了图2的系统中的各种信号的时程图的示例。

具体实施方式

提出以下描述以使本领域普通技术人员能够在特定应用及其要求的背景中制造和使用本公开。然而，对本领域技术人员来说，优选实施例的各种修改将是明显的，并且这里所定义的一般原则可以应用于其它实施例。因此，本公开不旨在限于这里所示和所描述的特定实施例，而是与符合这里所公开的原则和新颖性特征的最宽范围一致。

当在电子装置中切换功率模式时，这里所公开的系统及方法的实施例有助于防止电源电压中的瞬变。所述电源电压通过一系列相继打开的开关或栅极来调节，从而逐渐增大了提供给外部电路的电压。在耦接到所述开关的电路中，在达到连续较高的值的电压上触发所述开关。因此，所述电源电压在电压上而不是仅仅基于时间来调节。提供给外部电路的电流保持在更加恒定的电平，从而避免了在功率模式改变期间由于电流和/或电压中过多的瞬变而对外部电路的应力。

图1是用于控制诸如闪存、处理器或者需要电源并且能够在两个或更多个模式下操作的其它电子电路的半导体装置中的功率的系统100的实施例的方框图。所述操作模式可以包括上电和断电，以及上电和断电之间的附加功率模式。系统100包括P-沟道晶体管102、104、106、108，N-沟道晶体管110、以及比较器112、114。P-沟道晶体管102、104、106的源极端子耦接至电源电压VDD。P-沟道晶体管102、104、106的漏极端子耦接至受控电源VDDi。所述受控电源VDDi输出到系统100外部的电路，虽然所述电路可以在与系统100相同的片上系统(SOC)上实现。

P-沟道晶体管102和108以及N-沟道晶体管110的栅极端子耦接至Power_b信号。P-沟道晶体管102的漏极端子耦接至P-沟道晶体管108的源极端子。N-沟道晶体管110的漏极端子耦接至P-沟道晶体管108的漏极端子。N-沟道晶体管110的源极端子耦接至地面。这里所使用的术语“地面”和“VSS”是指0伏特的电压电平或低于电源电压(例如VDD)的虚拟接地信号。

P-沟道晶体管108的漏极端子耦接至比较器112、114的负端子。第一参考电压REF1输入到比较器112的正端子。第二参考电压REF2输入到比较器114的正端子。

比较器112的输出耦接至P-沟道晶体管104的栅极端子。比较器114的输出耦接至P-沟道晶体管106的栅极端子。注意，在比较器112、114的输出和相应的P-沟道晶体管104、106之间可以包括一个或多个缓冲区，以在P-沟道晶体管104、106的栅极端子处提供足够的信号电平。

选择P-沟道晶体管102、104、106的尺寸，以便当由每个晶体管传导的电流加在一起时，流向附接至系统100的电路的电流最小化VDD和VDDi之间的电流-电阻(IR)压降。为了减少电路的瞬变，每个晶体管102、104、106贡献了提供满功率电源电压VDD所需的一部分电流。例如，晶体管102、104可以具有相同的尺寸，每个大约是晶体管106尺寸的一半。

当电路的电源切换到更高的电压，例如从超低功率模式切换到满功率模式时，所述Power_b信号转换为低。当所述Power_b信号为低时，P-沟道晶体管102传导提供满电源电压VDD所需的一部分电流。因此，电源电压VDD的一部分被提供给比较器112的负端子。比较器112的正端子处的参考电压REF1的值具有低于电源电压VDD的值，例如，为VDD的值的一半。比较器112输出高信号直到至比较器112的负输入超过参考电压REF1，在至比较器112的负输入超过参考电压REF1的点上比较器112的输出转换为低。

当比较器112的输出变为低时，P-沟道晶体管104的栅极端子的输入为低，因此P-沟道晶体管104开始传导获得满电源电压所需的另一部分电流。P-沟道晶体管102、104和108的漏极处的电压与通过P-沟道晶体管102和104所传导的电流成比例。

比较器114的正端子处的参考电压REF2的值具有低于电源电压VDD并且大于参考电压REF1的值的值。例如，参考电压REF2的值可以是VDD的值的四分之三。比较器114输出高信号直到至比较器114的负输入大于参考电压REF2，在至比较器114的负输入大于参考电压REF2的点上比较器114的输出变为低。

当比较器114的输出变为低时，P-沟道晶体管106的栅极端子的输入为低，因此P-沟道晶体管106开始传导获得满电源电压所需的另一部分电流。P-沟道晶体管102、104和106的漏极处的电压VDDi与通过P-沟道晶体管102、104和106所传导的电流成比例，该电压为满电源电压VDD。

图2是用于通过使用施密特触发器实现的比较器112、114控制电源的系统100的实施例的更详细的方框图。在所示的示例中，比较器112包括P-沟道晶体管202、204和210以及N-沟道晶体管206、208和212。晶体管202、204、206和208的栅极端子耦接至P-沟道晶体管108的漏极端子。

P-沟道晶体管202的源极端子耦接至电源电压VDD。P-沟道晶体管202的漏极端子耦接至P-沟道晶体管204和210的源极端子。P-沟道晶体管210的漏极端子耦接至地面。P-沟道晶体管204的漏极端子耦接至N-沟道晶体管206的漏极端子。P-沟道晶体管204和N-沟道晶体管206的漏极端子耦接至P-沟道晶体管210、N-沟道晶体管212和P-沟道晶体管104的栅极端子。

N-沟道晶体管212的源极端子耦接在N-沟道晶体管208的漏极端子和N-沟道晶体管206的源极端子之间。N-沟道晶体管212的漏极端子耦接至电源电压VDD。

比较器114包括P-沟道晶体管214、216和222以及N-沟道晶体管218、220和224。晶体管214、216、218和220的栅极端子耦接至P-沟道晶体管108的漏极端子以及至晶体管202、204、206、208的栅极端子。

P-沟道晶体管214的源极端子耦接至电源电压VDD。P-沟道晶体管214的漏极端子耦接至P-沟道晶体管216和222的源极端子。P-沟道晶体管222的漏极端子耦接至地面。P-沟道晶体管216的漏极端子耦接至N-沟道晶体管218的漏极端子。P-沟道晶体管216和N-沟道晶体管218的漏极端子耦接至P-沟道晶体管222、N-沟道晶体管224和P-沟道晶体管106的栅极端子。

N-沟道晶体管224的源极端子耦接在N-沟道晶体管220的漏极端子和N-沟道晶体管218的源极端子之间。N-沟道晶体管224的漏极端子耦接至电源电压VDD。

晶体管202、204、206、208和晶体管214、216、218、220形成相应的反相器，当输入低信号时，其输出高信号，反之亦然。当输入为低时，晶体管202、204和214、216导通。当相应的P-沟道晶体管202/204和214/216导通时，N-沟道晶体管212和224通过将各自的节点C和D拉到较高的电势(VDD减去VTN或N-沟道晶体管212、224的阈值电压)在比较器112、114中引入滞后。N-沟道晶体管212和224的存在在相应的晶体管206/208和218/220的栅极处迫使较高的电势。当比较器112、114的输入从高转换到低时，P-沟道晶体管210、222为相应的P-沟道晶体管202/204和214/216执行类似的滞后功能。

当有足够的电势使N-沟道晶体管206/208开始导通时，比较器112的输出从高切换到低，使得P-沟道晶体管104开始导通并且增大电压VDDi至更接近电源电压VDD的值。

随着N-沟道晶体管218、220的栅极端子处的电势变得足以满足N-沟道晶体管218、220的阈值需要，比较器114的输出从高切换到低，使得P-沟道晶体管106开始导通并且使电压VDDi接近或等于电源电压VDD。

在一些实施例中，比较器114中的晶体管的尺寸大于比较器112中的晶体管的尺寸，以便比较器112的输出在比较器114的输出之前从高切换到低。在其它实施例中，比较器112不包括晶体管212，这也将使得比较器112的输出在比较器114的输出之前从高切换到低。

图3示出了图2的系统100中的各种信号的时程图302、304、306、308的示例。图302示出了Power_b信号从电源电压VDD开始并且在时刻t1处过渡到地面的阶梯函数。如图304所示，当Power_b信号为低时，电压VDDi开始从VSS增大到VDD。

节点A和B处的电压从电压VDD处开始。如图306所示，随着电压VDDi增大并且在时刻t2处达到比较器112的跳变点，节点A处的电压开始从电源电压VDD衰减到地面。如图308所示，随着电压VDDi进一步增大并且在时刻t3处达到比较器114的跳变点，节点B处的电压开始从电源电压VDD衰减到地面。

应理解，到目前为止，在一些实施例中，提供了功率控制电路，包括：电源节点(VDD)；栅控电压电源节点(VDDi)；耦接至所述电源节点和所述栅电源节点之间的多个晶体管102、104、106，每一个晶体管均具有控制电极、耦接至所述电源节点的第一供电电极、以及耦接至所述栅控电压电源节点的第二供电电极。耦接所述多个晶体管中的第一晶体管的栅电极以接收功率控制信号，其中，响应于所述功率控制信号的断言(assertion)，将所述第一晶体管置于导通状态。第一电压比较器112具有第一输入以及耦接至所述多个晶体管中的第二晶体管的控制栅极的第一输出。响应于所述功率控制信号的断言，当所述栅控电压电源节点上的电压达到第一参考电压时，将所述第一输入耦接至所述栅控电压电源节点并且所述第一输出将所述第二晶体管置于导通状态。第二电压比较器114具有第二输入和耦接至所述多个晶体管中的第三晶体管的控制栅极的第二输出。响应于所述功率控制信号的断言，当所述栅控电压电源节点上的所述电压达到与所述第一参考电压不同的第二参考电压时，将所述第二输入耦接至所述栅控电压电源节点并且所述第二输出将所述第三晶体管置于导通状态。

在另一方面，所述功率控制电路可以进一步包括具有耦接至所述栅控电压电源节点的第一端子、耦接至所述第一输入和所述第二输入的第二端子、以及被耦接以接收所述功率控制信号的控制端子的开关108。响应于所述功率控制信号的断言，所述开关将所述第一输入耦接至栅控电压电源节点并将所述第二输入耦接至所述栅控电压电源节点。

在另一方面，所述第一参考电压可以在所述第一电压比较器内部并且所述第二参考电压在所述第二电压比较器内部。

在另一方面，所述多个晶体管中的至少两个晶体管可以具有不同的尺寸。

在另一方面，所述第二参考电压可以大于所述第一参考电压。

在另一方面，所述第一电压比较器可以包括具有耦接至所述第一输入的控制电极、第一供电电极、以及耦接至所述第一输出的第二供电电极的第四晶体管204；以及具有耦接至所述第一输入的控制电极、耦接至所述第一输出的第一供电电极、以及第二供电电极的第五晶体管206。所述第二电压比较器可以包括具有耦接至所述第二输入的控制电极、第一供电电极、以及耦接至所述第二输出的第二供电电极的第六晶体管216；以及具有耦接至所述第二输入的控制电极、耦接至所述第二输出的第一供电电极、以及第二供电电极的第七晶体管218。

在另一方面，所述第四和第五晶体管之间尺寸的比率可以决定所述第一参考电压，并且所述第六和第七晶体管之间尺寸的比率可以决定所述第二参考电压。

在另一方面，所述第一电压比较器可以包括具有耦接至所述第四晶体管的所述第一供电电极的第一供电电极、耦接至所述第一输出的控制电极、以及耦接至地面的第二供电电极的第八晶体管210。所述第二电压比较器可以包括具有耦接至所述第六晶体管的所述第一供电电极的第一供电电极、耦接至所述第二输出的控制电极、以及耦接至地面的第二供电电极的第九晶体管222。第十晶体管224可以具有耦接至所述第七晶体管的所述第二供电电极的第一供电电极、耦接至所述第二输出的控制电极、以及耦接至所述电源节点的第二供电电极。

在另一方面，所述第六晶体管可以与所述第四晶体管具有相同的尺寸，并且所述第七晶体管与所述第五晶体管具有相同的尺寸。

在另一方面，所述第一电压比较器可以包括具有耦接至所述第五晶体管的所述第二供电电极的第一供电电极、耦接至所述第一输出的控制电极、以及耦接至所述电源节点的第二供电电极的第十一晶体管212。

在另一方面，所述第四和第五晶体管可以耦接在所述电源节点和地面之间，并且所述第六和第七晶体管可以耦接在所述电源节点和地面之间。

在其它实施例中，对栅控电压电源节点上电的方法可以包括：响应于开始上电所述栅控电压电源节点，将耦接在所述栅控电压电源节点和电源节点之间的第一晶体管102置于导通状态；以及检测所述栅控电压电源节点的电压何时达到第一参考电压和第二参考电压。所述第二参考电压大于所述第一参考电压。当所述栅控电压电源节点的所述电压达到所述第一参考电压时，将耦接在所述栅控电压电源节点和所述电源节点之间的第二晶体管104置于导通状态。当所述栅控电压电源节点的所述电压达到所述第二参考电压时，将耦接在所述栅控电压电源节点和所述电源节点之间的第三晶体管(106)置于导通状态。

在另一方面，所述第三晶体管可以大于所述第一或所述第二晶体管中的至少一个。

在另一方面，检测所述栅控电压电源节点的电压何时达到第一参考电压可以通过第一电压检测器112来执行，并且检测所述栅控电压电源节点的电压何时达到第二参考电压可以通过第二电压检测器114来执行。所述第一电压检测器可以包括具有对应所述第一参考电压的第一跳变点的第一反相器，并且所述第二电压检测器包括具有对应所述第二参考电压的第二跳变点的第二反相器。

在另一方面，每个所述第一和第二电压检测器可以进一步表征为施密特触发器。

在其它实施例中，功率控制电路可以包括可以具有耦接至电源节点的第一供电电极、被耦接以接收上电控制信号的控制电极、以及耦接至栅控电源电压节点的第二供电电极的第一晶体管102。第二晶体管104可以具有耦接至所述电源节点的第一供电电极、控制电极、以及耦接至所述栅控电压电源节点的第二供电电极。第三晶体管106可以具有耦接至所述电源节点的第一供电电极、控制电极、以及耦接至所述栅控电压电源节点的第二供电电极。开关108可以具有耦接至所述栅控电压电源节点的第一端子、第二端子、以及被耦接以接收所述上电控制信号的控制端子。第一反相器112可以耦接在所述开关的所述第二端子和所述第二晶体管的所述控制栅极之间。第一反相电路可以具有第一跳变点。第二反相器114可以耦接在所述开关的所述第二端子和所述第三晶体管的所述控制栅极之间。第二反相电路可以具有大于所述第一跳变点的第二跳变点。

在另一方面，所述第三晶体管可以大于所述第一晶体管和所述第二晶体管中的至少一个。

在另一方面，所述第一变频器可以包括具有第一供电电极、耦接至所述开关的所述第二端子的控制电极以及耦接至所述第二晶体管的所述控制电极的第二供电电极的第四晶体管204。第五晶体管206可以具有耦接至所述第四晶体管的所述第二供电电极和所述第二晶体管的所述控制电极的第一供电电极、耦接至所述开关的所述第二端子的控制电极、以及第二供电端子。所述第四和第五晶体管可以耦接在所述电源节点和地面节点之间。所述第二反相器可以包括具有第一供电电极、耦接至所述开关的所述第二端子的控制电极、以及耦接至所述第三晶体管的所述控制电极的第二供电电极的第六晶体管216。第七晶体管218可以具有耦接至所述第六晶体管的所述第二供电电极和所述第三晶体管的所述控制电极的第一供电电极、耦接至所述开关的所述第二端子的控制电极、以及第二供电端子。所述第六和第七晶体管可以耦接在所述电源节点和所述地面节点之间。

在另一方面，第八晶体管210可以具有耦接至所述第四晶体管的所述第一供电电极的第一供电电极、耦接至所述第二晶体管的所述控制电极的控制电极、以及耦接至所述地面节点的第二供电电极。第九晶体管222可以具有耦接至所述第六晶体管的所述第一供电电极的第一供电电极、耦接至所述第三晶体管的所述控制电极的控制电极、以及耦接至所述地面节点的第二供电电极。第十晶体管224可以具有耦接至所述第七晶体管的所述第二供电电极的第一供电电极、耦接至所述第三晶体管的所述控制电极的控制电极、以及耦接至所述电源节点的第二供电电极。

在另一方面，第十一晶体管212可以具有耦接至所述第五晶体管的所述第二供电电极的第一供电电极、耦接至所述第二晶体管的所述控制电极的控制电极、以及耦接至所述电源节点的第二供电电极。

由于实施本公开的装置大部分是由本领域技术人员所知的电子元件和电路组成，为了理解和认识本公开的基本概念以及为了不混淆或偏离本公开的教导，将不会在比上面所示认为必要的程度更大的任何程度上对电路的细节进行解释。

虽然相对于特定的导电类型或电位极性对本公开进行了描述，但技术人员知道导电类型和电位极性可以是相反的。

此外，所述描述以及权利要求中的术语“前面”、“后面”、“顶部”、“底部”、“上面”、“下面”等(如果有的话)用于描述性的目的并且不必用于描述永久的相对位置。应理解，这样使用的术语在适当的情况下是可以互换的，从而这里所描述的本公开的实施例，例如，能够以不同于这里所示的或以其它方式描述的其它方向操作。

如果适用的话，可以使用各种不同的信息处理系统来实施上面的一些实施例。例如，虽然图1和图2以及关于图1和图2的讨论描述了一种示例性架构，但提出该示例性架构仅仅是为了在讨论本公开的各个方面时提供有益的参考。当然，为了讨论的目的已经简化了该架构的描述，并且它只是根据本公开可以使用的许多不同类型的适当架构中的一种。本领域技术人员将认识到，逻辑块之间的界限仅仅是说明性的，并且可替代的实施例可以合并逻辑块或电路元件，或者在各种逻辑块或电路元件上施加可替代的功能分解。

因此，应理解，这里所描述的架构仅仅是示例性的，并且事实上可以实施实现相同功能的很多其它架构。在抽象的但仍明确的意义上，实现相同功能的组件的任何排列是有效地“关联”的从而实现所需的功能。因此，这里组合以实现特定功能的任何两个组件，不论架构还是中间组件，可以看作彼此“相关联”从而实现所需的功能。同样地，为实现所需的功能，如此关联的任何两个组件还可以被视为彼此“可操作地连接”或“可操作地耦接”。

此外，本领域技术人员将认识到上述操作的功能之间的界限仅仅是说明性的。多个操作的功能可以组合成单一操作，和/或单一操作的功能可以分布在附加的操作中。另外，可替代的实施例可以包括特定操作的多个示例，并且在各种其它实施例中可以改变操作的顺序。

虽然这里参照具体实施例描述了本公开，但是如以下权利要求所阐述的，可以做出各种修改和变化而不偏离本公开的范围。相应地，说明书和附图应被认为是说明性的而不是限制性的，并且所有这样的修改旨在包括在本公开的范围内。这里关于具体实施例所描述的任何益处、优点或问题的解决方案不旨在被解释为任何或全部权利要求的关键的、必需的、或必要的特征或元素。

这里所用的术语“耦接”不旨在被限制为直接耦接或机械耦接。

此外，这里所用的“一”或“一个”被定义为一个或多于一个。并且，在权利要求中诸如“至少一个”和“一个或多个”的介绍性短语的使用不应该被解释为表示通过不定冠词“一”或“一个”引入的另一权利要求元素将任何包含这样引入的权利要求元素的特定权利要求限制为仅仅包含一个这样的元素的公开，即使当同一权利要求包括所述介绍性短语“一个或多于一个”或“至少一个”以及诸如“一”或“一个”的不定冠词时。定冠词的使用也是如此。

除非另有说明，使用诸如“第一”和“第二”的术语是为了任意区分这样的术语描述的元素。因此，这些术语不一定旨在表示这样的元素的时间或其它优先次序。

Claims (19)

1.一种功率控制电路，包括：

电源节点(VDD)；

栅控电压电源节点(VDDi)；

多个晶体管(102，104，106)，耦接在所述电源节点和所述栅控电压电源节点之间，每个晶体管均具有控制电极、耦接至所述电源节点的第一供电电极、以及耦接至所述栅控电压电源节点的第二供电电极，其中所述多个晶体管中的第一晶体管的栅电极被耦接以接收功率控制信号，其中，响应于开始上电所述栅控电压电源节点，将所述第一晶体管置于导通状态；

第一电压比较器(112)，具有第一输入并且具有耦接至所述多个晶体管中的第二晶体管的控制栅极的第一输出，其中，响应于所述功率控制信号的断言，当所述栅控电压电源节点上的电压达到第一参考电压时，所述第一输入被耦接至所述栅控电压电源节点并且所述第一输出将所述第二晶体管置于导通状态；以及

第二电压比较器(114)，具有第二输入并且具有耦接至所述多个晶体管中的第三晶体管的控制栅极的第二输出，其中，响应于所述功率控制信号的断言，当所述栅控电压电源节点上的所述电压达到第二参考电压时，所述第二输入被耦接至所述栅控电压电源节点并且所述第二输出将所述第三晶体管置于导通状态，其中所述第二参考电压大于所述第一参考电压。

2.根据权利要求1所述的功率控制电路，进一步包括：

开关(108)，具有耦接至所述栅控电压电源节点的第一端子、耦接至所述第一输入和所述第二输入的第二端子、以及被耦接以接收所述功率控制信号的控制端子，其中，响应于所述功率控制信号的断言，所述开关将所述第一输入耦接至所述栅控电压电源节点并且将所述第二输入耦接至所述栅控电压电源节点。

3.根据权利要求1所述的功率控制电路，其中所述第一参考电压在所述第一电压比较器内部，并且所述第二参考电压在所述第二电压比较器内部。

4.根据权利要求1所述的功率控制电路，其中所述多个晶体管中的至少两个晶体管具有不同的尺寸。

5.根据权利要求1所述的功率控制电路，其中：

所述第一电压比较器包括：

第四晶体管(204)，具有耦接至所述第一输入的控制电极、第一供电电极、以及耦接至所述第一输出的第二供电电极；以及

第五晶体管(206)，具有耦接至所述第一输入的控制电极、耦接至所述第一输出的第一供电电极、以及第二供电电极；以及

所述第二电压比较器包括：

第六晶体管(216)，具有耦接至所述第二输入的控制电极、第一供电电极、以及耦接至所述第二输出的第二供电电极；以及

第七晶体管(218)，具有耦接至所述第二输入的控制电极、耦接至所述第二输出的第一供电电极、以及第二供电电极。

6.根据权利要求5所述的功率控制电路，其中所述第四晶体管和所述第五晶体管之间的尺寸的比率决定所述第一参考电压，并且所述第六晶体管和所述第七晶体管之间的尺寸的比率决定所述第二参考电压。

7.根据权利要求5所述的功率控制电路，其中：

所述第一电压比较器包括：

第八晶体管(210)，具有耦接至所述第四晶体管的所述第一供电电极的第一供电电极、耦接至所述第一输出的控制电极、以及耦接至地面的第二供电电极；

所述第二电压比较器包括：

第九晶体管(222)，具有耦接至所述第六晶体管的所述第一供电电极的第一供电电极、耦接至所述第二输出的控制电极、以及耦接至地面的第二供电电极；以及

第十晶体管(224)，具有耦接至所述第七晶体管的所述第二供电电极的第一供电电极、耦接至所述第二输出的控制电极、以及耦接至所述电源节点的第二供电电极。

8.根据权利要求7所述的功率控制电路，其中所述第六晶体管与所述第四晶体管具有相同的尺寸，并且所述第七晶体管与所述第五晶体管具有相同的尺寸。

9.根据权利要求7所述的功率控制电路，其中所述第一电压比较器包括具有耦接至所述第五晶体管的所述第二供电电极的第一供电电极、耦接至所述第一输出的控制电极、以及耦接至所述电源节点的第二供电电极的第十一晶体管(212)。

10.根据权利要求5所述的功率控制电路，其中所述第四晶体管和所述第五晶体管耦接在所述电源节点和地面之间，并且所述第六晶体管和所述第七晶体管耦接在所述电源节点和地面之间。

11.一种对栅控电压电源节点上电的方法，包括：

响应于开始上电所述栅控电压电源节点，将耦接在所述栅控电压电源节点和电源节点之间的第一晶体管(102)置于导通状态；

检测所述栅控电压电源节点的电压何时达到第一参考电压和第二参考电压，其中所述第二参考电压大于所述第一参考电压；

当所述栅控电压电源节点的所述电压达到所述第一参考电压时，将耦接在所述栅控电压电源节点和所述电源节点之间的第二晶体管(104)置于导通状态；以及

当所述栅控电压电源节点的所述电压达到所述第二参考电压时，将耦接在所述栅控电压电源节点和所述电源节点之间的第三晶体管(106)置于导通状态。

12.根据权利要求11所述的方法，其中所述第三晶体管大于所述第一和所述第二晶体管中的至少一个。

13.根据权利要求11所述的方法，其中检测所述栅控电压电源节点的电压何时达到第一参考电压是通过第一电压检测器(112)来执行的，并且检测所述栅控电压电源节点的电压何时达到第二参考电压是通过第二电压检测器(114)来执行的，其中所述第一电压检测器包括具有对应所述第一参考电压的第一跳变点的第一反相器，并且所述第二电压检测器包括具有对应所述第二参考电压的第二跳变点的第二反相器。

14.根据权利要求13所述的方法，其中每个所述第一电压检测器和所述第二电压检测器进一步表征为施密特触发器。

15.一种功率控制电路，包括：

第一晶体管(102)，具有耦接至电源节点的第一供电电极、被耦接以接收上电控制信号的控制电极、以及耦接至栅控电压电源节点的第二供电电极，响应于开始上电所述栅控电压电源节点，将所述第一晶体管(102)置于导通状态；

第二晶体管(104)，具有耦接至所述电源节点的第一供电电极、控制电极、以及耦接至所述栅控电压电源节点的第二供电电极；

第三晶体管(106)，具有耦接至所述电源节点的第一供电电极、控制电极、以及耦接至所述栅控电压电源节点的第二供电电极；

开关(108)，具有耦接至所述栅控电压电源节点的第一端子、第二端子、以及被耦接以接收所述上电控制信号的控制端子；

第一反相器(112)，耦接在所述开关的所述第二端子和所述第二晶体管的所述控制栅极之间，其中所述第一反相器具有第一跳变点，当所述栅控电压电源节点的电压达到第一参考电压时，将所述第二晶体管(104)置于导通状态；以及

第二反相器(114)，耦接在所述开关的所述第二端子和所述第三晶体管的所述控制栅极之间，其中所述第二反相器具有大于所述第一跳变点的第二跳变点，当所述栅控电压电源节点的电压达到第二参考电压时，将所述第三晶体管(106)置于导通状态，其中所述第二参考电压大于所述第一参考电压。

16.根据权利要求15所述的功率控制电路，其中所述第三晶体管大于所述第一晶体管和所述第二晶体管中的至少一个。

17.根据权利要求15所述的功率控制电路，其中：

所述第一反相器包括：

第四晶体管(204)，具有第一供电电极、耦接至所述开关的所述第二端子的控制电极、以及耦接至所述第二晶体管的所述控制电极的第二供电电极；

第五晶体管(206)，具有耦接至所述第四晶体管的所述第二供电电极和所述第二晶体管的所述控制电极的第一供电电极、耦接至所述开关的所述第二端子的控制电极、以及第二供电端子，其中所述第四晶体管和所述第五晶体管耦接在所述电源节点和地面节点之间；以及

所述第二反相器包括：

第六晶体管(216)，具有第一供电电极、耦接至所述开关的所述第二端子的控制电极、以及耦接至所述第三晶体管的所述控制电极的第二供电电极；以及

第七晶体管(218)，具有耦接至所述第六晶体管的所述第二供电电极和所述第三晶体管的所述控制电极的第一供电电极、耦接至所述开关的所述第二端子的控制电极、以及第二供电端子，其中所述第六晶体管和所述第七晶体管耦接在所述电源节点和所述地面节点之间。

18.根据权利要求17所述的功率控制电路，进一步包括：

第八晶体管(210)，具有耦接至所述第四晶体管的所述第一供电电极的第一供电电极、耦接至所述第二晶体管的所述控制电极的控制电极、以及耦接至所述地面节点的第二供电电极；

第九晶体管(222)，具有耦接至所述第六晶体管的所述第一供电电极的第一供电电极、耦接至所述第三晶体管的所述控制电极的控制电极、以及耦接至所述地面节点的第二供电电极；以及

第十晶体管(224)，具有耦接至所述第七晶体管的所述第二供电电极的第一供电电极、耦接至所述第三晶体管的所述控制电极的控制电极、以及耦接至所述电源节点的第二供电电极。

19.根据权利要求18所述的功率控制电路，还包括：

第十一晶体管(212)，具有耦接至所述第五晶体管的所述第二供电电极的第一供电电极、耦接至所述第二晶体管的所述控制电极的控制电极、以及耦接至所述电源节点的第二供电电极。