JP2014103748A - マルチレベルインバータ - Google Patents

Abstract

【課題】３レベル以上のマルチレベルインバータに関し、スイッチング素子の破壊を回避しつつ、故障による安全性の低下を抑制する。
【解決手段】インバータ１００は、正端子Ｐ_１および負端子Ｎとの間に直列接続されたスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、Ｘ_２、Ｙ_２、Ｚ_２と、スイッチング素子同士の各接続点と中間端子Ｇとの間にそれぞれ接続された逆阻止型スイッチング素子１１０と、交流出力端子Ｏ_Ｕ、Ｏ_Ｖ、Ｏ_Ｗと、複数のスイッチング素子のオンオフを切り替えるための制御信号を生成する制御部１２０と、交流出力端子の出力電圧を遮断する遮断信号が入力されると制御信号の状態にかかわらず、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２への制御信号をそれぞれ遮断する制御信号遮断回路１４０と、制御信号遮断回路の故障を診断する監視部１６０とを備える。
【選択図】図１

Description

本発明は、直流電力を交流電力に変換するマルチレベルインバータに関する。

直流電力を交流電力に変換するインバータに関し、直流電圧が印加された正端子、負端子、および、中間端子との接続をスイッチング素子（半導体スイッチ）によって切り換えるマルチレベルインバータの普及が進んでいる。中間端子に接続されたスイッチング素子では、正端子や負端子に接続されたスイッチング素子に比べてスイッチングする電圧が小さいため、耐圧の低いものを選択でき、電気特性が比較的よいものを採用することができる。

しかし、インバータに接続された電動機の緊急停止を試みた時、すべてのスイッチング素子を同時にオフにすると、耐圧の低い中間端子に接続されたスイッチング素子に正端子と負端子との電位差が加わり破損するおそれがある。そこで、電動機の緊急停止時に、正端子および負端子に接続されたスイッチング素子を先にオフし、中間端子に接続されたスイッチング素子を少し遅らせてオフにする構成が提案されている（例えば、特許文献１）。

ところで、近年、電気機器などについて、故障による人的被害を伴う事故を回避するため、リスクを許容範囲に収めるように定めた種々の国際規格が策定されている。例えば、ＩＥＣ６１８００−５−２では、電動機の緊急停止時、電動機を確実に停止するＳＴＯ（安全トルクオフ）機能の搭載が要求される。

２レベルインバータに関し、ＩＥＣ６１８００−５−２に適合する構成としては、正端子に接続されたスイッチング素子を無効化する回路と、負端子に接続されたスイッチング素子を無効化する回路を個別に設けるものが提案されている（例えば、特許文献２）。２レベルインバータでは、正端子と負端子のいずれか一方のスイッチング素子が無効化されれば電動機への出力が遮断されるため、上記のいずれか一方の回路が故障していたとしても、他方の回路が正常に機能すれば、電動機が停止されることとなる。

特開２００２−０７８３５１号公報 特開２０１０−２８４０５１号公報

例えば、特許文献１に記載のような３レベル以上のマルチレベルインバータに関し、特許文献２に記載の２レベルインバータのように、各端子に接続されたスイッチング素子を無効化する回路を、端子ごとに個別に設けたとする。この場合、正端子、負端子、中間端子のうち、いずれか１つの端子に接続されたスイッチング素子を無効化しても、残りの２つの端子間が通電するので、少なくとも２つの端子に接続されたスイッチング素子を無効化しなければ安全な機能停止ができない。

また、上記のように、特許文献１に記載の技術に基づく順に、スイッチング素子を無効化することで、スイッチング素子の破損を回避できる可能性が高まる。しかし、３レベル以上のマルチレベルインバータでは、２レベルインバータに比べて、機能停止のための回路が複雑となることから故障率が高くなり、安全性が低下してしまうおそれがある。

そこで、本発明は、このような課題に鑑み、３レベル以上のマルチレベルインバータに関し、スイッチング素子の破壊を回避しつつ、故障による安全性の低下を抑制することが可能なマルチレベルインバータを提供することを目的としている。

上記課題を解決するために、本発明のマルチレベルインバータは、電位が高い順に第１から第ｎ（ｎは３以上の自然数）まで配された複数の直流入力端子と、第１の直流入力端子、および、第ｎの直流入力端子との間に直列に接続された第１から第ｎ−１のスイッチング素子と、第１から第ｎ−１のスイッチング素子同士の各接続点と第２から第ｎ−１の直流入力端子との間にそれぞれ接続された第１から第ｎ−２の逆阻止型スイッチング素子と、第１から第ｎ−１のスイッチング素子同士のいずれかの接続点に接続される交流出力端子と、第１から第ｎ−１のスイッチング素子、および、第１から第ｎ−２の逆阻止型スイッチング素子のオンオフを切り替えるための制御信号を生成する制御部と、交流出力端子の出力電圧を遮断するための出力遮断信号が入力されると、制御信号の状態にかかわらず、第１のスイッチング素子、および、第ｎ−１のスイッチング素子への制御信号をそれぞれ遮断する制御信号遮断回路と、制御信号遮断回路に制御信号遮断回路の故障診断のための診断信号を出力し、当該診断信号に対する制御信号遮断回路からの応答に基づいて、制御信号遮断回路の故障を診断する監視部と、を備えることを特徴とする。

制御信号遮断回路は、診断信号が入力されると、制御信号の状態にかかわらず、第１のスイッチング素子、および、第ｎ−１のスイッチング素子への制御信号をそれぞれ遮断してもよい。

監視部は、診断信号に対する制御信号遮断回路からの応答が制御信号遮断回路の故障を示す場合、第１のスイッチング素子、および、第ｎ−１のスイッチング素子への制御信号をそれぞれ遮断させてもよい。

制御信号遮断回路は、出力遮断信号または診断信号のいずれかが入力されると、それぞれ、制御信号を遮断するための制御遮断信号を出力する２組の論理回路を有し、監視部は、２組の論理回路のいずれか一方に、診断信号を出力する。当該診断信号に対する論理回路からの応答である制御遮断信号が、制御信号遮断回路の故障を示す場合、２組の論理回路のいずれか他方に、第１のスイッチング素子、および、第ｎ−１のスイッチング素子への制御信号をそれぞれ遮断させてもよい。

本発明のマルチレベルインバータは、制御信号遮断回路に出力遮断信号が入力されると、制御部に制御遮断信号を出力する。そして、制御信号遮断回路は、出力遮断信号が入力されて所定時間が経過した後に、制御信号の状態にかかわらず、第１のスイッチング素子、および、第ｎ−１のスイッチング素子への制御信号をそれぞれ遮断してもよい。このとき、制御部は、制御遮断信号が入力されると、所定時間が経過する前に、複数のスイッチング素子のうち、１のスイッチング素子と第ｎ−１のスイッチング素子以外のスイッチング素子、および、第１から第ｎ−２の逆阻止型スイッチング素子をオンさせてもよい。

本発明のマルチレベルインバータは、制御部と、第１のスイッチング素子、および、第ｎ−１のスイッチング素子との間における制御信号の入力経路に設けられ、発光素子と受光素子で構成されたフォトカプラをさらに備えてもよい。このとき、制御信号遮断回路は、発光素子への電源電圧の印加を停止することで、第１のスイッチング素子、および、第ｎ−１のスイッチング素子への制御信号をそれぞれ遮断する。

本発明のマルチレベルインバータは、制御部と、第１のスイッチング素子、および、第ｎ−１のスイッチング素子との間における制御信号の入力経路に設けられ、出力をハイインピーダンスに切り替え可能なスリーステート回路をさらに備えてもよい。このとき、制御信号遮断回路は、制御信号遮断回路のすべての出力をハイインピーダンスに切り替えることで、第１のスイッチング素子、および、第ｎ−１のスイッチング素子への制御信号をそれぞれ遮断する。

本発明のマルチレベルインバータは、制御部と、第１のスイッチング素子、および、第ｎ−１のスイッチング素子との間における制御信号の入力経路に設けられ、発光素子と受光素子で構成されたフォトカプラ、および、出力をハイインピーダンスに切り替え可能なスリーステート回路の直列回路をさらに備えてもよい。このとき、制御信号遮断回路は、発光素子への電源電圧の印加を停止し、かつ、制御信号遮断回路のすべての出力をハイインピーダンスに切り替えることで、第１のスイッチング素子、および、第ｎ−１のスイッチング素子をオフする。

以上のように本発明では、３レベル以上のマルチレベルインバータに関し、故障があっても安全に出力電圧を遮断し、かつ、スイッチング素子の破壊を回避する。

第１の実施形態におけるインバータの概略的な構成を示した説明図である。 出力電圧の遮断処理を説明するための説明図である。 監視部の故障診断処理を説明するための説明図である。 第２の実施形態におけるインバータの概略的な構成を示した説明図である。 変形例におけるインバータの概略的な構成を示した説明図である。 第３の実施形態におけるインバータの概略的な構成を示した第１の図である。 第３の実施形態におけるインバータの概略的な構成を示した第２の図である。

以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値などは、発明の理解を容易とするための例示にすぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書及び図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また本発明に直接関係のない要素は図示を省略する。

（第１の実施形態：インバータ１００）
図１は、第１の実施形態におけるインバータ１００の概略的な構成を示した説明図である。インバータ１００は、直流入力端子（正端子Ｐ_１、負端子Ｎ、中間端子Ｇ）と、スイッチング素子（第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２）と、逆阻止型スイッチング素子１１０と、還流ダイオード１１２と、制御部１２０と、フォトカプラ１３０と、制御信号遮断回路１４０と、遅延回路１５０、１５２と、監視部１６０とを含んで構成される。

本実施形態のインバータ１００は、電位が高い順に第１から第ｎ（ｎは３以上の自然数）まで配された複数の直流入力端子を備えるインバータである。ここでは、ｎが３、すなわち、第１の直流入力端子（正端子Ｐ_１）、第２の直流入力端子（中間端子Ｇ）、および、第３の直流入力端子（負端子Ｎ）を備える３レベルインバータを例に挙げる。したがって、ｎ＝３となり、スイッチング素子は、第１から第２（３−１）のスイッチング素子まで存在することとなる。インバータ１００によって直流から３相交流に変換された電力は、Ｕ相、Ｖ相、Ｗ相それぞれに対応する交流出力端子Ｏ_Ｕ、Ｏ_Ｖ、Ｏ_Ｗから電動機Ｍに出力される。

インバータ１００には、正端子Ｐ_１、および、負端子Ｎとの間に第１および第２のスイッチング素子が直列に接続されている。このうち、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１は、コレクタが正端子Ｐ_１に接続され、エミッタが逆阻止型スイッチング素子１１０を介して中間端子Ｇに接続され、ベースが後述する制御部１２０に接続されている。また、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２は、エミッタが負端子Ｎに接続され、コレクタが逆阻止型スイッチング素子１１０を介して中間端子Ｇに接続され、ベースが制御部１２０に接続される。

交流出力端子Ｏ_Ｕ、Ｏ_Ｖ、Ｏ_Ｗは、それぞれ、第１から第ｎ−１のスイッチング素子、すなわち、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２の各接続点に接続される。すなわち、交流出力端子Ｏ_Ｕ、Ｏ_Ｖ、Ｏ_Ｗは、複数のスイッチング素子同士のいずれかの接続点に接続されることとなる。

逆阻止型スイッチング素子１１０は、それぞれ、第１から第ｎ−１のスイッチング素子である。ここでは、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２の各接続点と、第２から第ｎ−１の直流入力端子（ここでは、ｎが３であるから第２の直流入力端子のみ）、すなわち、第２の直流入力端子（中間端子Ｇ）との間に１つずつ接続される。ｎが４以上である場合、逆阻止型スイッチング素子１１０は、第１から第ｎ−２まで設けられる。

逆阻止型スイッチング素子１１０は、逆耐圧を持つ２つのスイッチング素子（素子Ｕ_２、Ｖ_２、Ｗ_２と素子Ｘ_１、Ｙ_１、Ｚ_１）を逆並列に接続して構成される。

逆阻止型スイッチング素子１１０を、他のスイッチング素子（第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２）と中間端子Ｇとの間に接続する構成により、従来の双方向スイッチを設ける場合に比べ、逆耐圧を担うダイオードの数を削減できる。それと共に、ダイオードを削減した分、オン電圧を低減することが可能となる。

また、各スイッチング素子（第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２）には、逆起電力による過電圧を回避するため、還流ダイオード１１２が配される。還流ダイオード１１２は、カソードがコレクタに接続され、アノードがエミッタに接続される。かかる還流ダイオード１１２とスイッチング素子の組によってアームが構成されている。

制御部１２０は、ＦＰＧＡ（Field-Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）で構成される。制御部１２０は、不図示の外部装置からの外部信号に応じ、パルス信号（ゲートパルス）で形成された制御信号を生成し、スイッチング素子（第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２）のオンオフおよび逆阻止型スイッチング素子１１０の各方向のオンオフを切り替える。図１においては、理解を容易とするため、制御部１２０からスイッチング素子までの接続経路を一部省略して示す。

そして、制御部１２０は、例えば制御信号をＰＷＭ（Pulse Width Modulation）制御して、交流出力端子Ｏ_Ｕにおける出力電圧波形、交流出力端子Ｏ_Ｖにおける出力電圧波形、および、交流出力端子Ｏ_Ｗにおける出力電圧波形を生成する。このとき、制御部１２０は、外部装置からの外部信号によって指示された周波数の交流電圧波形を疑似的に再現させる。

制御部１２０は、電動機Ｍを運転している場合において、外部装置から電動機Ｍを停止する制御信号を受信すると、当該制御信号の生成を停止して、スイッチング素子をオフする。このとき、制御部１２０は、逆阻止型スイッチング素子１１０（素子Ｕ_２、Ｖ_２、Ｗ_２、Ｘ_１、Ｙ_１、Ｚ_１）よりも先に、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２への制御信号の生成を停止する（スイッチをオフする）。かかる構成により、逆阻止型スイッチング素子１１０に大きな電圧が加わるのを抑制することが可能となる。

ところで、制御部１２０は、上述したように、ＰＷＭ制御などによって、各スイッチング素子のオンおよびオフの時間を調整するといった高い計算能力を有する。しかし、その反面、そのような複雑な処理に対応するため構造が複雑とならざるを得ず、故障リスクがある。そこで、本実施形態では、電動機Ｍの緊急停止時などにおいて、電動機Ｍを確実に停止するＳＴＯ（安全トルクオフ）機能を、フォトカプラ１３０および制御信号遮断回路１４０によって実装している。

フォトカプラ１３０は、制御部１２０と、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２との間における制御信号の入力経路に設けられる。フォトカプラ１３０は、発光素子１３２（発光ダイオード）と受光素子１３４（フォトトランジスタ）で構成され、発光素子１３２のアノードに、後述する制御信号遮断回路１４０からの電圧が印加されている。制御部１２０は、負論理を用い、発光素子１３２のカソードに接続された端子の電圧をローレベルにすることで、発光素子１３２を発光させて制御信号を出力する。また、受光素子１３４のコレクタには正端子Ｐ_１が接続されている。かかるフォトカプラ１３０によって、制御部１２０から第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２への制御信号の経路における絶縁を保ったまま信号伝達が可能となる。

制御信号遮断回路１４０は、電動機Ｍの緊急停止時などにおいて、外部装置からの外部信号に応じ、制御遮断信号をフォトカプラ１３０に出力する。フォトカプラ１３０は、出力遮断信号が入力されると、制御信号の入力の有無にかかわらず、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２への制御信号を遮断する。このとき、外部装置から出力される外部信号は、交流出力端子Ｏ_Ｕ、Ｏ_Ｖ、Ｏ_Ｗの出力電圧を遮断するための出力遮断信号である。なお、出力遮断信号の送信元となる外部装置は、制御部１２０に外部信号を送信する外部装置と同一であってもよいし、別の装置であってもよい。

ここで、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２のオフ処理は、フォトカプラ１３０の発光素子１３２のアノードへの電源電圧の印加の停止によって遂行される。すなわち、制御信号遮断回路１４０は、フォトカプラ１３０への電圧の印加を停止することで、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２への制御信号をそれぞれ遮断する。本実施形態においては、このフォトカプラ１３０への電圧の印加の停止が、制御部１２０からスイッチング素子への制御信号を遮断するための制御遮断信号となる。

本発明のマルチレベルインバータは、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２への制御信号を遮断する機構にフォトカプラ１３０を用いる。これによって、制御部１２０と第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２との接続を一度に切断することが可能となり、簡易な構成で電動機Ｍを停止することができる。その上、万が一、スイッチング素子側から異常な電流が流れてきても、フォトカプラ１３０によって絶縁性が確保されているので、制御部１２０の故障を回避することが可能となる。また、制御部１２０側のクロック周波数などの高周波が、スイッチング素子側に伝わって生じるノイズも抑制することができる。

また、本実施形態において、制御信号遮断回路１４０は２組の論理回路１４２、１４４と、遅延回路１５０、１５２と、トランジスタ１５４、１５６とで構成される。論理回路１４２、１４４には、出力遮断信号がそれぞれ個別に入力される。ここで、論理回路１４２、１４４に外部信号を送信する外部装置は、論理回路１４２、１４４それぞれに対し個別に設けられていてもよいし、同一の装置であってもよい。論理回路１４２、１４４は、それぞれ、出力遮断信号が入力されると制御遮断信号を出力する回路であって、当該インバータ１００においては、論理回路１４２、１４４によるトルクオフ機能が冗長化されている。

遅延回路１５０、１５２は、それぞれ論理回路１４２、１４４からフォトカプラ１３０への電圧の伝達経路に設けられる。遅延回路１５０は、コレクタ側が正端子Ｐ_２に接続されたトランジスタ１５４のベースに接続され、トランジスタ１５４のエミッタ側はトランジスタ１５６のコレクタ側に接続される。

遅延回路１５２は、トランジスタ１５６のベースに接続され、フォトカプラ１３０は、それぞれ、トランジスタ１５６のエミッタに並列接続される。このように、直列に接続されたトランジスタ１５４、１５６それぞれのベースを、遅延回路１５０、１５２を介して論理回路１４２、１４４に接続している。

そのため、論理回路１４２、１４４のいずれか一方でも電圧の印加が停止すれば、フォトカプラ１３０に電圧が印加されない構造となっている。すなわち、論理回路１４２、１４４は、それぞれ、個別にトルクオフ機能を遂行することができる。

そして、遅延回路１５０、１５２は、論理回路１４２、１４４による第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２のオフ処理を、制御部１２０の制御信号によるスイッチング素子のオフ処理よりも遅延させる。

図２は、出力電圧の遮断処理を説明するための説明図である。交流電圧を出力して電動機Ｍを運転している場合において、図２（ａ）に示すように、制御部１２０が外部装置から電動機Ｍを停止する外部信号を受信したとする。同時に、制御信号遮断回路１４０を構成する論理回路１４２、１４４も、それぞれ、出力遮断信号を受信する。

そして、制御信号遮断回路１４０は、出力遮断信号が入力されると、フォトカプラ１３０に対し、遅延回路１５０、１５２を介して制御遮断信号を出力する。図１に示すように、この制御遮断信号は、遅延回路１５０への入力と並列して制御部１２０にも入力されるため、制御部１２０は、外部信号の入力が正常に行われなかった場合であっても、電動機Ｍを停止する制御を開始することが可能となる。

制御部１２０は、図２（ｂ）に示すように、所定時間が経過する前に、逆阻止型スイッチング素子１１０をオンに維持させる制御信号を出力する。その後、制御部１２０は、図２（ｃ）に示すように、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２をオフさせる制御信号を出力する。このとき、フォトカプラ１３０の発光素子１３２のアノードにはまだ電源電圧が印加されており、制御信号はフォトカプラ１３０を介して第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２に伝達される。

このとき、逆阻止型スイッチング素子１１０が正常にオンとなって、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２を正常にオフすることができれば、スイッチング素子の破壊を回避することが可能となる。

また、図２（ｄ）に示すように、制御部１２０が、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２を正常にオフできないという事態も想定される。この場合であっても、図２（ｅ）に示すように、制御信号遮断回路１４０に出力遮断信号が入力されて所定時間が経過すると、遅延回路１５０、１５２を通過した制御遮断信号は、フォトカプラ１３０に到達する。すると、フォトカプラ１３０の発光素子１３２のアノードへの電圧の印加が停止される。こうして、制御信号遮断回路１４０は、制御信号の状態にかかわらず、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２への制御信号をそれぞれ遮断する（ＳＴＯ（安全トルクオフ）機能）。

そして、所定時間が経過し、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２がオフされた後、制御部１２０は、図２（ｂ）に示すように、逆阻止型スイッチング素子１１０をオフさせる制御信号を出力する。

なお、制御部１２０が逆阻止型スイッチング素子１１０を正常にオフできなかったとしても、電動機Ｍに出力されるのは中間端子Ｇの電位のみなので、電動機Ｍは停止する。

しかし、制御信号遮断回路１４０が故障すると、上記のようなＳＴＯ機能が働かなかなくなってしまう。そこで、インバータ１００は、制御信号遮断回路１４０の故障を診断する監視部１６０を備える。ここでは、まず監視部１６０が、電動機Ｍが停止中（制御部１２０による制御信号が生成されていないとき）に故障診断を行う場合について説明する。

監視部１６０は、所定の契機（例えば、所定周期毎）に応じ、制御信号遮断回路１４０の故障を診断するための診断信号を論理回路１４２、１４４それぞれに出力する。診断信号は、例えば遮断信号と同じように論理回路１４２、１４４を機能させる。

そして、監視部１６０には、制御信号遮断回路１４０からの応答として、論理回路１４２、１４４、遅延回路１５０、１５２、トランジスタ１５４、１５６を経て出力された制御遮断信号が入力される。このトランジスタ１５４、１５６から出力された制御遮断信号によって、故障診断処理が為される。

図３は、監視部１６０の故障診断処理を説明するための説明図である。電動機Ｍが停止中に監視部１６０による故障診断処理が開始されると、監視部１６０は診断信号１を送信する。なお、故障診断処理中、制御部１２０による制御信号が生成されると、故障診断処理は中止される。

図３に示すように、診断信号１、および、診断信号２は、それぞれ矩形のパルス波で構成され、監視部１６０は、診断信号１と診断信号２を、時間的に重複しないタイミングで出力する。そして、監視部１６０は、診断信号１に対応する制御遮断信号１、および、診断信号２に対応する制御遮断信号２をそれぞれ監視する。

具体的に、監視部１６０は、診断信号１の出力開始後、制御遮断信号１が入力されるまでの遅延時間Ｔ_１と、論理回路１４２および遅延回路１５０に基づいて特定される正常な遅延時間範囲とを比較する。遅延時間が正常な遅延時間範囲に含まれない場合、監視部１６０は、制御信号遮断回路１４０（論理回路１４２、遅延回路１５０、トランジスタ１５４のいずれか）が故障していると判断する。

同様に、監視部１６０は、診断信号２の出力開始後、制御遮断信号２が入力されるまでの遅延時間Ｔ_２と、論理回路１４４および遅延回路１５２に基づいて特定される正常な遅延時間範囲とを比較する。遅延時間が正常な遅延時間範囲に含まれない場合、監視部１６０は、制御信号遮断回路１４０（論理回路１４４、遅延回路１５２、トランジスタ１５６のいずれか）が故障していると判断する。

また、診断信号１、および、診断信号２は矩形波で構成される。ここで、監視部１６０は、上記の遅延時間Ｔ_１、Ｔ_２に加え、診断信号１、および、診断信号２の出力終了から、制御遮断信号１、および、制御遮断信号２の入力終了までの遅延時間Ｔ_３、Ｔ_４を測定する。そして、それぞれ対応する正常な遅延時間と比較して故障を判断する。

加えて、監視部１６０は、診断信号１、および、診断信号２それぞれの出力開始から出力終了までの時間幅Ｔ_５、Ｔ_６と、制御遮断信号１、および、制御遮断信号２それぞれの入力開始から入力終了までの時間幅Ｔ_７、Ｔ_８とを比較する。これによって、許容される誤差範囲に含まれるか否かに基づいて、故障を判断する。

ここでは、電動機Ｍが停止中に故障診断が行われる場合について説明したが、電動機Ｍが稼働中であっても、監視部１６０による故障診断は遂行可能である。例えば、制御信号遮断回路１４０に加えて、監視部１６０にも出力遮断信号が入力される構成とする。この場合、故障診断中、フォトカプラ１３０の発光素子１３２のアノードへの電圧の印加を行う手段を別途設け、監視部１６０は、出力遮断信号が入力されていないときに故障診断を行う。また、トランジスタ１５４、１５６を並列接続することで、論理回路１４２、１４４のいずれか一方を通常動作させたまま、いずれか他方の故障診断を遂行してもよい。

こうして、監視部１６０は、２組の論理回路１４２、１４４のいずれか一方に、診断信号を出力し、当該診断信号に対する論理回路１４２、１４４からの応答である制御遮断信号を検出する。そして、監視部１６０は、制御遮断信号が制御信号遮断回路１４０の故障を示す場合、２組の論理回路１４２、１４４のいずれか他方に、診断信号を出力する。このようにして、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２への制御信号をそれぞれ遮断させる。

監視部１６０を備える構成により、インバータ１００は、制御信号遮断回路１４０が故障した場合、その故障を容易に検出、改修することが可能となる。そして、論理回路１４２、１４４の両方が同時に故障する確率は両者の故障率を乗算したものであるため、論理回路が一つの場合に比べ、安全性を格段に向上することができる。

また、本実施形態では、論理回路１４２、１４４のうち、いずれか一方が故障したとしても、他方が電動機Ｍのトルクオフ機能を遂行するため、インバータ１００は、安全性のさらなる向上が可能となる。

また、本実施形態では、制御信号遮断回路１４０が２つの論理回路１４２、１４４を備える場合について説明したが、制御信号遮断回路１４０は論理回路を２つ備えなくてもよい。その場合であっても、監視部１６０は、診断信号に対する制御信号遮断回路１４０からの応答が制御信号遮断回路１４０の故障を示すと、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２への制御信号をそれぞれ遮断させる。

具体的には、監視部１６０がフォトカプラ１３０の発光素子１３２のアノードへの電圧の印加を停止できるように構成すればよい（図示しない）。また、監視部１６０が制御部１２０に制御信号遮断回路１４０の故障を通知できるような経路（図示しない）を設け、制御部１２０の制御信号によって第１のスイッチング素子Ｕ１、Ｖ１、Ｗ１、および、第２のスイッチング素子Ｘ２、Ｙ２、Ｚ２をオフさせてもよい。その他、監視部１６０が制御信号遮断回路１４０の故障を検出した場合、第１のスイッチング素子Ｕ１、Ｖ１、Ｗ１、および、第２のスイッチング素子Ｘ２、Ｙ２、Ｚ２をオフできれば手段は特に限定しない。

（第２の実施形態：インバータ２００）
上述した第１の実施形態では、フォトカプラ１３０を備え、制御信号遮断回路１４０がフォトカプラ１３０への電圧の印加を停止する。こうすることで、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２のオフ処理を遂行する場合について説明した。第２の実施形態では、フォトカプラ１３０の代わりにスリーステート回路２３０、２３２を備える。そして、制御信号遮断回路２４０がスリーステート回路２３０、２３２を介して、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２のオフ処理を遂行する場合について説明する。なお、第２の実施形態において、上記第１の実施形態と同様の構成については同一の符号を付し、その詳細な説明は省略する。

図４は、第２の実施形態におけるインバータ２００の概略的な構成を示した説明図である。図４に示すように、インバータ２００は、直流入力端子（正端子Ｐ_１、負端子Ｎ、中間端子Ｇ）と、スイッチング素子（第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２）と、逆阻止型スイッチング素子１１０と、還流ダイオード１１２と、制御部１２０と、スリーステート回路２３０、２３２と、プルダウン回路２３４と、ＯＲ回路２３６、２３８と、制御信号遮断回路２４０と、遅延回路１５０、１５２と、監視部１６０とを含んで構成される。ここでは、第１の実施形態と構成が異なるスリーステート回路２３０、２３２、プルダウン回路２３４、ＯＲ回路２３６、２３８、制御信号遮断回路２４０について詳述する。

スリーステート回路２３０、２３２は、それぞれ、出力をハイインピーダンスに切替可能なロジック回路で構成され、制御部１２０と、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２との間に設けられる。また、スリーステート回路２３０は、スリーステート回路２３２よりも制御部１２０側に接続される。

プルダウン回路２３４は、スリーステート回路２３０とスリーステート回路２３２との接続経路、および、スリーステート回路２３２と第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２との接続経路にそれぞれ接続される。プルダウン回路２３４は、スリーステート回路２３０、２３２の出力がハイインピーダンスであるとき、出力をローレベルに固定する。その結果、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２はオフされることとなる。

ここでは、インバータ２００にプルダウン回路２３４が配される場合について説明した。しかし、スリーステート回路２３０、２３２の出力がハイインピーダンスのときに第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２がオフとなるように設計すれば、プルダウン回路２３４の代わりにプルアップ回路を配してもよい。

制御信号遮断回路２４０は、外部装置からの出力遮断信号を受けると、制御信号の出力の有無にかかわらず、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２への制御信号をそれぞれ遮断してオフする。

具体的に、制御信号遮断回路２４０は、論理回路２４２、２４４と、プルダウン回路２３４と、ＯＲ回路２３６、２３８とで構成される。論理回路２４２、２４４は、スリーステート回路２３０、２３２にそれぞれ接続される。論理回路２４２、２４４は、当該スリーステート回路２３０、２３２のすべての出力を一度にハイインピーダンスにするように制御し、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２への制御信号をそれぞれ遮断してオフする。

スリーステート回路２３０、２３２の両回路が直列に接続されているため、いずれか一方の出力がハイインピーダンスとなれば、接続先の第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２はオフされる。すなわち、論理回路２４２、２４４はいずれも個別にトルクオフ機能を有している。

このように、上述した第１の実施形態と同様、インバータ２００において、制御信号遮断回路２４０に遮断信号が入力される。そして、制御部１２０による制御信号の生成状態にかかわらず、制御信号遮断回路２４０が第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２をオフする。したがって、逆阻止型スイッチング素子１１０の過電圧による破壊を抑制し、かつ、ＳＴＯ機能によって安全性を向上することが可能となる。

特に、第２の実施形態では、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２をオフする機構にスリーステート回路２３０、２３２を用いる。これによって、インバータ２００は、経年劣化の影響が小さく、電動機Ｍのトルクオフを確実に遂行することができる。

また、スリーステート回路２３０の出力は、プルダウン回路２３４を介して一つのＯＲ回路２３６に入力され、同様に、スリーステート回路２３２の出力は、プルダウン回路２３４を介して一つのＯＲ回路２３８に入力される。監視部１６０は、ＯＲ回路２３６、および、ＯＲ回路２３８のそれぞれの論理和出力によって故障診断処理を行う。すなわち、スリーステート回路２３０をハイインピーダンスにしたにもかかわらず、ＯＲ回路２３６、２３８がハイレベルを出力していれば、その出力に対応する論理回路２４２、２４４が故障していると判断する。

このように、上述した第１の実施形態と同様、監視部１６０を備える構成により、インバータ２００は、論理回路２４２、２４４のうち、いずれか一方が故障したとしても、その故障を容易に検出、改修できる。論理回路２４２、２４４の両方が同時に故障する確率は両者の故障率を乗算したものであるため、スリーステート回路が一つの場合に比べ、安全性を格段に向上することができる。

図５は、変形例におけるインバータ２００ａの概略的な構成を示した説明図である。図５において、上記図１、図４で示したものと実質的に同等である各スイッチング素子の構成については、制御部１２０側の信号の流れを理解し易いように拡大して示すため、図示を省略する。

インバータ２００ａは、図５に示すように、上記の第１の実施形態および第２の実施形態を組み合わせ、フォトカプラ１３０とスリーステート回路２３２を両方備える。

詳細には、制御部１２０と、Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２との間における制御信号の入力経路に、フォトカプラ１３０、および、スリーステート回路２３２の直列回路を設ける。

そして、フォトカプラ１３０は、発光素子１３２のアノードに、遅延回路１５０とトランジスタ１５４を介して論理回路１４２に接続され、制御信号遮断回路１４０からの電圧が印加されている。また、スリーステート回路２３２は、遅延回路１５２を介して論理回路１４４に接続される。

そして、制御信号遮断回路２４０ａは、発光素子１３２への電源電圧の印加を停止し、かつ、スリーステート回路２３２のすべての出力を一度にハイインピーダンスにするように制御する。これによって、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２への制御信号をそれぞれ遮断してオフする。

フォトカプラ１３０とスリーステート回路２３２では、構造が異なるため、温度、湿度、振動等の環境条件に対する耐久性が異なる。したがって、フォトカプラ１３０とスリーステート回路２３２の両方が同時に壊れる確率は、２つのフォトカプラ１３０、または、２つのスリーステート回路２３０、２３２が同時に壊れる確率よりも低い。そのため、インバータ２００ａは、安全性をさらに向上することが可能となる。

（第３の実施形態：インバータ３００）
上述した第１、第２の実施形態では、３レベルインバータであるインバータ１００、２００について説明した。第３の実施形態では、５レベルインバータであるインバータ３００について説明する。なお、第３の実施形態において、上記第１、第２の実施形態と同様の構成については同一の符号を付し、その詳細な説明は省略する。

図６は、第３の実施形態におけるインバータ３００の概略的な構成を示した第１の図であり、図７は、第３の実施形態におけるインバータ３００の概略的な構成を示した第２の図である。ここでは、理解し易いように各図を拡大して示すため、１つのインバータ３００を２図に分けて示す。また、図６、図７においては、理解を容易とするため、図６に示す制御部３２０から図７に示す各スイッチング素子までの接続経路を一部省略して示す。

図６および図７に示すように、インバータ３００は、第１の直流入力端子ｂ_１〜第５の直流入力端子ｂ_５と、スイッチング素子（第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、第２のスイッチング素子Ｕ_４、Ｖ_４、Ｗ_４、第３のスイッチング素子Ｘ_１、Ｙ_１、Ｚ_１、第４のスイッチング素子Ｘ_４、Ｙ_４、Ｚ_４、第５のスイッチング素子Ｕ_５、Ｖ_５、Ｗ_５、第６のスイッチング素子Ｘ_５、Ｙ_５、Ｚ_５）と、逆阻止型スイッチング素子３１０と、還流ダイオード１１２と、制御部３２０と、フォトカプラ３３０と、制御信号遮断回路１４０と、遅延回路１５０、１５２、３５８と、監視部１６０とを含んで構成される。ここでは、第１の実施形態と構成が異なる第１の直流入力端子ｂ_１〜第５の直流入力端子ｂ_５、スイッチング素子、逆阻止型スイッチング素子３１０、制御部３２０、フォトカプラ３３０、遅延回路３５８について詳述する。

直流入力端子は、電位が高い順に第１の直流入力端子ｂ_１から第５の直流入力端子ｂ_５まで配される。すなわち、第１の実施形態ではｎが３であったのに対し、第３の実施形態ではｎが５となる。

インバータ３００には、第１の直流入力端子ｂ_１、および、第５の直流入力端子ｂ_５との間に複数のスイッチング素子（第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、第２のスイッチング素子Ｕ_４、Ｖ_４、Ｗ_４、第３のスイッチング素子Ｘ_１、Ｙ_１、Ｚ_１、第４のスイッチング素子Ｘ_４、Ｙ_４、Ｚ_４、第５のスイッチング素子Ｕ_５、Ｖ_５、Ｗ_５、第６のスイッチング素子Ｘ_５、Ｙ_５、Ｚ_５）が接続されている。

このうち、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１は、コレクタが正端子Ｐ_１に接続され、エミッタが逆阻止型スイッチング素子３１０を介して第２の直流入力端子ｂ_２に接続され、ベースが制御部３２０に接続されている。また、第４（第ｎ−１）のスイッチング素子Ｘ_４、Ｙ_４、Ｚ_４は、エミッタが第５の直流入力端子ｂ_５に接続され、コレクタが逆阻止型スイッチング素子３１０を介して第４の直流入力端子ｂ_４に接続され、ベースが制御部３２０に接続される。

また、第２のスイッチング素子Ｕ_４、Ｖ_４、Ｗ_４、および、第３のスイッチング素子Ｘ_１、Ｙ_１、Ｚ_１は、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および、第４のスイッチング素子Ｘ_４、Ｙ_４、Ｚ_４の間に、直列に接続される。さらに、相ごとにそれぞれ直列に接続された第５のスイッチング素子Ｕ_５、Ｖ_５、Ｗ_５、および、第６のスイッチング素子Ｘ_５、Ｙ_５、Ｚ_５は、相ごとにそれぞれ直列に接続された第２のスイッチング素子Ｕ_４、Ｖ_４、Ｗ_４、および、第３のスイッチング素子Ｘ_１、Ｙ_１、Ｚ_１に、並列に接続される。交流出力端子Ｏ_Ｕ、Ｏ_Ｖ、Ｏ_Ｗは、それぞれ、第５のスイッチング素子Ｕ_５、Ｖ_５、Ｗ_５、および、第６のスイッチング素子Ｘ_５、Ｙ_５、Ｚ_５の各接続点に接続される。

逆阻止型スイッチング素子３１０は、それぞれ、複数のスイッチング素子、ここでは、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、および第２のスイッチング素子Ｕ_４、Ｖ_４、Ｗ_４の相ごとの接続点と第２の直流入力端子ｂ_２との間に１つずつ接続される。さらに、逆阻止型スイッチング素子３１０は、第３のスイッチング素子Ｘ_１、Ｙ_１、Ｚ_１、および第４のスイッチング素子Ｘ_４、Ｙ_４、Ｚ_４の相ごとの接続点と第４の直流入力端子ｂ_４との間にも１つずつ接続される。逆阻止型スイッチング素子３１０は、逆耐圧を持つ２つのスイッチング素子（素子Ｕ_２、Ｖ_２、Ｗ_２と素子Ｕ_３、Ｖ_３、Ｗ_３、素子Ｘ_２、Ｙ_２、Ｚ_２と素子Ｘ_３、Ｙ_３、Ｚ_３）を逆並列に接続して構成される。

制御部３２０は、上記第１の実施形態と同様の構成であるが、スイッチング素子の数が増えたために部分的に異なる挙動を示す。具体的には、電動機Ｍを運転している場合において、外部装置から電動機Ｍを停止する制御信号を受信すると、当該制御信号の生成を停止して、スイッチング素子をオフする。このとき、制御部３２０は、逆阻止型スイッチング素子３１０、および、第２のスイッチング素子Ｕ_４、Ｖ_４、Ｗ_４、第３のスイッチング素子Ｘ_１、Ｙ_１、Ｚ_１、第５のスイッチング素子Ｕ_５、Ｖ_５、Ｗ_５、第６のスイッチング素子Ｘ_５、Ｙ_５、Ｚ_５よりも先に、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第４のスイッチング素子Ｘ_４、Ｙ_４、Ｚ_４への制御信号の生成を停止する。

この状態であっても、第２の直流入力端子ｂ_２から第４の直流入力端子ｂ_４と、交流出力端子Ｏ_Ｕ、Ｏ_Ｖ、Ｏ_Ｗとの間で通電が可能である。このため、不用意に残りのスイッチング素子（逆阻止型スイッチング素子３１０、第２のスイッチング素子Ｕ_４、Ｖ_４、Ｗ_４、第３のスイッチング素子Ｘ_１、Ｙ_１、Ｚ_１、第５のスイッチング素子Ｕ_５、Ｖ_５、Ｗ_５、第６のスイッチング素子Ｘ_５、Ｙ_５、Ｚ_５）をオフすると過電圧によって破壊するおそれがある。

そこで、次に、逆阻止型スイッチング素子３１０への制御信号の生成を停止する。その後、第２のスイッチング素子Ｕ_４、Ｖ_４、Ｗ_４、第３のスイッチング素子Ｘ_１、Ｙ_１、Ｚ_１、第５のスイッチング素子Ｕ_５、Ｖ_５、Ｗ_５、第６のスイッチング素子Ｘ_５、Ｙ_５、Ｚ_５への制御信号の生成を停止する。このような順序でスイッチング素子をオフすることでスイッチング素子の破壊を回避する。

フォトカプラ３３０は、上記第１の実施形態のフォトカプラ１３０と同様の構成である。ただし、制御部３２０と第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、第２のスイッチング素子Ｕ_４、Ｖ_４、Ｗ_４との間に加えて、制御部３２０と逆阻止型スイッチング素子３１０（素子Ｕ_２、Ｖ_２、Ｗ_２と素子Ｕ_３、Ｖ_３、Ｗ_３、素子Ｘ_２、Ｙ_２、Ｚ_２と素子Ｘ_３、Ｙ_３、Ｚ_３）との間における制御信号の入力経路にも設けられる。

フォトカプラ３３０は、上記フォトカプラ１３０と同様、トランジスタ１５６のエミッタに並列接続される。トランジスタ１５６のエミッタから第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、第２のスイッチング素子Ｕ_４、Ｖ_４、Ｗ_４への制御信号の遮断を行うフォトカプラ３３０ａまでは、そのまま制御遮断信号が伝達される。

一方、トランジスタ１５６のエミッタから逆阻止型スイッチング素子３１０への制御信号の遮断を行うフォトカプラ３３０ｂまでの接続経路には、遅延回路３５８が設けられている。そのため、トランジスタ１５６から制御遮断信号が出力されると、まず、フォトカプラ３３０ａによって第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１、第２のスイッチング素子Ｕ_４、Ｖ_４、Ｗ_４への制御信号が遮断される。その後、フォトカプラ３３０ｂによって逆阻止型スイッチング素子３１０への制御信号の遮断が行われる。

遅延回路１５０、１５２、３５８による遅延時間が経過した後、制御部３２０は、残りのスイッチング素子（第２のスイッチング素子Ｕ_４、Ｖ_４、Ｗ_４、第３のスイッチング素子Ｘ_１、Ｙ_１、Ｚ_１、第５のスイッチング素子Ｕ_５、Ｖ_５、Ｗ_５、第６のスイッチング素子Ｘ_５、Ｙ_５、Ｚ_５）への制御信号の生成を停止する。

上述したように、第３の実施形態のインバータ３００によれば、５レベルインバータであっても、スイッチング素子の破壊を回避しつつ、ＳＴＯ機能を遂行することが可能となる。また、上記第１、第２の実施形態および変形例と同様、監視部１６０を備えるため、制御信号遮断回路１４０が故障した場合、その故障を容易に検出、改修でき、安全性を向上することができる。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる実施形態に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

上述した第１から第３の実施形態では、制御信号遮断回路１４０、２４０は、２つの論理回路１４２、１４４、２４２、２４４を備えて冗長化して構成される場合について説明した。しかし、制御信号遮断回路１４０、２４０は冗長化せずともよい。

また、上述した第１、第２の実施形態、変形例では、３レベルインバータであるインバータ１００、２００、２００ａについて説明し、第３の実施形態では、５レベルインバータであるインバータ３００について説明した。しかし、インバータは、３レベル以上であればよく、４レベルインバータであってもよいし、６レベル以上のインバータであってもよい。

本発明は、直流電力を交流電力に変換するマルチレベルインバータに利用することができる。

ｂ_１ …第１の直流入力端子
ｂ_２ …第２の直流入力端子
ｂ_３ …第３の直流入力端子
ｂ_４ …第４の直流入力端子
ｂ_５ …第５の直流入力端子
Ｍ …電動機
Ｎ …負端子（第３の直流入力端子）
Ｇ …中間端子（第２の直流入力端子）
Ｐ_１ …正端子（第１の直流入力端子）
Ｏ_Ｕ、Ｏ_Ｖ、Ｏ_Ｗ …交流出力端子
Ｕ_１、Ｖ_１、Ｗ_１ …第１のスイッチング素子
Ｘ_２、Ｙ_２、Ｚ_２、Ｕ_４、Ｖ_４、Ｗ_４ …第２のスイッチング素子
Ｘ_１、Ｙ_１、Ｚ_１ …第３のスイッチング素子
Ｘ_４、Ｙ_４、Ｚ_４ …第４のスイッチング素子
Ｕ_５、Ｖ_５、Ｗ_５ …第５のスイッチング素子
Ｘ_５、Ｙ_５、Ｚ_５ …第６のスイッチング素子
１００、２００、２００ａ、３００ …インバータ（マルチレベルインバータ）
１１０、３１０ …逆阻止型スイッチング素子
１２０、３２０ …制御部
１３０、３３０（３３０ａ、３３０ｂ） …フォトカプラ
１３２ …発光素子
１３４ …受光素子
１４０、２４０、２４０ａ …制御信号遮断回路
１４２、１４４、２４２、２４４ …論理回路
１５０、１５２ …遅延回路
１６０ …監視部
２３０、２３２ …スリーステート回路

上記課題を解決するために、本発明のマルチレベルインバータは、電位が高い順に第１から第ｎ（ｎは３以上の奇数）まで配された複数の直流入力端子と、第１の直流入力端子、および、第ｎの直流入力端子との間に直列に接続された第１から第ｎ−１のスイッチング素子と、第１から第ｎ−１のスイッチング素子同士の接続点である第１から第ｎ−２の各接続点と第２から第ｎ−１の直流入力端子との間にそれぞれ接続された第ｎから第（ｎ−１）（３／２）のスイッチング素子と、第１から第ｎ−１のスイッチング素子同士のいずれかの接続点に接続される交流出力端子と、第１から第（ｎ−１）（３／２）のスイッチング素子のオンオフを切り替えるための制御信号を生成する制御部と、交流出力端子の出力電圧を遮断するための出力遮断信号が入力されると、制御信号の状態にかかわらず、第（ｎ＋１）／２の直流入力端子との電位差が最も大きい直流入力端子に直接接続されたスイッチング素子から第（ｎ＋１）／２の直流入力端子との電位差が最も小さい直流入力端子に直接接続されたスイッチング素子の順に制御信号をそれぞれ遮断する制御信号遮断回路と、制御信号遮断回路に制御信号遮断回路の故障診断のための診断信号を出力し、当該診断信号に対する制御信号遮断回路からの応答に基づいて、制御信号遮断回路の故障を診断する監視部と、を備えることを特徴とする。

制御信号遮断回路は、診断信号が入力されると、制御信号の状態にかかわらず、第（ｎ＋１）／２の直流入力端子との電位差が最も大きい直流入力端子に直接接続されたスイッチング素子から第（ｎ＋１）／２の直流入力端子との電位差が最も小さい直流入力端子に直接接続されたスイッチング素子の順に制御信号をそれぞれ遮断してもよい。

監視部は、診断信号に対する制御信号遮断回路からの応答が制御信号遮断回路の故障を示す場合、制御信号の状態にかかわらず、第（ｎ＋１）／２の直流入力端子との電位差が最も大きい直流入力端子に直接接続されたスイッチング素子から第（ｎ＋１）／２の直流入力端子との電位差が最も小さい直流入力端子に直接接続されたスイッチング素子の順に制御信号をそれぞれ遮断させてもよい。

制御信号遮断回路は、出力遮断信号または診断信号のいずれかが入力されると、それぞれ、制御信号を遮断するための制御遮断信号を出力する２組の論理回路を有し、監視部は、２組の論理回路のいずれか一方に、診断信号を出力する。当該診断信号に対する論理回路からの応答である制御遮断信号が、制御信号遮断回路の故障を示す場合、２組の論理回路のいずれか他方に、制御信号の状態にかかわらず、第（ｎ＋１）／２の直流入力端子との電位差が最も大きい直流入力端子に直接接続されたスイッチング素子から第（ｎ＋１）／２の直流入力端子との電位差が最も小さい直流入力端子に直接接続されたスイッチング素子の順に制御信号をそれぞれ遮断させてもよい。

本発明のマルチレベルインバータは、制御信号遮断回路に出力遮断信号が入力されると、制御部に制御遮断信号を出力する。そして、制御信号遮断回路は、出力遮断信号が入力されて所定時間が経過した後に、制御信号の状態にかかわらず、第（ｎ＋１）／２の直流入力端子との電位差が最も大きい直流入力端子に直接接続されたスイッチング素子から第（ｎ＋１）／２の直流入力端子との電位差が最も小さい直流入力端子に直接接続されたスイッチング素子の順に制御信号をそれぞれ遮断してもよい。このとき、制御部は、制御遮断信号が入力されると、所定時間が経過する前に、複数のスイッチング素子のうち、１のスイッチング素子と第ｎ−１のスイッチング素子以外のスイッチング素子をオンさせてもよい。

本発明のマルチレベルインバータは、制御部と、第（ｎ＋１）／２の直流入力端子以外の直流入力端子に直接接続されたスイッチング素子との間における制御信号の入力経路に設けられ、発光素子と受光素子で構成されたフォトカプラをさらに備えてもよい。このとき、制御信号遮断回路は、発光素子への電源電圧の印加を停止することで、制御信号の状態にかかわらず、第（ｎ＋１）／２の直流入力端子との電位差が最も大きい直流入力端子に直接接続されたスイッチング素子から第（ｎ＋１）／２の直流入力端子との電位差が最も小さい直流入力端子に直接接続されたスイッチング素子の順に制御信号をそれぞれ遮断する。

本発明のマルチレベルインバータは、制御部と、第（ｎ＋１）／２の直流入力端子以外の直流入力端子に直接接続されたスイッチング素子との間における制御信号の入力経路に設けられ、出力をハイインピーダンスに切り替え可能なスリーステート回路をさらに備えてもよい。このとき、制御信号遮断回路は、制御信号遮断回路のすべての出力をハイインピーダンスに切り替えることで、制御信号の状態にかかわらず、第（ｎ＋１）／２の直流入力端子との電位差が最も大きい直流入力端子に直接接続されたスイッチング素子から第（ｎ＋１）／２の直流入力端子との電位差が最も小さい直流入力端子に直接接続されたスイッチング素子の順に制御信号をそれぞれ遮断する。

本発明のマルチレベルインバータは、制御部と、第（ｎ＋１）／２の直流入力端子以外の直流入力端子に直接接続されたスイッチング素子との間における制御信号の入力経路に設けられ、発光素子と受光素子で構成されたフォトカプラ、および、出力をハイインピーダンスに切り替え可能なスリーステート回路の直列回路をさらに備えてもよい。このとき、制御信号遮断回路は、発光素子への電源電圧の印加を停止し、かつ、制御信号遮断回路のすべての出力をハイインピーダンスに切り替えることで、制御信号の状態にかかわらず、第（ｎ＋１）／２の直流入力端子との電位差が最も大きい直流入力端子に直接接続されたスイッチング素子から第（ｎ＋１）／２の直流入力端子との電位差が最も小さい直流入力端子に直接接続されたスイッチング素子の順に制御信号をそれぞれ遮断する。

本実施形態のインバータ１００は、電位が高い順に第１から第ｎ（ｎは３以上の奇数）まで配された複数の直流入力端子を備えるインバータである。ここでは、ｎが３、すなわち、第１の直流入力端子（正端子Ｐ_１）、第２の直流入力端子（中間端子Ｇ）、および、第３の直流入力端子（負端子Ｎ）を備える３レベルインバータを例に挙げる。したがって、ｎ＝３となり、スイッチング素子は、第１から第２（＝第ｎ−１）のスイッチング素子まで存在することとなる。インバータ１００によって直流から３相交流に変換された電力は、Ｕ相、Ｖ相、Ｗ相それぞれに対応する交流出力端子Ｏ_Ｕ、Ｏ_Ｖ、Ｏ_Ｗから電動機Ｍに出力される。

インバータ１００には、正端子Ｐ_１、および、負端子Ｎとの間に第１および第２のスイッチング素子が直列に接続されている。このうち、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１は、コレクタが正端子Ｐ_１に接続され、エミッタが逆阻止型スイッチング素子１１０を介して中間端子Ｇに接続され、ゲートが後述する制御部１２０に接続されている。また、第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２は、エミッタが負端子Ｎに接続され、コレクタが逆阻止型スイッチング素子１１０を介して中間端子Ｇに接続され、ゲートが制御部１２０に接続される。

逆阻止型スイッチング素子１１０は、それぞれ、第ｎから第（ｎ−１）（３／２）のスイッチング素子である。ここでは、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１および第２のスイッチング素子Ｘ_２、Ｙ_２、Ｚ_２の各接続点と、第２から第ｎ−１の直流入力端子（ここでは、ｎが３であるから第２の直流入力端子のみ）、すなわち、第２の直流入力端子（中間端子Ｇ）との間に１つずつ接続される。

そして、フォトカプラ１３０は、発光素子１３２のアノードに、遅延回路１５０とトランジスタ１５４を介して論理回路１４２に接続されることで、制御信号遮断回路２４０ａからの電圧が印加されている。また、スリーステート回路２３２は、遅延回路１５２を介して論理回路１４４に接続される。

このうち、第１のスイッチング素子Ｕ_１、Ｖ_１、Ｗ_１は、コレクタが正端子Ｐ_１に接続され、エミッタが逆阻止型スイッチング素子３１０を介して第２の直流入力端子ｂ_２に接続され、ゲートが制御部３２０に接続されている。また、第４（＝第ｎ−１）のスイッチング素子Ｘ_４、Ｙ_４、Ｚ_４は、エミッタが第５の直流入力端子ｂ_５に接続され、コレクタが逆阻止型スイッチング素子３１０を介して第４の直流入力端子ｂ_４に接続され、ゲートが制御部３２０に接続される。

また、上述した第１、第２の実施形態、変形例では、３レベルインバータであるインバータ１００、２００、２００ａについて説明し、第３の実施形態では、５レベルインバータであるインバータ３００について説明した。しかし、インバータは、３レベル以上であればよく、７レベル以上のインバータであってもよい。

Claims (8)

1. 電位が高い順に第１から第ｎ（ｎは３以上の自然数）まで配された複数の直流入力端子と、
   前記第１の直流入力端子、および、前記第ｎの直流入力端子との間に直列に接続された第１から第ｎ−１のスイッチング素子と、
   前記第１から第ｎ−１のスイッチング素子同士の各接続点と第２から第ｎ−１の直流入力端子との間にそれぞれ接続された第１から第ｎ−２の逆阻止型スイッチング素子と、
   前記第１から第ｎ−１のスイッチング素子同士のいずれかの接続点に接続される交流出力端子と、
   前記第１から第ｎ−１のスイッチング素子、および、前記第１から第ｎ−２の逆阻止型スイッチング素子のオンオフを切り替えるための制御信号を生成する制御部と、
   前記交流出力端子の出力電圧を遮断するための出力遮断信号が入力されると、前記制御信号の状態にかかわらず、前記第１のスイッチング素子、および、前記第ｎ−１のスイッチング素子への前記制御信号をそれぞれ遮断する制御信号遮断回路と、
   前記制御信号遮断回路に該制御信号遮断回路の故障診断のための診断信号を出力し、当該診断信号に対する該制御信号遮断回路からの応答に基づいて、前記制御信号遮断回路の故障を診断する監視部と、
   を備えることを特徴とするマルチレベルインバータ。
2. 前記制御信号遮断回路は、前記診断信号が入力されると、前記制御信号の状態にかかわらず、前記第１のスイッチング素子、および、前記第ｎ−１のスイッチング素子への前記制御信号をそれぞれ遮断することを特徴とする請求項１に記載のマルチレベルインバータ。
3. 前記監視部は、前記診断信号に対する前記制御信号遮断回路からの応答が該制御信号遮断回路の故障を示す場合、前記第１のスイッチング素子、および、前記第ｎ−１のスイッチング素子への前記制御信号をそれぞれ遮断させることを特徴とする請求項１または２に記載のマルチレベルインバータ。
4. 前記制御信号遮断回路は、前記出力遮断信号または前記診断信号のいずれかが入力されると、それぞれ、前記制御信号を遮断するための制御遮断信号を出力する２組の論理回路を有し、
   前記監視部は、前記２組の論理回路のいずれか一方に、前記診断信号を出力し、当該診断信号に対する該論理回路からの応答である前記制御遮断信号が、該制御信号遮断回路の故障を示す場合、該２組の論理回路のいずれか他方に、前記第１のスイッチング素子、および、前記第ｎ−１のスイッチング素子への前記制御信号をそれぞれ遮断させることを特徴とする請求項１から３のいずれか１項に記載のマルチレベルインバータ。
5. 前記制御信号遮断回路は、前記出力遮断信号が入力されると、前記制御部に前記制御遮断信号を出力し、該出力遮断信号が入力されて所定時間が経過した後に、前記制御信号の状態にかかわらず、前記第１のスイッチング素子、および、前記第ｎ−１のスイッチング素子への該制御信号をそれぞれ遮断し、
   前記制御部は、前記制御遮断信号が入力されると、前記所定時間が経過する前に、前記複数のスイッチング素子のうち、前記１のスイッチング素子と前記第ｎ−１のスイッチング素子以外のスイッチング素子、および、前記第１から第ｎ−２の逆阻止型スイッチング素子をオンさせることを特徴とする請求項１から４のいずれか１項に記載のマルチレベルインバータ。
6. 前記制御部と、前記第１のスイッチング素子、および、前記第ｎ−１のスイッチング素子との間における前記制御信号の入力経路に設けられ、発光素子と受光素子で構成されたフォトカプラをさらに備え、
   前記制御信号遮断回路は、前記発光素子への電源電圧の印加を停止することで、前記第１のスイッチング素子、および、前記第ｎ−１のスイッチング素子への前記制御信号をそれぞれ遮断することを特徴とする請求項１から５のいずれか１項に記載のマルチレベルインバータ。
7. 前記制御部と、前記第１のスイッチング素子、および、前記第ｎ−１のスイッチング素子との間における前記制御信号の入力経路に設けられ、出力をハイインピーダンスに切り替え可能なスリーステート回路をさらに備え、
   前記制御信号遮断回路は、前記制御信号遮断回路のすべての出力をハイインピーダンスに切り替えることで、前記第１のスイッチング素子、および、前記第ｎ−１のスイッチング素子への前記制御信号をそれぞれ遮断することを特徴とする請求項１から５のいずれか１項に記載のマルチレベルインバータ。
8. 前記制御部と、前記第１のスイッチング素子、および、前記第ｎ−１のスイッチング素子との間における前記制御信号の入力経路に設けられ、発光素子と受光素子で構成されたフォトカプラ、および、出力をハイインピーダンスに切り替え可能なスリーステート回路の直列回路をさらに備え、
   前記制御信号遮断回路は、前記発光素子への電源電圧の印加を停止し、かつ、前記制御信号遮断回路のすべての出力をハイインピーダンスに切り替えることで、前記第１のスイッチング素子、および、前記第ｎ−１のスイッチング素子をオフすることを特徴とする請求項１から５のいずれか１項に記載のマルチレベルインバータ。

Images