CN111816111B - 驱动芯片及显示装置 - Google Patents
驱动芯片及显示装置 Download PDFInfo
- Publication number
- CN111816111B CN111816111B CN202010652790.7A CN202010652790A CN111816111B CN 111816111 B CN111816111 B CN 111816111B CN 202010652790 A CN202010652790 A CN 202010652790A CN 111816111 B CN111816111 B CN 111816111B
- Authority
- CN
- China
- Prior art keywords
- clock signal
- control
- output
- signal
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 19
- 230000003111 delayed effect Effects 0.000 claims abstract description 16
- 108010001267 Protein Subunits Proteins 0.000 claims 1
- 230000001808 coupling effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 14
- 230000008878 coupling Effects 0.000 description 13
- 238000010168 coupling process Methods 0.000 description 13
- 238000005859 coupling reaction Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 241001270131 Agaricus moelleri Species 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000002688 persistence Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
Abstract
本发明属于显示技术领域，涉及驱动芯片及显示装置，其中，驱动芯片包括时钟信号生成模块和时钟信号调整模块。时钟信号生成模块的输出端与时钟信号调整模块相连，用于输出时钟信号至时钟信号调整模块。时钟信号调整模块还包括延时单元，延时单元的一端与时钟信号生成模块的输出端相连，延时单元的另一端分别与源极驱动电路和栅极驱动电路相连，时钟信号调整模块用于根据控制信号调整与时钟信号生成模块的输出端串接的延时单元的电阻的阻值以延时时钟信号，并输出延时后的时钟信号。其中，延时后的时钟信号的输出时间与源极驱动电路输出源极驱动信号的输出时间不同步。因此，能够减小时钟信号和源极输出信号之间的耦合影响以降低面板噪声。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种驱动芯片及显示装置。
背景技术
目前，显示装置通常包括显示面板、源极驱动器(source driver)、栅极驱动器(gate driver)、时序控制器(timing controller)及伽马电压驱动电路。其中，显示面板包含多个像素单元Px、多条数据线DL和多条栅极线GL。在显示面板中，所有像素单元Px可以形成多行多列的矩阵。每一像素单元Px可以包括开关单元TFT，其可以由一条数据线DL和一条栅极线GL所驱动，以在一特定时间区域开启，使得像素单元Px可显示对应的灰阶。源极驱动器驱动各数据线DL，以将灰阶数据传输到每一行的像素单元PX。栅极驱动器驱动各栅极线GL，以控制每一列的像素单元Px中开关单元TFT的开启状态，在一特定时间区间内，开关单元TFT的开关状态为开启，使像素单元Px显示对应的灰阶。利用视觉暂留的原理，人眼可以看到完整的显示画面。时序控制器用于控制栅极驱动器依序驱动显示面板的各栅极线GL，并控制源极驱动器于各栅极驱动器依序被驱动时，送入相对应的图像数据至显示面板的各个数据线DL。伽马电压驱动电路可以产生红光伽马电压和红光参考电压，以用于校正红光灰阶数据。伽马电压驱动电路还可以产生绿光伽马电压和绿光参考电压，以用于校正绿光灰阶数据。伽马电压驱动电路可以产生蓝光伽马电压和蓝光参考电压，以用于校正蓝光灰阶数据。
但是，目前使用栅极驱动技术的触摸屏在工作时，源极驱动器输出源极输出信号和时序控制器输出时钟信号之间的耦合是不可避免的(例如通常源极驱动器输出源极输出信号的输出时间和时序控制器输出时钟信号的输出时间是同步的，因此时钟信号与源极输出信号会存在信号耦合)，并且源极驱动器输出源极输出信号和时序控制器输出时钟信号之间的耦合会引起面板噪声，而面板噪声较大时则会干扰触摸屏的触控灵敏度导致使用不流畅，因此，研发人员一直在研究如何尽量减小或改善源极驱动器输出源极输出信号和时序控制器输出时钟信号的耦合以尽量避免上述触控屏的一系列问题。
针对以上问题，本领域技术人员一直在寻求解决方法。
前面的叙述在于提供一般的背景信息，并不一定构成现有技术。
发明内容
本发明要解决的技术问题在于，针对上述现有技术的缺陷，提供了驱动芯片及显示装置，通过调整时钟信号输出端串接的电阻的阻值以实现对时钟信号的输出进行延时，因此驱动芯片在工作时能够使得源极驱动电路输出源极输出信号的输出时间和时序控制电路输出时钟信号的输出时间是存在一定的差异以避免此时时钟信号与源极输出信号发生信号耦合，进而实现减小或改善时钟信号和源极输出信号之间的耦合影响以降低面板噪声的目的。
本发明提供的一种驱动芯片，该驱动芯片包括时钟信号生成模块和时钟信号调整模块。时钟信号生成模块的输出端与时钟信号调整模块相连，用于输出时钟信号至时钟信号调整模块。时钟信号调整模块还包括延时单元，延时单元的一端与时钟信号生成模块的输出端相连，延时单元的另一端分别与源极驱动电路和栅极驱动电路相连，时钟信号调整模块用于根据控制信号调整与时钟信号生成模块的输出端串接的延时单元的电阻的阻值以延时时钟信号，并输出延时后的时钟信号。其中，延时后的时钟信号的输出时间与源极驱动电路输出源极驱动信号的输出时间不同步。
进一步地，时钟信号调整模块包括开关元件控制单元，延时单元包括多个开关元件及多个电阻子单元。开关元件控制单元与延时单元中的每个开关元件的控制端相连，用于控制每个开关元件的通/断。每个开关元件的输入端均与时钟信号调整模块的输出端相连，每个开关元件的输出端通过串联一个电阻子单元后与时钟信号调整模块的信号输出端相连，每个开关元件串联的电阻子单元的阻值互不相同。
进一步地，每个电阻子单元中包括至少一个电阻。
进一步地，还包括寄存器，寄存器用于为开关元件控制单元提供控制信号，以使得开关元件控制单元根据控制信号控制一个相连的开关元件接通。
进一步地，开关元件控制单元包括第一控制子单元、第二控制子单元及第三控制子单元，延时单元包括第一开关元件、第二开关元件及第三开关元件。第一控制子单元中的第一与门的第一接入端和第二接入端分别接收寄存器提供的第一控制信号和第二控制信号，第一与门的第一输出端与第一开关元件的第一控制端相连。第二控制子单元中的第二与门的第三接入端接收第一控制信号，第二与门的第四接入端通过一非门接收第二控制信号，第二与门的第二输出端与第二开关元件的第二控制端相连。第三控制子单元中的第三与门的第五接入端通过一非门接收第一控制信号，第三与门的第六接入端接收第二控制信号，第三与门的第三输出端与第三开关元件的第三控制端相连。
进一步地，时钟信号生成模块为信号模拟器或Tcon。
进一步地，时钟信号调整模块为数字电位器。
进一步地，数字电位器中的延时单元包括N个阻值相同的电阻，每个电阻依次串联至数字电位器的信号输入端，且每个电阻的两端分别与一个开关元件的输入端相连，且数字电位器用于根据控制信号控制其中一个开关元件接通。其中，每个开关元件的输出端均与数字电位器的信号输出端相连。
进一步地，其中，数字电位器中的开关元件为MOS管。
本发明还提供了一种显示装置，包括如上所描述的驱动芯片。
本发明提供的驱动芯片及显示装置，其中，驱动芯片包括时钟信号生成模块和时钟信号调整模块。时钟信号生成模块的输出端与时钟信号调整模块相连，用于输出时钟信号至时钟信号调整模块。时钟信号调整模块还包括延时单元，延时单元的一端与时钟信号生成模块的输出端相连，延时单元的另一端分别与源极驱动电路和栅极驱动电路相连，时钟信号调整模块用于根据控制信号调整与时钟信号生成模块的输出端串接的延时单元的电阻的阻值以延时时钟信号，并输出延时后的时钟信号。其中，延时后的时钟信号的输出时间与源极驱动电路输出源极驱动信号的输出时间不同步。因此，本发明中的时钟信号调整模块可以根据实际需求通过控制信号调整与时钟信号生成模块的输出端串接的电阻的阻值，从而通过用电阻影响信号输出时延的原理实现对输出的时钟信号进行延时，故而驱动芯片在工作时能够使得源极驱动电路输出源极输出信号的输出时间和时序控制电路输出时钟信号的输出时间是存在一定的差异以避免此时时钟信号与源极输出信号发生信号耦合，进而实现减小或改善时钟信号和源极输出信号之间的耦合影响以降低面板噪声的目的。
附图说明
图1是本发明第一实施例提供的驱动芯片的连接示意图；
图2是本发明第一实施提供的时钟信号调整模块的结构示意图；
图3是本发明第一实施例提供的数字电位器的示意图；
图4是本发明第一实施例提供的驱动芯片的模块结构示意图,；
图5是本发明第一实施例提供的时钟信号的时延控制方法的流程示意图；
图6是本发明第二实施例提供的时钟信号调整模块的示意图；
图7是本发明第三实施例提供的驱动芯片的连接示意图；
图8是本发明第四实施例提供的显示装置的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
尽管本发明使用第一、第二等术语来描述不同的控制信号、控制子单元、开关元件、与门及其端口、非门及其端口等，但是这些控制信号、控制子单元、开关元件、与门及其端口、非门及其端口等并不受这些术语的限制。这些术语仅是用来将一个控制信号、控制子单元、开关元件、与门及其端口、非门及其端口等与另一个控制信号、控制子单元、开关元件、与门及其端口、非门及其端口等区分开来。因此，在本文中，“第一”、“第二”等仅仅是为了区别属性类似的元件，并不意味着这样描述的元件必须依照给定的顺序，或者时间、空间、等级或其它的限制。除非另有定义，否则本发明所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思。
下面结合附图对本发明实施例做进一步详述。
第一实施例：
图1是本发明第一实施例提供的驱动芯片的连接示意图。图2是本发明第一实施提供的时钟信号调整模块的结构示意图。图3是本发明第一实施例提供的数字电位器的示意图。图4是本发明第一实施例提供的驱动芯片的模块结构示意图。图5是本发明第一实施例提供的时钟信号的时延控制方法的流程示意图。为了清楚的描述本发明第一实施例提供的驱动芯片，请参见图1、图2、图3、图4和图5。
参见图1，本发明第一实施例提供的驱动芯片，驱动芯片中的时序控制电路10包括时钟信号生成模块101和时钟信号调整模块102。
其中，时钟信号生成模块101的输出端与时钟信号调整模块102相连，用于输出时钟信号至时钟信号调整模块102。
在一实施方式中，时钟信号生成模块101可以为信号模拟器或Tcon等等生成时钟信号的器件或电路。其中，信号模拟器可以方便技术人员对本实施例中的驱动芯片进行调试。
在一实施方式中，参见图4，时钟信号生成模块101还可以与系统接口(或称SystemInterface)相连，且时钟信号生成模块101的输出端可以通过电平转换模块与时钟信号调整模块102和/或栅极脉冲调制模块相连。
其中，时钟信号调整模块102还包括延时单元B2，延时单元B2的一端与时钟信号生成模块101的输出端相连，延时单元B2的另一端分别与源极驱动电路11和栅极驱动电路12相连，时钟信号调整模块102用于根据控制信号调整与时钟信号生成模块101的输出端串接的延时单元B2的电阻的阻值以延时时钟信号，并输出延时后的时钟信号。其中，延时后的时钟信号的输出时间与源极驱动电路11输出源极驱动信号的输出时间不同步。
在一实施方式中，其中，控制信号可以是驱动芯片中包括控制器或寄存器直接输出的，也可以人为对时钟信号调整模块进行相应的操作后触发的。
在一实施方式中，延时单元B2的另一端分别与源极驱动电路11和栅极驱动电路12相连，即时钟信号调整模块102的信号输出端分别与源极驱动电路11和栅极驱动电路12相连。
在一实施方式中，具体地，信号输出时会因为输出端串接的电阻的阻值大小而对信号的输出时延造成不同程度的影响，故根据此原理，时钟信号调整模块102通过为时钟信号生成模块101的输出端串接不同阻值的电阻能够实现调整时钟信号的输出时延的目的。因此，时钟信号调整模块102根据控制信号调整与时钟信号生成模块101的输出端串接的电阻的阻值后能够调整时钟信号的输出时延，从而在驱动芯片工作时能够使得源极驱动电路11输出源极输出信号的输出时间和时序控制电路10输出时钟信号的输出时间是存在一定的差异以避免此时时钟信号与源极输出信号发生信号耦合，进而实现减小或改善时钟信号和源极输出信号之间的耦合影响以降低面板噪声的目的。
参见图2，在一实施方式中，时钟信号调整模块102包括但不限于开关元件控制单元B1，延时单元B2包括多个开关元件S(例如图2中所示的S1至Sn)及多个电阻子单元r(例如图2中所示的r1至rn)。
在一实施方式中，其中，时钟信号调整模块102中的开关元件控制单元B1与延时单元B2中每个开关元件的控制端相连，用于控制每个开关元件的通/断。
参见图2，在一实施方式中，其中，时钟信号调整模块102中的每个开关元件的输入端均连接于输入节点C1后与时钟信号生成模块101的输出端相连，每个开关元件的输出端分别串联一个电阻子单元r后与时钟信号调整模块102的信号输出端C2相连，每个开关元件S串联的电阻子单元r的阻值互不相同。
在一实施方式中，其中，时钟信号调整模块102中的电阻子单元r中包括至少一个电阻。例如，时钟信号调整模块102包括多个电阻子单元r时，每个电阻子单元r的阻值互不相同，但在每个电阻子单元r中可以均包括一个或多个阻值相同固定电阻。
在一实施方式中，本实施例提供的驱动芯片中还可以包括寄存器A1，寄存器A1可以用于为开关元件控制单元B1提供控制信号，以使得开关元件控制单元B1根据控制信号控制一个相连的开关元件S接通。其中，寄存器A1中不仅可以存储有用于控制开关元件控制单元B1的控制信号，还可以存储有驱动芯片正常工作所需的其他控制信号(例如控制源极驱动电路11的控制信号)。在一实施方式中，用于控制开关元件控制单元B1的控制信号可以是技术人员根据实际控制需求进行设置的。
在其他实施方式中，时钟信号调整模块102可以为数字电位器。
参见图3，在其他实施方式中，数字电位器中延时单元包括N个阻值相同的电阻R，每个电阻R依次串联至数字电位器的信号输入端RI，每个电阻的两端分别与一个开关元件的输入端相连，且数字电位器用于根据控制信号控制其中一个开关元件接通。其中，每个开关元件的输出端均与数字电位器的信号输出端RW相连。
在其他实施方式中，数字电位器中的开关元件为MOS管。
在其他实施方式中，其中，数字电位器(Digital Potentiometer)亦称数控可编程电阻器，是一种代替传统机械电位器(模拟电位器)的新型CMOS数字、模拟混合信号处理的集成电路。数字电位器由数字输入控制，产生一个模拟量的输出。依据数字电位器的不同，抽头电流最大值可以从几百微安到几个毫安。数字电位器采用数控方式调节电阻值的，具有使用灵活、调节精度高、无触点、低噪声、不易污损、抗振动、抗干扰、体积小、寿命长等显著优点，可在许多领域取代机械电位器。
在一实施方式中，本实施例提供的驱动芯片还可以包括稳压电容，该稳压电容可以与时钟信号调整模块102的信号输出端连接。
在一实施方式中，具体地，目前小尺寸的驱动芯片在往0C0D方向发展，外部电路元器件上件少，节约空间成本，但是栅极驱动技术中时钟信号负责栅极驱动电路的开启，时钟信号的高低电压(VGH&VGL)存在近30V压差，且时钟信号电平在不断变化，受耦合波形跌落较大，造成Gn输出不稳定，从而导致寄生电容(或称Cgs)与显示面板内的像素产生耦合，存在影响画质的风险，因此，在最终输出的时钟信号的输出端连接稳压电容后，能够减少栅极驱动技术中产生的波形跌落，使得Gn输出更稳定，降低影响画质的风险。
在一实施方式中，参见图4，本实施例提供的驱动芯片可以包括时序控制电路10、源极驱动电路11和栅极驱动电路12、寄存器14(或称Register)、命令解码器13(或称Command Decoder)、电源电路18(或称DC-DC Power Circuit)、功能模块15、Gamma控制模块16(或称Gamma Adjusting Circuit)、灰度电压发生器17(或称Grayscale VoltageGenerator)、系统接口(或称System Interface)、数模转换模块(简称DAC)、数据锁存器(或称Data Latch)、至少一个电平转换器(或称Level Shift)。其中，时序控制电路10中可以包括时钟信号生成模块101、时钟信号调整模块102、电平转换器，其中，时钟信号生成模块101为Tcon，时钟信号生成模块可以分别与系统接口、寄存器14、电源电路18及电平转换器相连，且时钟信号生成模块101可以将生成的各种信号通过电平转换器进行电平转换后传输至时钟信号调整模块和/或栅极脉冲调制模块(或称Gate PulseModulation，图4中未示出)。
在一实施方式中，驱动芯片中的功能模块15可以包括自适应背光亮度控制模块、色彩调整模块等等。
在一实施方式中，参见图5，本实施例提供的驱动芯片中可以包括控制器，且控制器可以实现如下所描述的时钟信号的时延控制方法：
S11：在驱动芯片开始工作时，获取面板噪声参数；S12:判断面板噪声参数是否符合延时控制条件；若是，则进入S13：根据面板噪声参数获取延时量，以根据延时量控制寄存器输出相应的控制信号至时钟信号调整模块，从而使得时钟信号调整模块延时输出时钟信号。若否，则进入S14：控制时钟信号调整模块正常输出时钟信号。
在一实施方式中，在步骤S11中，驱动芯片开始工作时，例如为驱动芯片通电时。
本发明第一实施例提供的驱动芯片的时序控制电路10中包括时钟信号生成模块101和时钟信号调整模块102。其中，时钟信号生成模块101的输出端与时钟信号调整模块102相连，用于输出时钟信号至时钟信号调整模块102。时钟信号调整模块102还包括延时单元B2，延时单元B2的一端与时钟信号生成模块101的输出端相连，延时单元B2的另一端分别与源极驱动电路11和栅极驱动电路12相连，时钟信号调整模块102用于根据控制信号调整与时钟信号生成模块101的输出端串接的延时单元B2的电阻的阻值以延时时钟信号，并输出延时后的时钟信号。其中，延时后的时钟信号的输出时间与源极驱动电路11输出源极驱动信号的输出时间不同步。因此，本发明第一实施提供的驱动芯片中的时钟信号调整模块102可以根据实际需求通过控制信号调整与时钟信号生成模块101的输出端串接的电阻的阻值，从而通过用电阻影响信号输出时延的原理实现调整时钟信号的输出时延的目的，从而在工作时能够使得源极驱动电路11输出源极输出信号的输出时间和时序控制电路10输出时钟信号的输出时间是存在一定的差异以避免此时时钟信号与源极输出信号发生信号耦合，进而实现减小或改善时钟信号和源极输出信号之间的耦合影响以降低面板噪声的目的。
第二实施例
图6是本发明第二实施例提供的时钟信号调整模块的示意图。为了清楚的描述本发明第二实施例提供的时钟信号调整模块，请参见图1、图2及图6。
本发明第二实施例提供的驱动芯片，其中的时序控制电路10包括时钟信号生成模块101和时钟信号调整模块102。
其中，时钟信号生成模块101的输出端与时钟信号调整模块102相连，用于输出时钟信号至时钟信号调整模块102。
在一实施方式中，时钟信号生成模块101可以为信号模拟器或Tcon等等生成时钟信号的器件或电路。其中，信号模拟器可以方便技术人员对本实施例中的驱动芯片进行调试。
其中，时钟信号调整模块102还包括延时单元B2，延时单元B2的一端与时钟信号生成模块101的输出端相连，延时单元B2的另一端分别与源极驱动电路11和栅极驱动电路12相连，时钟信号调整模块102用于根据控制信号调整与时钟信号生成模块101的输出端串接的延时单元B2的电阻的阻值以延时时钟信号，并输出延时后的时钟信号。其中，延时后的时钟信号的输出时间与源极驱动电路11输出源极驱动信号的输出时间不同步。
在一实施方式中，其中，控制信号可以是控制器或寄存器直接输出的，也可以人为对时钟信号调整模块进行相应的操作后触发的。
在一实施方式中，在一实施方式中，延时单元B2的另一端分别与源极驱动电路11和栅极驱动电路12相连，即时钟信号调整模块102的信号输出端C2分别与源极驱动电路11和栅极驱动电路12相连。
在一实施方式中，时钟信号调整模块102可以包括开关元件控制单元B1，延时单元B2包括多个开关元件及多个电阻子单元。
在一实施方式中，其中，时钟信号调整模块102中的开关元件控制单元与每个开关元件的控制端相连，用于控制每个开关元件的通/断。
在一实施方式中，其中，时钟信号调整模块102中的每个开关元件的输入端均连接于输入节点C1时钟信号生成模块101的相连，每个开关元件的输出端分别串联一个电阻子单元后与时钟信号调整模块102的信号输出端C2相连，每个开关元件串联的电阻子单元的阻值互不相同。
在一实施方式中，时钟信号调整模块102中的电阻子单元中可以包括至少一个电阻。例如，时钟信号调整模块102包括多个电阻子单元时，每个电阻单元的阻值互不相同，但在每个电阻子单元中可以均包括一个或多个阻值相同固定电阻。
在一实施方式中，时钟信号调整模块102还包括寄存器(图中未示出)，寄存器用于为开关元件控制单元B1提供控制信号，以使得开关元件控制单元B1根据控制信号控制一个相连的开关元件接通。其中，寄存器中的控制信号可以是技术人员根据实际控制需求进行设置的。
参见图2和图6，在一实施方式中，开关元件控制单元B1包括第一控制子单元F1、第二控制子单元F2及第三控制子单元F3，延时单元B2包括第一开关元件S1、第二开关元件S2及第三开关元件S3。第一控制子单元F1中的第一与门U1的第一接入端和第二接入端分别接收寄存器提供的第一控制信号K1和第二控制信号K2，第一与门U1的第一输出端与第一开关元件S1的第一控制端相连。第二控制子单元F2中的第二与门U2的第三接入端接收第一控制信号K1，第二与门U2的第四接入端通过一非门u1接收第二控制信号K2，第二与门U2的第二输出端与第二开关元件S2的第二控制端相连。第三控制子单元F3中的第三与门U3的第五接入端通过一非门u2接收第一控制信号K1，第三与门U3的第六接入端接收第二控制信号K2，第三与门U3的第三输出端与第三开关元件S3的第三控制端相连。
在一实施方式中，第一开关元件S1、第二开关元件S2、第三开关元件S3的输入端均通过时钟信号调整模块102的输入节点C1与时钟信号生成模块101相连。其中，第一开关元件S1的输出端与第一电阻单元(包括第一电阻R1和第四电阻R4)串联后与时钟信号调整模块102的信号输出端C2相连。其中，第二开关元件S2的输出端与第二电阻单元(包括第一电阻R2和第四电阻R5)串联后与时钟信号调整模块102的信号输出端C2相连。其中，第三开关元件S3的输出端与第三电阻单元(包括第一电阻R3和第四电阻R6)串联后与时钟信号调整模块102的信号输出端C2相连。每个开关元件串联的电阻单元的阻值互不相同。
参见图6，在一实施方式中，基于以上相同的发明构思，如下对时序控制电路的工作原理进行举例说明：
寄存器提供的控制信号可以包括第一控制信号K1和第二控制信号K2；
当K1＝1，K2＝1时(即由寄存器提供数字信号code：11得到K1和K2)，则仅第一与门的第一输出端有电位输出，从而时钟信号生成模块101输出的初始时钟信号接第一电阻单元(R1＝0Ω，R4＝10kΩ)；
当K1＝1，K2＝0时(即由寄存器提供数字信号code：10得到K1和K2)，则仅第二与门的第二输出端有电位输出，从而时钟信号生成模块101输出的初始时钟信号接第二电阻单元(R2＝510Ω，R5＝10kΩ)；
当K1＝0，K2＝1时(即由寄存器提供数字信号code：01得到K1和K2)，则仅第三与门的第三输出端有电位输出，从而时钟信号生成模块101输出的初始时钟信号接第三电阻单元(R1＝1kΩ，R4＝10kΩ)。
从而，寄存器提供的数字信号code(即控制信号)可以表示时钟信号生成模块101输出的初始时钟信号接不同的电阻，进而后续可以通过调试寄存器中的数字信号code，得到匹配面板噪声最小时的阻值。
在一实施方式中，本实施例提供的驱动芯片的具体实施方式及有益效果可以参考本发明第一实施例提供的驱动芯片，在此将不再赘述。
本发明第二实施例提供的驱动芯片中的时钟信号调整模块102可以根据实际需求通过控制信号调整与时钟信号生成模块101的输出端串接的电阻的阻值，从而通过用电阻影响信号输出时延的原理实现调整时钟信号的输出时延的目的，从而在工作时能够使得源极驱动电路11输出源极输出信号的输出时间和时序控制电路10输出时钟信号的输出时间是存在一定的差异以避免此时时钟信号与源极输出信号发生信号耦合，进而实现减小或改善时钟信号和源极输出信号之间的耦合影响以降低面板噪声的目的。此外，本发明第二实施例提供的驱动芯片通过控制信号控制时钟信号生成模块输出端串接的电阻，从而使得电阻的阻值选择能够根据实际需求进行选择以尽可能实现面板噪声最小，不仅节约了PCB元件，也减少了人为焊接调试的麻烦。
第三实施例：
图7是本发明第三实施例提供的驱动芯片的连接示意图。为了清楚的描述本发明第一实施例提供的驱动芯片，请参见图3和图7。
本发明第一实施例提供的驱动芯片，包括时钟信号生成模块101和数字电位器102’。
其中，时钟信号生成模块101的输出端与数字电位器102’相连，用于输出时钟信号至数字电位器102’。
在一实施方式中，时钟信号生成模块101可以为信号模拟器或Tcon等等生成时钟信号的器件或电路。其中，信号模拟器可以方便技术人员对本实施例中的驱动芯片进行调试。
其中，数字电位器102’还包括延时单元B2，延时单元B2的一端RI与时钟信号生成模块101的输出端相连，延时单元B2的另一端RW分别与源极驱动电路11和栅极驱动电路12相连，数字电位器102’用于根据控制信号调整与时钟信号生成模块101的输出端串接的延时单元B2的电阻的阻值以延时时钟信号，并输出延时后的时钟信号。其中，延时后的时钟信号的输出时间与源极驱动电路11输出源极驱动信号的输出时间不同步。
在一实施方式中，其中，控制信号可以是控制器或寄存器直接输出的，也可以人为对时钟信号调整模块进行相应的操作后触发的。
在一实施方式中，具体地，数字电位器102’的信号输出端RW分别与源极驱动电路11和栅极驱动电路12相连。
在一实施方式中，本发明第一实施例提供的驱动芯片中的技术特征与第一实施例提供的驱动芯片中的在不矛盾的前提下，可以任意组合，在此将不再赘述。
本发明第一实施例提供的驱动芯片中的数字电位器102’可以根据实际需求通过控制信号调整与时钟信号生成模块101的输出端串接的电阻的阻值，从而通过用电阻影响信号输出时延的原理实现调整时钟信号的输出时延的目的，从而在工作时能够使得源极驱动电路11输出源极输出信号的输出时间和时序控制电路输出时钟信号的输出时间是存在一定的差异以避免此时时钟信号与源极输出信号发生信号耦合，进而实现减小或改善时钟信号和源极输出信号之间的耦合影响以降低面板噪声的目的。
第四实施例：
图8是本发明第四实施例提供的显示装置的结构示意图。为了清楚的描述本发明第四实施例提供的显示装置，请参见图8。
本发明第四实施例提供的显示装置，包括如第一实施例或第二实施例或第三实施例所描述的驱动芯片。
在一实施方式中，本实施例提供的显示装置中的驱动芯片还包括时序控制电路10、栅极驱动电路12、源极驱动电路11、显示面板13。
在一实施方式中，其中，显示面板13包含多个像素单元Px、多条数据线DL和多条栅极线GL。在显示面板13中，所有像素单元Px可以形成多行多列的矩阵。每一像素单元Px可以包括开关单元TFT，其可以由一条数据线DL和一条栅极线GL所驱动，以在一特定时间区域开启，使得像素单元Px可显示对应的灰阶。源极驱动电路11驱动各数据线DL，以将灰阶数据传输到每一行的像素单元PX。栅极驱动电路12驱动各栅极线GL，以控制每一列的像素单元Px中开关单元TFT的开启状态，在一特定时间区间内，开关单元TFT的开关状态为开启，使像素单元Px显示对应的灰阶。利用视觉暂留的原理，人眼可以看到完整的显示画面。
在一实施方式中，其中，源极驱动电路11输出源极输出信号的过程中，可以进行数模转换操作(简称DAC)、电平转换操作(或称Level Shift)、数据锁存操作(或称DataLatch)。
在一实施方式中，栅极驱动电路12输出栅极驱动信号的过程中，可以进行电平转换操作。
本发明第四实施例提供的显示装置，包括如第一实施例或第二实施例或第三实施例所描述的驱动芯片。因此，本发明第四实施例提供的显示装置可以根据实际需求调整与时钟信号生成模块的输出端串接的电阻的阻值，从而通过用电阻影响信号输出时延的原理实现调整时钟信号的输出时延的目的，进而本发明第四实施例提供的显示装置能够减小时钟信号和源极输出信号之间的耦合影响以降低面板噪声。此外，本发明第四实施例提供的显示装置中的时序控制电路10通过控制信号(例如数字信号)控制初始时钟信号的输出端串接的电阻，从而使得电阻的阻值选择能够根据实际需求进行选择以尽可能实现面板噪声最小，不仅节约了PCB元件，也减少了人为焊接调试的麻烦。
在本文中，除非另有说明，“多个”、“若干”的含义是两个或两个以上。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，除了包含所列的那些要素，而且还可包含没有明确列出的其他要素。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种驱动芯片，其特征在于，所述驱动芯片包括时钟信号生成模块和时钟信号调整模块；
所述时钟信号生成模块的输出端与所述时钟信号调整模块相连，用于输出时钟信号至所述时钟信号调整模块；
所述时钟信号调整模块还包括延时单元，所述延时单元的一端与所述时钟信号生成模块的输出端相连，所述延时单元的另一端分别与源极驱动电路和栅极驱动电路相连，所述时钟信号调整模块用于根据控制信号调整与所述时钟信号生成模块的输出端串接的所述延时单元的电阻的阻值以延时所述时钟信号，并输出延时后的时钟信号；
其中，所述延时后的时钟信号的输出时间与所述源极驱动电路输出源极驱动信号的输出时间不同步；
其中，所述时钟信号调整模块包括开关元件控制单元，所述延时单元包括多个开关元件及多个电阻子单元；所述开关元件控制单元与所述延时单元中的每个开关元件的控制端相连，用于控制每个开关元件的通/断；所述每个开关元件的输入端均与所述时钟信号生成模块的输出端相连，所述每个开关元件的输出端串联一个电阻子单元后与所述时钟信号调整模块的信号输出端相连，每个开关元件串联的电阻子单元的阻值互不相同；
其中，所述开关元件控制单元包括第一控制子单元和第二控制子单元，所述延时单元包括第一开关元件和第二开关元件；
所述第一控制子单元中的第一与门的第一接入端和第二接入端分别接收寄存器提供的第一控制信号和第二控制信号，所述第一与门的第一输出端与所述第一开关元件的第一控制端相连；
所述第二控制子单元中的第二与门的第三接入端接收所述第一控制信号，所述第二与门的第四接入端通过一非门接收所述第二控制信号，所述第二与门的第二输出端与所述第二开关元件的第二控制端相连。
2.如权利要求1所述的驱动芯片，其特征在于，每个电阻子单元中包括至少一个电阻。
3.如权利要求1所述的驱动芯片，其特征在于，还包括所述寄存器，所述寄存器用于为所述开关元件控制单元提供所述控制信号，以使得所述开关元件控制单元根据所述控制信号控制一个相连的开关元件接通。
4.如权利要求3所述的驱动芯片，其特征在于，所述开关元件控制单元还包括第三控制子单元，所述延时单元还包括第三开关元件；
所述第三控制子单元中的第三与门的第五接入端通过一非门接收所述第一控制信号，所述第三与门的第六接入端接收所述第二控制信号，所述第三与门的第三输出端与所述第三开关元件的第三控制端相连。
5.如权利要求1所述的驱动芯片，其特征在于，所述时钟信号生成模块为信号模拟器或Tcon。
6.如权利要求1所述的驱动芯片，其特征在于，所述时钟信号调整模块为数字电位器。
7.如权利要求6所述的驱动芯片，其特征在于，所述数字电位器中的所述延时单元包括N个阻值相同的电阻，每个电阻依次串联至所述数字电位器的信号输入端，且每个电阻的两端分别与一个开关元件的输入端相连，且所述数字电位器用于根据控制信号控制其中一个开关元件接通；
其中，每个开关元件的输出端均与所述数字电位器的信号输出端相连。
8.如权利要求7所述的驱动芯片，其特征在于，其中，所述数字电位器中的开关元件为MOS管。
9.一种显示装置，其特征在于，包括如权利要求1-8中任一项所述的驱动芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010652790.7A CN111816111B (zh) | 2020-07-08 | 2020-07-08 | 驱动芯片及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010652790.7A CN111816111B (zh) | 2020-07-08 | 2020-07-08 | 驱动芯片及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111816111A CN111816111A (zh) | 2020-10-23 |
| CN111816111B true CN111816111B (zh) | 2022-08-26 |
Family
ID=72842602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010652790.7A Active CN111816111B (zh) | 2020-07-08 | 2020-07-08 | 驱动芯片及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111816111B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113724639B (zh) * | 2021-09-06 | 2023-09-22 | Tcl华星光电技术有限公司 | 显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10101718C1 (de) * | 2001-01-15 | 2002-06-06 | Infineon Technologies Ag | Datenempfangsschaltung |
| KR100968564B1 (ko) * | 2003-07-14 | 2010-07-08 | 삼성전자주식회사 | 신호 처리 장치 및 방법 |
| KR101404545B1 (ko) * | 2007-07-05 | 2014-06-09 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 및 구동 방법과 표시 장치 |
| JP6075024B2 (ja) * | 2012-11-19 | 2017-02-08 | 富士電機株式会社 | マルチレベルインバータ |
| CN104810004A (zh) * | 2015-05-25 | 2015-07-29 | 合肥京东方光电科技有限公司 | 时钟信号生成电路、栅极驱动电路、显示面板及显示装置 |
| CN110277047B (zh) * | 2019-05-31 | 2022-11-22 | 北京集创北方科技股份有限公司 | 降低显示器驱动过程中的电磁干扰的方法及装置 |
-
2020
- 2020-07-08 CN CN202010652790.7A patent/CN111816111B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111816111A (zh) | 2020-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7633476B2 (en) | Display element drive unit, display device including the same, and display element drive method | |
| US6677923B2 (en) | Liquid crystal driver and liquid crystal display incorporating the same | |
| KR101126487B1 (ko) | 액정표시장치의 데이터 구동 장치 및 방법 | |
| KR100613325B1 (ko) | 구동 장치 및 표시 모듈 | |
| CN100511388C (zh) | 液晶显示设备的驱动装置和驱动方法 | |
| US20100033456A1 (en) | Display device and display method thereof | |
| US8362999B2 (en) | Liquid crystal display with enabling pulses | |
| CN100552501C (zh) | 液晶显示器 | |
| WO1998012695A1 (en) | Lcd driver ic with pixel inversion operation | |
| KR20030063206A (ko) | 표시 구동 장치 및 그것을 이용한 표시 장치 | |
| CN101110200B (zh) | 驱动电路 | |
| CN111816111B (zh) | 驱动芯片及显示装置 | |
| CN101499233A (zh) | 显示装置以及电子设备 | |
| WO2004013835A1 (en) | Method and circuit for driving a liquid crystal display | |
| CN100422835C (zh) | 场顺序液晶显示器 | |
| CN101882430B (zh) | 一种液晶显示装置的驱动方法 | |
| KR20010094925A (ko) | 액정 표시 장치 | |
| US10325544B2 (en) | Data input unit, data input method, source drive circuit and display device | |
| CN116994536B (zh) | 公共电压补偿电路、补偿方法与显示设备 | |
| CN101452682A (zh) | 显示器的驱动电路及其相关方法 | |
| CN100555392C (zh) | 恒流电路和平板显示设备 | |
| TWI427583B (zh) | 色序矩陣液晶顯示器 | |
| EP0686959A1 (en) | Power driving circuit of a thin film transistor liquid crystal display | |
| KR101057786B1 (ko) | 액정 표시 장치 | |
| CN101581862A (zh) | 主动矩阵型显示装置及具其的电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |