JP2014099926A - 定電流生成回路、抵抗回路、集積回路装置及び電子機器 - Google Patents

Abstract

【課題】精度の高い定電流を生成できる定電流生成回路、抵抗回路、集積回路装置及び電子機器等の提供。
【解決手段】定電流生成回路は、第１のトランジスターＴＡ１と、第１のトランジスターＴＡ１とはゲート電極の導電性が異なる第２のトランジスターＴＡ２と、第１のトランジスターＴＡ１と第２のトランジスターＴＡ２との仕事関数差電圧ＶＷＤに対応する電圧が印加される第１の抵抗ＲＡ１を含む。仕事関数差電圧ＶＷＤは負の温度特性を有し、第１の抵抗ＲＡ１の抵抗値は負の温度特性を有し、第１の抵抗ＲＡ１に流れる電流ＩＡ１に対応する定電流ＩＲＥＦを生成する。
【選択図】 図２

Description

本発明は、定電流生成回路、抵抗回路、集積回路装置及び電子機器等に関する。

従来より、アナログ回路の動作に必要な基準電圧を生成する回路として、バンドギャップリファレンス回路と呼ばれる回路が知られている。このバンドギャップリファレンス回路の従来技術としては、例えば特許文献１に開示される技術がある。また、異なるしきい値電圧を有するＮ型のトランジスターを直列接続して基準電圧を生成する回路の従来技術としては、例えば特許文献２に開示される技術がある。

バンドギャップリファレンス回路を用いて、温度バラツキが少ない定電流を生成するには、例えばＩＣ（集積回路装置）の外付け部品として温度非依存の抵抗を設ける手法や、バンドギャップリファレンス回路をベースとして定電流生成回路を構成する手法が考えられる。

しかしながら、外付け部品の抵抗を用いる手法では、部品数が増加してコスト増を招くという問題がある。またバンドギャップリファレンス回路をベースとした定電流生成回路は、精度はそこそこであるが、回路規模が大きくなるという問題がある。

特開２００３−１７３２１２号公報 特開昭５６−１０８２５８号公報

本発明の幾つかの態様によれば、精度の高い定電流を生成できる定電流生成回路、抵抗回路、集積回路装置及び電子機器等を提供できる。

本発明の一態様は、第１のトランジスターと、前記第１のトランジスターとはゲート電極の導電性が異なる第２のトランジスターと、前記第１のトランジスターと前記第２のトランジスターとの仕事関数差電圧に対応する電圧が印加される第１の抵抗とを含み、前記仕事関数差電圧は負の温度特性を有し、前記第１の抵抗の抵抗値は負の温度特性を有し、前記第１の抵抗に流れる電流に対応する定電流を生成する定電流生成回路に関係する。

本発明の一態様では、第１、第２のトランジスターは導電性が異なるゲート電極を有し、これにより仕事関数差電圧が生成される。そして、この仕事関数差電圧に対応する電圧（仕事関数差電圧そのもの或いは仕事関数差電圧を含むオフセット電圧）が第１の抵抗に印加され、第１の抵抗に流れる電流に対応する定電流（第１の抵抗に流れる電流のカレントミラー電流或いは当該電流そのもの）が生成される。この場合に仕事関数差電圧は負の温度特性を有し、第１の抵抗の抵抗値は負の温度特性を有する。従って、温度が上昇して仕事関数差電圧が減少すると、第１の抵抗の抵抗値も減少し、温度が減少して仕事関数差電圧が上昇すると、第１の抵抗の抵抗値も上昇する。従って、第１の抵抗に流れる電流の温度依存性を減少させることができ、精度の高い定電流を生成することが可能になる。

また本発明の一態様では、前記第１のトランジスター、前記第２のトランジスターが第１の差動トランジスター、第２の差動トランジスターとして設けられる差動部と、前記第１の抵抗と、前記第１の抵抗に直列に設けられる駆動トランジスターとを有する出力部とを含み、前記差動部の第１の差動入力端子が、第１の基準電圧に設定され、前記駆動トランジスターと前記第１の抵抗との間の接続ノードの信号が、前記差動部の第２の差動入力端子に帰還され、前記差動部の出力ノードにより前記駆動トランジスターが制御されてもよい。

このようにすれば、駆動トランジスターと第１の抵抗との間の接続ノードの信号が、差動部に帰還されて、駆動トランジスターが制御される。従って、例えば電源電圧変動等があった場合にも、接続ノードの信号による帰還制御が行われるため、定電流のバラツキの低減等を図れる。

また本発明の一態様では、前記差動部は、前記第１のトランジスター及び前記第２のトランジスターと第１の電源ノードとの間に設けられる電流源と、前記第１のトランジスター及び前記第２のトランジスターと第２の電源ノードとの間に設けられるカレントミラー回路を含んでもよい。

このようにすれば、第１、第２のトランジスター、電流源及びカレントミラー回路を有する差動部による帰還制御が可能になる。

また本発明の一態様では、前記電流源は、ゲート電極が第２の基準電圧に設定されるデプレッション型の第３のトランジスターと、前記第３のトランジスターと前記第１の電源ノードとの間に設けられる第２の抵抗を含んでもよい。

このようにすれば、電流源のテール電流生成のための基準電圧を生成する回路を不要にすることができ、電流パスの本数を減らすことが可能になる。

また本発明の一態様では、前記第１のトランジスター及び前記第３のトランジスターは、デプレッション型のＮ型トランジスターであり、前記第１の基準電圧及び前記第２の基準電圧は、前記第１の電源ノードの電圧であってもよい。

このようにすれば、デプレッション型のＮ型の第１、第３のトランジスターのゲート電極に第１の電源ノードの電圧を印加することで、これらのトランジスターに電流を流すことが可能になる。

また本発明の一態様では、前記第３のトランジスターのしきい値電圧は負の温度特性を有し、前記第２の抵抗の抵抗値は正の温度特性を有してもよい。

このようにすれば、電流源に流れるテール電流の温度依存性を減少できる。

また本発明の一態様では、前記第１の抵抗は、ポリシリコン層により形成されるポリ抵抗であり、前記第２の抵抗は、Ｎウェルにより形成されるＮウェル抵抗であり、前記Ｎウェル抵抗である前記第２の抵抗の形成領域上に、前記ポリ抵抗である前記第１の抵抗がレイアウト配置されてもよい。

このようにすれば、１つの領域を用いて、第１の抵抗と第２の抵抗の両方をレイアウト配置できるようになるため、レイアウト効率を向上できる。

また本発明の一態様では、前記第１の抵抗は、温度特性が異なる複数の抵抗素子を含んでもよい。

このようにすれば、第１の抵抗の温度特性として、各抵抗素子の単体では得られない温度特性を得ることが可能になる。

また本発明の一態様では、前記第１の抵抗は、直列接続された複数の抵抗ユニットを含み、前記複数の抵抗ユニットの各抵抗ユニットは、並列接続された抵抗素子及びスイッチ素子を有し、前記各抵抗ユニットのスイッチ素子がオン・オフされることで前記第１の抵抗の抵抗値が可変に設定されてもよい。

このようにすれば、生成される定電流の値を可変に設定したり、定電流値のバラツキ調整等が可能になる。

また本発明の一態様では、前記各抵抗ユニットは、第１の抵抗素子と、前記第１の抵抗素子とは温度特性が異なる第２の抵抗素子を含み、前記第１の抵抗素子の抵抗値と前記第２の抵抗素子の抵抗値の抵抗比が、前記複数の抵抗ユニットの間で同一比に設定されてもよい。

このようにすれば、定電流値の可変設定やバラツキ調整と定電流値の温度依存性の低減を両立して実現できるようになる。

また本発明の一態様では、第３の抵抗を含み、前記第１の抵抗に流れる電流に対応する電流を前記第３の抵抗に流すことで定電圧を更に生成してもよい。

このようにすれば、定電流生成回路で生成された電流を利用して定電圧を生成することが可能になる。

また本発明の一態様では、前記第３の抵抗は、温度特性が異なる複数の抵抗素子を含んでもよい。

このようにすれば、第３の抵抗の温度特性として、各抵抗素子の単体では得られない温度特性を得ることが可能になる。

また本発明の一態様では、前記第３の抵抗は、直列接続された複数の抵抗ユニットを含み、前記複数の抵抗ユニットの各抵抗ユニットは、並列接続された抵抗素子及びスイッチ素子を有し、前記各抵抗ユニットのスイッチ素子がオン・オフされることで前記第３の抵抗の抵抗値が可変に設定され、生成される定電圧が可変に設定されてもよい。

このようにすれば、生成される定電圧の値を可変に設定したり、定電圧値のバラツキ調整等が可能になる。

また本発明の一態様では、前記各抵抗ユニットは、第１の抵抗素子と、前記第１の抵抗素子とは温度特性が異なる第２の抵抗素子を含み、前記第１の抵抗素子の抵抗値と前記第２の抵抗素子の抵抗値の抵抗比が、前記複数の抵抗ユニットの間で同一比に設定されてもよい。

このようにすれば、定電圧値の可変設定やバラツキ調整と定電圧値の温度依存性の低減を両立して実現できるようになる。

また本発明の他の態様は、直列接続された複数の抵抗ユニットを含み、前記複数の抵抗ユニットの各抵抗ユニットは、並列接続された抵抗素子及びスイッチ素子を有し、前記各抵抗ユニットのスイッチ素子がオン・オフされることで抵抗値が可変に設定され、前記各抵抗ユニットは、第１の抵抗素子と、前記第１の抵抗素子とは温度特性が異なる第２の抵抗素子を含み、前記第１の抵抗素子の抵抗値と前記第２の抵抗素子の抵抗値の抵抗比が、前記複数の抵抗ユニットの間で同一比に設定される抵抗回路に関係する。

本発明の他の態様によれば、抵抗回路は、直列接続された複数の抵抗ユニットにより構成される。そして、各抵抗ユニットにおいて抵抗素子と並列接続されたスイッチ素子がオン・オフされることで、抵抗値が可変に設定される。そして各抵抗ユニットは、温度特性が異なる第１、第２の抵抗素子を含み、その抵抗比が、複数の抵抗ユニットの間で同一比に設定される。これにより、抵抗値の可変設定やバラツキ調整と抵抗値の温度依存性の低減を両立して実現できるようになる。

また本発明の他の態様は、上記のいずれかに記載の定電流生成回路を含む集積回路装置に関係する。

また本発明の他の態様は、上記に記載の抵抗回路を含む集積回路装置に関係する。

また本発明の他の態様は、上記に記載の集積回路装置を含む電子機器に関係する。

本実施形態の定電流生成回路の原理的な構成例。 本実施形態の定電流生成回路の構成例。 本実施形態の定電流生成回路の詳細な構成例。 本実施形態の定電流生成回路に用いられる電流源の構成例を示す図。 仕事関数差電圧の説明図。 抵抗値の温度特性の例。 定電流生成回路の各ノードの温度依存性を示す図。 定電流生成回路の第１の比較例の構成例。 定電流の温度依存性の比較図。 定電流生成回路の第２の比較例の構成例。 図１１（Ａ）、図１１（Ｂ）は定電流の温度依存性の比較図。 図１２（Ａ）、図１２（Ｂ）はテール電流の温度依存性の比較図。 図１３（Ａ）、図１３（Ｂ）はテール電流値のバラツキの比較図。 図１４（Ａ）、図１４（Ｂ）は抵抗のレイアウト配置例。 図１５（Ａ）〜図１５（Ｃ）は異なる温度特性の抵抗素子を用いる手法の説明図。 図１６（Ａ）、図１６（Ｂ）は複数の抵抗ユニットで抵抗を構成する手法の説明図。 本実施形態の変形例の構成例。 集積回路装置の構成例。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．構成
図１に本実施形態の定電流生成回路（電流生成回路、基準電流生成回路）の原理的な構成例を示す。

本実施形態の定電流生成回路は、第１のトランジスターＴＡ１と第２のトランジスターＴＡ２と抵抗ＲＡ１を含む。ここでトランジスターＴＡ２は、トランジスターＴＡ１とはゲート電極の導電性が異なるトランジスターになっている。例えばトランジスターＴＡ１のゲート電極がＮ型である場合には、トランジスターＴＡ２のゲート電極はＰ型になる。そしてＴＡ１は例えばデプレッション型のＮ型トランジスター（ＮＭＯＳトランジスター）になり、ＴＡ２は例えばエンハンスメント型のＮ型トランジスターになる。例えばトランジスターＴＡ１とＴＡ２は、基板の不純物濃度やチャネルの不純物濃度は同じであるが、ゲート電極の導電性が異なっており、ゲート電極の不純物濃度が異なっている。

具体的には、ＭＯＳトランジスターのしきい値電圧は、Ｖｔｈ＝φ_ＭＳ−Ｑ_ＳＳ／Ｃ_ＯＸ＋２φ_Ｆ＋Ｑ_Ｄ／Ｃ_ＯＸと表すことができる。ここでφ_ＭＳは、ゲート電極と基板（Ｐウェル）の仕事関数差であり、Ｑ_ＳＳは酸化膜内の固定電荷であり、Ｃ_ＯＸはゲート酸化膜の単位面積当たりの容量であり、φ_Ｆはフェルミ準位であり、Ｑ_Ｄは空乏層内の電荷である。トランジスターＴＡ１のＮ型ゲート電極の不純物濃度やトランジスターＴＡ２のＰ型ゲート電極の不純物濃度の設定により、トランジスターＴＡ１のしきい値電圧は例えば−０．２Ｖ〜−０．５Ｖ程度に設定でき、トランジスターＴＡ２のしきい値電圧は例えば０．５Ｖ〜０．８Ｖ程度に設定できる。

そして図１では、トランジスターＴＡ１、ＴＡ２の仕事関数差電圧ＶＷＤ（しきい値電圧差）に対応する電圧（ＶＷＤそのもの或いはＶＷＤから得られる電圧）が、第１の抵抗ＲＡ１に印加される。例えば抵抗ＲＡ１の両端の電圧差がＶＷＤに設定される。そして本実施形態の定電流生成回路は、抵抗ＲＡ１に流れる電流ＩＡ１に対応する定電流ＩＲＥＦ（ＩＡ１のカレントミラー電流やＩＡ１そのもの）を生成する。

この場合に仕事関数差電圧ＶＷＤは負の温度特性を有し、抵抗ＲＡ１の抵抗値は負の温度特性を有する。従って、生成される定電流（基準電流）ＩＲＥＦの温度特性を、フラットな特性に近づけることが可能になる。

例えば温度（環境温度）が高温になると、抵抗ＲＡ１に印加される仕事関数差電圧ＶＷＤは減少し、抵抗ＲＡ１の抵抗値も減少する。従って、高温になっても、抵抗ＲＡ１に流れる電流ＩＡ１は一定に保たれ、定電流ＩＲＥＦの温度特性をフラットにできる。

また温度が低温になると、抵抗ＲＡ１に印加される仕事関数差電圧ＶＷＤは増加し、抵抗ＲＡ１の抵抗値も増加する。従って、低温になっても、抵抗ＲＡ１に流れる電流ＩＡ１は一定に保たれ、定電流ＩＲＥＦの温度特性をフラットにできる。

このように本実施形態の定電流生成回路によれば、簡素な構成でフラットな温度特性の定電流を生成できる。

即ち、このような温度補償を行う場合には、正の温度特性を有する回路素子と負の温度特性を有する回路素子を用意し、これらの正の温度特性と負の温度特性の相殺によりフラットな温度特性を得る手法が一般的である。

これに対して本実施形態では、抵抗に流れる電流については、印加電圧の上昇時に抵抗値も上昇させ、印加電圧の減少時に抵抗値も減少させることで、電流値を一定に保つことができる点に着目している。このため本実施形態では図１に示すように、負の温度特性を有する仕事関数差電圧ＶＷＤと、同じく負の温度特性を有する抵抗ＲＡ１を用意する。そして仕事関数差電圧ＶＷＤを抵抗ＲＡ１に印加することで定電流を生成する。このようにすれば、あたかも仕事関数差電圧ＶＷＤの負の温度特性と抵抗ＲＡ１の負の温度特性を相殺させたかのようにして、フラットな温度特性の定電流を得ることが可能になる。

図２に本実施形態の定電流生成回路の詳細な構成例を示す。図２の定電流生成回路は、差動部ＤＦと出力部ＱＢを含む。

差動部ＤＦには、トランジスターＴＡ１とＴＡ２が、第１、第２の差動トランジスターとして設けられる。例えばトランジスターＴＡ１のゲート電極が、差動部ＤＦの非反転入力端子（広義には第１の差動入力端子）になり、トランジスターＴＡ２のゲート電極が、差動部ＤＦの反転入力端子（広義には第２の差動入力端子）になる。

また出力部ＱＢは、抵抗ＲＡ１と、抵抗ＲＡ１に直列に設けられる駆動トランジスターＴＤＲ（ＰＭＯＳトランジスター）を含む。即ちＰ型の駆動トランジスターＴＤＲと抵抗ＲＡ１はＶＤＤとＶＳＳの間に直列に設けられる。

そして図２では、差動部ＤＦの非反転入力端子（第１の差動入力端子）が、第１の基準電圧ＶＲＦ１に設定される。また出力部ＱＢの駆動トランジスターＴＤＲと抵抗ＲＡ１との間の接続ノードＮＡ４の信号（電圧）が、差動部ＤＦの反転入力端子（第２の差動入力端子）に帰還される。そして差動部ＤＦの出力ノードＮＡ１により駆動トランジスターＴＤＲが制御される。例えば差動部ＤＦの出力ノードＮＡ１により駆動トランジスターＴＤＲのゲート電極を制御することで、抵抗ＲＡ１に流れる電流ＩＡ１が制御される。

図２の構成によれば、抵抗ＲＡ１には、仕事関数差電圧ＶＷＤに対応する電圧が印加される。そして仕事関数差電圧ＶＷＤは負の温度特性を有し、抵抗ＲＡ１の抵抗値も負の温度特性を有するため、抵抗ＲＡ１に流れる電流ＩＡ１の温度依存性を低減できる。従って、よりフラットな温度特性の定電流ＩＲＥＦの生成が可能になる。

また図２の構成では、ノードＮＡ４の電圧が差動部ＤＦに帰還されて、駆動トランジスターＴＤＲのゲート電極が制御される。従って、例えば電源電圧変動や製造プロセスバラツキ等があった場合にも、ノードＮＡ４の信号による帰還制御が行われることで、定電流ＩＲＥＦのバラツキを低減できる。

なお図２において、差動部ＤＦの非反転入力端子（正極端子）は、その端子電圧が高くなるとノードＮＡ４の電圧が高くなる端子である。また反転入力端子（負極端子）は、その端子電圧が高くなるとノードＮＡ４の電圧が低くなる端子である。

図３に本実施形態の定電流生成回路の更に詳細な構成例を示す。図３では差動部ＤＦが、電流源ＩＳＡと、第１、第２の差動トランジスターとなるトランジスターＴＡ１、ＴＡ２と、カレントミラー回路を構成するトランジスターＴＡ４、ＴＡ５を含む。ここで電流源ＩＳＡは、トランジスターＴＡ１、ＴＡ２とＶＳＳノード（広義には第１の電源ノード）との間に設けられる。トランジスターＴＡ１、ＴＡ２は、そのゲート電極の導電性が異なり、これらのトランジスターＴＡ１、ＴＡ２のしきい値電圧の差が仕事関数差電圧ＶＷＤになる。Ｐ型のトランジスターＴＡ４、ＴＡ５により構成されるカレントミラー回路は、トランジスターＴＡ１、ＴＡ２とＶＤＤノード（広義には第２の電源ノード）との間に設けられる。

出力部ＱＢは、直列に設けられる駆動トランジスターＴＤＲ及び抵抗ＲＡ１と、直列に設けられるトランジスターＴＡ６及びＴＡ７を含む。そして駆動トランジスターＴＤＲと抵抗ＲＡ１の間の接続ノードＮＡ４の信号が、差動部ＤＦのトランジスターＴＡ２のゲート電極である反転入力端子（第２の差動入力端子）に入力されて帰還される。また差動部ＤＦのトランジスターＴＡ１のゲート電極である非反転入力端子（第１の差動入力端子）には、基準電圧ＶＲＦ１が設定される。ここで例えばＶＲＦ１＝ＶＳＳである。

また差動部ＤＦのトランジスターＴＡ１とＴＡ４の間の出力ノードＮＡ１の信号により、出力部ＱＢのＰ型のトランジスターＴＤＲ、ＴＡ６のゲート電極が制御される。ここでトランジスターＴＤＲとＴＡ６のトランジスター比（Ｗ／Ｌ）の設定により、抵抗ＲＡ１に流れる電流ＩＡ１と定電流ＩＲＥＦの電流比が設定される。

そしてＮ型のトランジスターＴＡ７は、そのゲートとドレインがノードＮＡ５に接続され、ノードＮＡ５からのバイアス電圧ＶＢＳが、集積回路装置の各アナログ回路に供給される。各アナログ回路は、このバイアス電圧ＶＢＳを用いることで、定電流ＩＲＥＦに対応する定電流を得ることができる。

また図３の回路では、ノードＮＡ４の信号がトランジスターＴＡ２のゲート電極に帰還されている。従って、ＶＲＦ１＝ＶＳＳ＝０Ｖであるとすると、ノードＮＡ４の電圧が仕事関数差電圧ＶＷＤになるように、差動部ＤＦの出力ノードＮＡ１により駆動トランジスターＴＤＲのゲート電極が帰還制御される。従って、電源電圧変動等があった場合にも、精度の高い定電流ＩＲＥＦを生成できる。

図４は、図３の電流源ＩＳＡの具体的な構成例を示す図である。図４では、電流源ＩＳＡは、第３のトランジスターＴＡ３と第２の抵抗ＲＡ２を含む。トランジスターＴＡ３は、そのゲート電極がＶＳＳ（広義には第２の基準電圧）に設定されるデプレッション型のトランジスター（ＮＭＯＳトランジスター）である。抵抗ＲＡ２は、トランジスターＴＡ３とＶＳＳ（第１の電源ノード）との間に設けられる抵抗である。

例えばトランジスターＴＡ３のしきい値電圧の上昇等によりＴＡ３に流れるテール電流ＩＴＬが小さくなると、ＴＡ３のソースノードの電圧が低くなる。そしてＴＡ３のソースノードの電圧が低くなると、ＴＡ３のゲート・ソース間電圧は大きくなるため、ＴＡ３に流れる電流を大きくする方向に働き、これによりＴＡ３に流れるテール電流ＩＴＬが一定に保たれる。

一方、トランジスターＴＡ３のしきい値電圧の減少等によりＴＡ３に流れるテール電流ＩＴＬが大きくなると、ＴＡ３のソースノードの電圧が高くなる。そしてＴＡ３のソースノードの電圧が高くなると、ＴＡ３のゲート・ソース間電圧は小さくなるため、ＴＡ３に流れるテール電流ＩＴＬを小さくする方向に働き、これによりＴＡ３に流れるテール電流ＩＴＬが一定に保たれる。

このように図４の構成の電流源ＩＳＡでは、自己完結的に電流を生成し電圧を発生する構成になっており、ソースに設けられたソース抵抗ＲＡ２により回路的に負帰還がかかる構成になっている。従って、トランジスターＴＡ３や抵抗ＲＡ２にバラツキが生じた場合にも、生成されるテール電流ＩＴＬのバラツキはＴＡ３やＲＡ２のバラツキよりも小さくなるため、安定したテール電流の生成が可能になる。

また図４では、トランジスターＴＡ１とＴＡ３は、デプレッション型のＮ型トランジスターとなっている。そして、トランジスターＴＡ１のゲート電極に設定される第１の基準電圧とトランジスターＴＡ３のゲート電極に設定される第２の基準電圧は共に、ＶＳＳの電圧（第１の電源ノードの電圧。グラウンド電圧）になっている。即ちＴＡ１とＴＡ３はデプレッション型のＮ型トランジスターであるため、そのゲート電極にＶＳＳが設定されても電流が流れる。従って、トランジスターＴＡ１とＴＡ３のゲート電極をＶＳＳに設定すれば済み、これらのゲート電極に設定される基準電圧の生成回路を別に用意する必要がないため、電流パスの本数を減らすことができる。即ち基準電圧生成回路の電流パスの分だけ電流パスの本数を減らすことができるため、低消費電力化を図れる。

そして後述するように、トランジスターＴＡ３のしきい値電圧は負の温度特性を有し、抵抗ＲＡ２の抵抗値は正の温度特性を有する。例えば抵抗ＲＡ２はＮウェルにより形成されるＮウェル抵抗であり、このＮウェル抵抗は正の温度特性を有する。従って、温度が上がると、トランジスターＴＡ３のしきい値電圧が減少する一方で、抵抗ＲＡ２の抵抗値は増加するため、電流源ＩＳＡに流れるテール電流ＩＴＬはほぼ一定に保たれる。また温度が下がると、トランジスターＴＡ３のしきい値電圧が増加する一方で、抵抗ＲＡ２の抵抗値は減少するため、電流源ＩＳＡに流れるテール電流ＩＴＬはほぼ一定に保たれる。従って、テール電流ＩＴＬの温度特性をフラットな特性に近づけることが可能になる。

即ち、抵抗ＲＡ２により負帰還をかける構成だけでは、温度バラツキまでは低減できないが、トランジスターＴＡ３に負の温度特性を持たせる一方で、抵抗ＲＡ２に正の温度特性を持たせることで、温度バラツキの低減についても実現できるようになる。

図５は仕事関数差電圧を説明するためのバンド図である。図５に示すように、非反転入力端子側のトランジスターＴＡ１のＮ型ゲート電極とＰウェルとの仕事関数と、反転入力端子側のトランジスターＴＡ２のＰ型ゲート電極とＰウェルとの仕事関数の差が、仕事関数差電圧ＶＷＤになる。

なお、差動部ＤＦの非反転入力端子と反転入力端子の間のオフセット電圧（第１、第２の差動入力端子間のオフセット電圧）は、図５のような仕事関数差電圧以外により設定してもよい。例えばトランジスターＴＡ１（第１の差動トランジスター）のＷ／Ｌ比（電流供給能力）と、トランジスターＴＡ２（第２の差動トランジスター）のＷ／Ｌ比を異ならせてオフセット電圧を設定してもよい。或いは、カレントミラー回路を構成する第１のカレントミラー用トランジスターＴＡ４のＷ／Ｌ比と、カレントミラー回路を構成する第２のカレントミラー用トランジスターＴＡ５のＷ／Ｌ比を異ならせることで、オフセット電圧が設定してもよい。

このように仕事関数差電圧ＶＷＤの設定に加えて、差動トランジスターやカレントミラー用トランジスターのＷ／Ｌ比（電流供給能力）も設定すれば、抵抗ＲＡ１に印加される電圧の微調整等が可能になる。例えば仕事関数差電圧ＶＷＤが０．９Ｖ程度であり、抵抗ＲＡ１に対して１Ｖの電圧を印加したい場合には、１．０Ｖと０．９Ｖの差分である０．１Ｖの電圧を、差動トランジスターやカレントミラー用トランジスターのＷ／Ｌ比を異ならせる調整により設定する。こうすることで抵抗ＲＡ１の印加電圧を調整して、定電流ＩＲＥＦの調整等を行うことが可能になる。

図６は、各種抵抗素子の抵抗値の温度特性を示す図である。図６において、抵抗素子ＲＭＲＰ、ＲＰＰ、ＲＮＰは、ポリシリコン層で形成されるポリ抵抗である。ＲＭＲＰは、例えばシート抵抗値が数Ｋオーム程度のポリ抵抗である。ＲＰＰはＰ型の不純物がドープされたポリ抵抗であり、ＲＮＰはＮ型の不純物がドープされたポリ抵抗である。図６に示すように、これらのポリ抵抗の抵抗値は温度が上昇するにつれて低くなり、負の温度特性を有する。本実施形態では、このように負の温度特性を有するポリ抵抗を、出力部ＱＢの抵抗ＲＡ１として用いる。具体的には例えば仕事関数差電圧ＶＷＤの温度特性に近い抵抗素子ＲＭＲＰを抵抗ＲＡ１として用いる。

また図６に示すように、仕事関数差電圧ＶＷＤも負の温度特性を有する。従って、図１等で説明したように、負の温度特性を有する抵抗ＲＡ１に対して、負の温度特性を有する仕事関数差電圧ＶＷＤを印加することで、抵抗ＲＡ１に流れる電流ＩＡ１の温度特性をフラットにできる。具体的には例えば仕事関数差電圧ＶＷＤの温度特性に近い温度特性を有する抵抗素子を抵抗ＲＡ１として用い、この抵抗ＲＡ１に対して、図１〜図４等で説明した回路により仕事関数差電圧ＶＷＤを印加する。これにより定電流生成回路により生成される定電流ＩＲＥＦの温度特性もフラットにすることが可能になる。

図７は、図４の定電流生成回路の各ノードＮＡ１、ＮＡ２、ＮＡ４の電圧レベルの温度特性や、電流ＩＡ１の温度特性を示すシミュレーション結果である。

図７に示すように、温度が上昇するとノードＮＡ１の電圧は上昇する。ノードＮＡ１の電圧が上昇すると、ＮＡ１の電圧がゲート電極に入力されるＰ型の駆動トランジスターＴＤＲのドレインのノードＮＡ４の電圧は、図７に示すように減少する。即ち図４の定電流生成回路では、ノードＮＡ４の電圧が仕事関数差電圧ＶＷＤに対応する電圧（オフセット電圧）に等しくなるように、フィードバック制御される。そして図６に示すように仕事関数差電圧ＶＷＤは負の温度特性を有するため、仕事関数差電圧ＶＷＤに対応するノードＮＡ４の電圧は、負の温度特性を有する。即ち、温度が上昇するとノードＮＡ４の電圧は減少する。そして図６に示すように抵抗ＲＡ１を構成するポリ抵抗は負の温度特性を有し、温度が上昇すると抵抗値は減少する。従って、温度が上昇しても、抵抗ＲＡ１に流れる電流ＩＡ１の値は図７に示すようにほとんど変化せず、フラットな温度特性の定電流を生成できる。

２．本実施形態と比較例との比較
図８に定電流生成回路の第１の比較例を示す。この第１の比較例はバンドギャップリファレンス回路をベースとした定電流生成回路である。

図８においてバイポーラーＢＰ１、ＢＰ２のベース・エミッタ間電圧をＶＢＥ１、ＶＢＥ２とし、これらの電圧差をΔＶＢＥ＝ＶＢＥ１−ＶＢＥ２とする。すると、図８では、ＶＢＥ１＝Ｉ１・Ｒ２、Ｉ０・Ｒ１＋ＶＢＥ２＝Ｉ１・Ｒ２が成立する。従って、定電流は、ＩＲＥＦ＝Ｉ１＋Ｉ０＝ＶＢＥ１／Ｒ２＋ΔＶＢＥ／Ｒ１と表される。そしてＶＢＥは負の温度特性を有し、ΔＶＢＥは正の温度特性を有するため、抵抗Ｒ１、Ｒ２の抵抗値を調整することで、定電流ＩＲＥＦの温度特性を、ある程度、フラットに設定することが可能になる。しかしながら、Ｒ１、Ｒ２の抵抗値自体も温度特性を有するため、定電流ＩＲＥＦの温度特性を理論通りに調整することは難しい。

図９は、図４の定電流生成回路で生成される定電流と図８の比較例で生成される定電流の温度依存性（温度特性）を比較した図である。図９から明らかなように、本実施形態の定電流生成回路は、図８の比較例に比べて、よりフラットな温度特性の定電流を生成できる。また図４の本実施形態と図８の比較例を比べれば明らかなように、本実施形態によれば、図８の比較例に比べて小規模な回路で精度の高い定電流生成回路を実現できる。

図１０に定電流生成回路の第２の比較例を示す。この第２の比較例は、図４に比べて、電流源ＩＳＡの構成が異なる。なお、本発明の定電流生成回路は図１０に示すような構成であってもよい。

図１０の比較例では、トランジスターＴＧ１、ＴＧ２により構成される基準電圧生成回路ＲＥＦＧにより基準電圧ＶＲが生成される。そしてこの基準電圧ＶＲがトランジスターＴＧ３のゲート電極に入力されることで、電流源ＩＳＡでのテール電流が生成される。

図１０の比較例では、基準電圧生成回路ＲＥＦＧでの電流ＩＲＧの電流パスの分だけ、図４に比べて電流パスの本数が多くなる。従って、消費電流が大きくなってしまう。これに対して図４の定電流生成回路では、図１０に比べて電流パスの本数を少なくできるため、低消費電力化を図れる。

図１１（Ａ）、図１１（Ｂ）は、図４の定電流生成回路で生成される定電流と図１０の比較例で生成される定電流の温度依存性や電源電圧依存性を比較した図である。図１２（Ａ）、図１２（Ｂ）は、図４の定電流生成回路で生成されるテール電流と図１０の比較例で生成されるテール電流の温度依存性や電源電圧依存性を比較した図である。

なお図１１（Ａ）〜図１２（Ｂ）では、図４の電流源ＩＳＡの抵抗ＲＡ２が、正の温度特性を有するＮウェル抵抗である場合と、フラットな温度特性を有するポリ抵抗である場合を、比較して示している。

図１２（Ａ）に示すように、デプレッション型のトランジスターＴＡ３及びＮウェルの抵抗ＲＡ２で電流源ＩＳＡを構成した図４の定電流生成回路では、テール電流ＩＴＬの温度特性をほぼフラットにすることができる。従って、温度変動によるテール電流ＩＴＬの変動を抑制できる。

これに対して、図１０の比較例のように電流源を構成すると、テール電流ＩＴＬの温度特性はフラットにならず、温度変動によってテール電流ＩＴＬも変動してしまう。抵抗ＲＡ２を、ポリ抵抗で構成した場合も同様である。

また図１２（Ｂ）に示すように、デプレッション型のトランジスターＴＡ３及び抵抗ＲＡ２で電流源ＩＳＡを構成した図４の定電流生成回路では、電源電圧が変化した場合にもテール電流ＩＴＬをほぼ一定に保てる。従って、電源電圧変動によるテール電流ＩＴＬの変動を抑制できる。これは抵抗ＲＡ２を、ポリ抵抗で構成した場合も同様である。

これに対して、図１０の比較例のように電流源を構成すると、電源電圧が変化した場合に、テール電流ＩＴＬも変化してしまう。従って、電源電圧変動によるテール電流ＩＴＬの変動を抑制できず、この点において図４の構成の方が有利となる。

図１３（Ａ）は、図４の定電流生成回路で生成されるテール電流と図１０の比較例で生成されるテール電流のバラツキを比較したヒストグラムである。図１３（Ａ）ではモンテカルロ法を用いてヒストグラムを作成している。また図１３（Ｂ）にテール電流の平均値、最大値、最小値、分散を示す。

図１３（Ａ）に示すように、図４の定電流生成回路によれば、抵抗によるフィードバックのため、トランジスターのしきい値電圧のバラツキやゲート長寸法のバラツキなどの製造プロセス変動に起因するテール電流のバラツキを抑制できる。従って、精度の高いテール電流の生成が可能になる。

３．レイアウト配置
図１４（Ａ）、図１４（Ｂ）に抵抗のレイアウト配置例を示す。図１４（Ａ）は平面図であり、図１４（Ｂ）は断面図である。

図４では、出力部ＱＢの抵抗ＲＡ１については、負の温度特性を有するポリ抵抗で形成する一方で、差動部ＤＦの電流源ＩＳＡの抵抗ＲＡ２については、正の温度特性を有するＮウェル抵抗で形成する。このようにすることで、定電流ＩＲＥＦや電流源ＩＳＡのテール電流ＩＴＬの温度特性をフラットにすることが可能になる。

一方、定電流生成回路の消費電力を低減するためには、差動部ＤＦや出力部ＱＢに流れる電流ＩＴＬ、ＩＡ１、ＩＲＥＦの電流値を小さくする必要があり、これらの電流値を小さくするためには、抵抗ＲＡ１、ＲＡ２の抵抗値を大きくする必要がある。

しかしながら、抵抗ＲＡ１、ＲＡ２の抵抗値を大きくしようとすると、抵抗ＲＡ１、ＲＡ２のレイアウト面積が大きくなってしまい、集積回路装置の大規模化を招く。

そこで本実施形態では図１４（Ａ）、図１４（Ｂ）に示すレイアウト手法を採用している。

即ち図１４（Ａ）において、図４の抵抗ＲＡ１は、ポリシリコン層により形成されるポリ抵抗になっており、抵抗ＲＡ２は、Ｎウェルにより形成されるＮウェル抵抗になっている。そして図１４（Ａ）に示すように、Ｎウェル抵抗である抵抗ＲＡ２の形成領域上に、ポリ抵抗である抵抗ＲＡ１をレイアウト配置する。即ち、Ｎウェル抵抗である抵抗ＲＡ２とポリ抵抗である抵抗ＲＡ１が、平面視においてオーバーラップするようにレイアウト配置される。

具体的には、図１４（Ａ）において抵抗ＲＡ１は複数のポリ抵抗ユニットにより構成される。即ち、複数のポリ抵抗ユニットが蛇状に配置され、隣り合うポリ抵抗ユニットは、メタル配線及びコンタクトを介して接続される。そして抵抗ＲＡ１の一端はタップＴＰＰ１になり、他端はタップＴＰＰ２になる。図４を例にとれば、タップＴＰＰ１にはノードＮＡ４が接続され、タップＴＰＰ２にはＶＳＳが接続される。

また抵抗ＲＡ２は複数のＮウェル抵抗ユニットにより構成される。即ち、複数のＮウェル抵抗ユニットが蛇状に配置され、隣り合うＮウェル抵抗ユニットは、メタル配線及びコンタクトを介して接続される。そして抵抗ＲＡ２の一端はタップＴＰＮ１になり、他端はタップＴＰＮ２になる。図４を例にとれば、タップＴＰＮ１にはトランジスターＴＡ３のソースが接続され、タップＴＰＮ２にはＶＳＳが接続される。なおポリ抵抗やＮウェル抵抗のレイアウト配置は図１４（Ａ）に限定されず、種々の変形実施が可能である。

また図１４（Ａ）では、各ポリ抵抗ユニットはその長手方向が紙面に対して横方向（第１の方向）になるように配置され、Ｎウェル抵抗ユニットはその長手方向が紙面に対して縦方向（第１の方向に直交する第２の方向）になるように配置されている。このようにすれば、タップＴＰＰ１及びＴＰＰ２の取り出し場所と、タップＴＰＮ１及びＴＰＮ２の取り出し場所を、別の場所にできるため、信号配線のレイアウトを簡素化・効率化できる。

図１４（Ａ）、図１４（Ｂ）の手法によれば、集積回路装置の１つの領域を用いて、抵抗ＲＡ１とＲＡ２の両方をレイアウト配置できる。従って、レイアウト効率を向上でき、集積回路装置の小面積化を図れる。

また図１４（Ａ）、図１４（Ｂ）では、１つの領域に２つの抵抗ＲＡ１、ＲＡ２を配置できるため、各抵抗の抵抗値を高くするために各抵抗のレイアウト面積が大きくなっても、全体のレイアウト面積の増加については最小限に抑えることができる。従って、各抵抗の抵抗値を大きくして回路の低消費電力化を図ることも容易になる。

特に本実施形態では、抵抗ＲＡ２をＮウェル抵抗で形成すれば、その上に別の回路素子をレイアウト配置できる点に着目している。そして図４の回路では、負の温度特性の抵抗ＲＡ１と正の温度特性の抵抗ＲＡ２の両方が必要になっている。そこで、正の温度特性の抵抗ＲＡ２についてはＮウェル抵抗で実現し、負の温度特性の抵抗ＲＡ１についてはポリ抵抗で実現し、Ｎウェル抵抗の上にポリ抵抗を形成することで、レイアウト面積のコンパクト化を図る。

この場合に、Ｎウェル抵抗とポリ抵抗を同じ場所にレイアウト配置することで、一方の抵抗からの電圧により他方の抵抗の抵抗値が変動してしまうおそれもある。しかしながら、Ｎウェル抵抗については、その精度は重視されておらず、その抵抗値が高ければ十分であるため、ポリ抵抗からの電圧による抵抗値変動はそれほど問題にならない。一方、ポリ抵抗については、その抵抗値を高くして行くと、その上下の素子からの電圧による抵抗値の変動の影響を、より受けやすくなる。しかしながら、図４のＮウェル抵抗ＲＡ２に印加される電圧は０Ｖに近いため、ポリ抵抗への悪影響はそれほど問題にならないという利点がある。

４．抵抗の構成
負の温度特性の仕事関数差電圧ＶＷＤを負の温度特性の抵抗ＲＡ１に印加することでフラットな温度特性の定電流を生成する場合に、仕事関数差電圧ＶＷＤの負の温度特性と、抵抗ＲＡ１の負の温度特性を、なるべく近づけることが望ましい。また、場合によっては、温度上昇にしたがって電流値が増える正の温度特性の定電流が必要な場合もある。

そこで抵抗ＲＡ１を、温度特性が異なる複数の抵抗素子を含むように構成してもよい。例えば図１５（Ａ）では、抵抗ＲＡ１は、抵抗素子ＲＭＲＰとＲＮＰを直列に接続することで構成されている。そして図６に示すように抵抗素子ＲＭＲＰとＲＮＰは、その温度特性が互いに異なっている。

このような温度特性が異なる抵抗素子ＲＭＲＰとＲＮＰにより抵抗ＲＡ１を構成すれば、各抵抗素子ＲＭＲＰ、ＲＮＰの単体では得られない温度特性を得ることが可能になる。これにより、生成される定電流の温度特性を、よりフラットにしたり、或いは、正の温度特性や負の温度特性を有する定電流の生成が可能になる。

なお図１５（Ａ）では、抵抗素子ＲＭＲＰとＲＮＰを１対１のブレンド率でブレンドしているが、例えば図１５（Ｂ）のように抵抗素子ＲＭＲＰとＲＮＰを２対１のブレンド率でブレンドしてもよい。即ち、抵抗素子の抵抗値のブレンド率は任意である。また図１５（Ａ）、図１５（Ｂ）では２種類の抵抗素子で抵抗ＲＡ１を構成する例について示しているが、図１５（Ｃ）に示すように、３種類以上の抵抗素子で抵抗ＲＡ１を構成してもよい。

また図１６（Ａ）に示すように、抵抗ＲＡ１が、直列接続された複数の抵抗ユニットＲＵ１〜ＲＵ４を含むように構成してもよい。図１６（Ａ）では、ＲＵ１〜ＲＵ４の各抵抗ユニットは、並列接続された抵抗素子ＲＭＲＰ及びスイッチ素子ＳＷを有している。そして各抵抗ユニットのスイッチ素子ＳＷがオン・オフされることで抵抗ＲＡ１の抵抗値が可変に設定される。これにより、生成される定電流の値を可変に設定したり、製造プロセス変動等による定電流値のバラツキを調整することなどが可能になる。なお抵抗ユニットの個数は４個には限定されず任意である。

例えば定電流値を可変に設定する場合には、図示しない制御回路からの信号によりＲＵ１〜ＲＵ４の各抵抗ユニットのスイッチ素子ＳＷをオン又はオフに設定すればよい。或いは、ヒューズ回路や不揮発性メモリなどの初期値設定回路からの信号に基づいて、各抵抗ユニットのスイッチ素子ＳＷをオン又はオフに設定するようにしてもよい。このようにすれば、製造プロセス変動に起因する定電流値のバラツキを調整することが可能になる。

また図１６（Ｂ）に示すように、ＲＵ１〜ＲＵ４の各抵抗ユニットに、第１の抵抗素子ＲＭＲＰと、第１の抵抗素子ＲＭＲＰとは温度特性が異なる第２の抵抗素子ＲＮＰを設けるようにしてもよい。そしてこの場合には、第１の抵抗素子ＲＭＲＰの抵抗値と第２の抵抗素子ＲＮＰの抵抗値の抵抗比を、複数の抵抗ユニットＲＵ１〜ＲＵ４の間で同一比に設定することが望ましい。例えば図１６（Ｂ）では、ＲＭＲＰとＲＮＰの抵抗値の抵抗比が２対１になるように設定している。

このようにすれば、各抵抗ユニットのスイッチ素子ＳＷをオン又はオフにすることで、抵抗ＲＡ１の全体の抵抗値が変化した場合にも、抵抗ＲＡ１の全体としての温度特性については変化せずに固定されるようになる。従って、ＲＡ１の抵抗値の可変設定やバラツキ調整とＲＡ１の抵抗値の安定した温度特性を両立して実現することが可能になり、定電流値の可変設定やバラツキ調整と定電流値の温度依存性の減少を両立できる。

例えば図１６（Ｂ）において、ＲＵ１〜ＲＵ４の全ての抵抗ユニットのスイッチ素子ＳＷがオフに設定される状態を第１の設定状態とし、ＲＵ４のスイッチ素子ＳＷのみがオンに設定される状態を第２の設定状態とする。そして各抵抗ユニットの抵抗値をＲとすると、第１の設定状態の抵抗値は４Ｒとなり、第２の設定状態の抵抗値は３Ｒになり、ＲＡ１の抵抗値が可変に設定される。そしてこの場合にも、第１の設定状態での抵抗素子ＲＭＲＰとＲＮＰの全体的なブレンド率は２対１であり、第２の設定状態での抵抗素子ＲＭＲＰとＲＮＰの全体的なブレンド率も２対１になる。従って、第１の設定状態での抵抗値の温度特性と第２の設定状態での抵抗値の温度特性を同じにすることができ、抵抗ＲＡ１の抵抗値の可変設定やバラツキ調整とＲＡ１の抵抗値の安定した温度特性を両立して実現できる。

なお図１６（Ｂ）のような抵抗比を固定した抵抗素子の構成手法は、本実施形態で説明したような定電流生成回路の抵抗には限定されず、様々な回路の抵抗に対して適用できる。また抵抗比は図１６（Ｂ）のような２対１には限定されず、各抵抗ユニットでの抵抗素子の個数も３個以上であってもよい。

５．定電圧の生成
図１７に本実施形態の変形例の構成例を示す。図１７が図４と異なるのは、図１７では出力部ＱＢが第３の抵抗ＲＡ３を更に含み、抵抗ＲＡ１に流れる電流ＩＡ１に対応する電流ＩＡ２を抵抗ＲＡ３に流すことで、定電圧ＶＲＥＧを更に生成する点である。

具体的には出力部ＱＢは、ＶＤＤとＶＳＳの間に直列に設けられたトランジスターＴＡ８と抵抗ＲＡ３を含む。そしてＰ型のトランジスターＴＡ８のゲート電極は、差動部ＤＦの出力ノードＮＡ１により制御される。

この構成によれば、トランジスターＴＤＲとＴＡ８のＷ／Ｌ比で設定される定電流ＩＡ２が抵抗ＲＡ３に流れるようになる。これにより、ＩＡ２の電流値をＩ２とし、ＲＡ３の抵抗値をＲ３とした場合に、出力ノードＮＡ６にはＶＲＥＧ＝Ｉ２×Ｒ３の定電圧が出力されるようになる。従って、集積回路装置の各アナログ回路に対して、定電流ＩＲＥＦのみならず定電圧ＶＲＥＧについても供給することが可能になる。特に抵抗ＲＡ３を可変抵抗にすることで、様々な電圧値の定電圧ＶＲＥＧを、集積回路装置の各アナログ回路に供給できる。

また図１７の抵抗ＲＡ３についても、抵抗ＲＡ２と同様に、図１５（Ａ）〜図１５（Ｃ）で説明したように温度特性が異なる複数の抵抗素子を含むように構成してもよい。例えば抵抗ＲＡ３を、温度特性が異なる抵抗素子ＲＭＲＰとＲＮＰを直列接続することで構成したり、ＲＭＲＰとＲＰＰとＲＮＰを直列接続することで構成してもよい。

或いは、図１６（Ａ）に示すように、抵抗ＲＡ３が、直列接続された複数の抵抗ユニットＲＵ１〜ＲＵ４を含むように構成してもよい。この場合には、各抵抗ユニットは、並列接続された抵抗素子ＲＭＲＰ及びスイッチ素子ＳＷを有する。そしてＲＵ１〜ＲＵ４の各抵抗ユニットのスイッチ素子がオン・オフされることで抵抗ＲＡ３の抵抗値が可変に設定され、生成される定電圧が可変に設定される。このようにすることで、様々な電圧値の定電圧ＶＲＥＧを集積回路装置の各アナログ回路に対して供給できる。なお、複数の定電圧を供給する場合には、トランジスターＴＡ８及び抵抗ＲＡ３からなる回路を、複数個、設ければよい。

また図１６（Ｂ）に示すように、抵抗ＲＡ３を構成する各抵抗ユニットに、第１の抵抗素子ＲＭＲＰと、ＲＭＲＰとは温度特性が異なる第２の抵抗素子ＲＮＰを含ませてもよい。そして、抵抗素子ＲＭＲＰの抵抗値と抵抗素子ＲＮＰの抵抗値の抵抗比が、複数の抵抗ユニットＲＵ１〜ＲＵ４の間で同一比に設定されるようにする。このようにすれば、抵抗ＲＡ３の抵抗値の可変設定やバラツキ調整とＲＡ３の抵抗値の安定した温度特性を両立して実現することが可能になる。

６．集積回路装置
次に本実施形態の定電流生成回路が適用される集積回路装置の例について説明する。図１８は、集積回路装置がＲＦの無線通信用ＩＣである場合の構成例である。この集積回路装置は、受信回路３０、復調回路３６、送信回路４０、変調回路４６、クロック生成回路４８、制御回路５０、定電流生成回路６０を含む。

受信回路３０は、低ノイズアンプＬＮＡ、ミキサー３２、フィルター部３４を含む。低ノイズアンプＬＮＡは、アンテナＡＮＴから入力されるＲＦの受信信号を低ノイズで増幅する処理を行う。ミキサー３２は、増幅後の受信信号と、クロック生成回路４８からのローカル信号（局所周波数信号）のミキシング（混合）処理を行って、ダウンコンバージョンを実行する。フィルター部３４は、ダウンコンバージョン後の受信信号のフィルター処理を行う。具体的には、フィルター部３４は、複素フィルターなどで実現されるバンドパスのフィルター処理を行い、イメージ除去を行いながらベースバンド信号を抽出する。

復調回路３６は、受信回路３０からの信号に基づいて復調処理を行う。例えば送信側においてＦＳＫ（周波数シフトキーイング）で変調された信号の復調処理を行い、復調後の受信信号を制御回路５０に出力する。

変調回路４６は、制御回路５０からの送信信号の変調処理を行う。例えば送信信号をＦＳＫで変調し、変調後の送信信号を送信回路４０に出力する。そして送信回路４０は、パワーアンプＰＡにより増幅した送信信号をアンテナＡＮＴに対して出力する。

クロック生成回路４８は、ＶＣＯ（電圧制御発振器）などにより構成されるＰＬＬ回路を有し、各種のクロック信号やミキサー３２へのローカル信号等を生成する。

制御回路５０（ロジック回路）は、集積回路装置の全体の制御や、ベースバンドでのデジタル処理などを実行する。また制御回路５０は、例えばリンク層回路５２やホストＩ／Ｆ（インターフェース）５４を有し、リンク層のプロトコル処理や、外部のホストとのインターフェース処理などを実行する。

定電流生成回路６０は、図１〜図４等で説明した本実施形態の定電流生成回路であり、受信回路３０、送信回路４０、クロック生成回路４８などの集積回路装置内の各アナログ回路に対して定電流を供給する。そして各アナログ回路は、供給された定電流を用いて、信号増幅処理、信号検出処理、或いは信号フィルタリング処理などの各種のアナログ処理を行う。

このようにすれば、各アナログ回路は、本実施形態の定電流生成回路６０で生成された安定した温度特性の定電流を用いて、アナログ処理を行うことができるため、アナログ処理の特性の向上を図れる。また定電流生成回路６０として例えば図４の構成を採用すれば、電流パスの本数を減らすことができるため、例えば待機時等における電力の消費を最小限に抑えることが可能になる。

なお本実施形態の定電流生成回路が適用される集積回路装置は、図１８のような無線通信用ＩＣには限定されず、様々なタイプの集積回路装置に適用できる。例えばセンサーからのセンサー信号から所望信号を検出する検出装置にも適用できる。このような検出装置としては、振動子を用いて角速度情報や加速度情報などの物理量を検出する装置などがある。

７．電子機器
図１９に本実施形態の集積回路装置３１０を含む電子機器の構成例を示す。この電子機器は、アンテナＡＮＴ、集積回路装置３１０、ホスト３２０、検出装置３３０、センサー３４０、電源部３５０を含む。なお本実施形態の電子機器は図１９の構成に限定されず、その構成要素の一部（例えば検出装置、センサー、電源部等）を省略したり、他の構成要素（例えば操作部、出力部）を追加するなどの種々の変形実施が可能である。

集積回路装置３１０は、図１８のような回路構成で実現される無線回路装置であり、アンテナＡＮＴからの信号の受信処理や、アンテナＡＮＴへの信号の送信処理を行う。ホスト３２０は、電子機器の全体の制御を行ったり、集積回路装置３１０や検出装置３３０の制御を行う。検出装置３３０は、センサー３４０（物理量トランスデューサ）からのセンサー信号に基づいて種々の検出処理（物理量の検出処理）を行う。例えばセンサー信号から所望信号を検出する処理を行って、Ａ／Ｄ変換後のデジタルデータをホスト３２０に出力する。センサー３４０は、例えば煙センサー、光センサー、人感センサー、圧力センサー、生体センサー、ジャイロセンサーなどである。電源部３５０は、集積回路装置３１０、ホスト３２０、検出装置３３０等に電源を供給するものであり、例えば乾電池（丸形乾電池等）やバッテリーなどにより電源を供給する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（第１の差動入力端子、第２の差動入力端子、第１の電源ノード、第２の電源ノード等）と共に記載された用語（非反転入力端子、反転入力端子、ＶＳＳノード、ＶＤＤノード等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また定電流生成回路、集積回路装置、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。

ＴＡ１、ＴＡ２ 第１、第２のトランジスター、ＴＤＲ 駆動トランジスター、
ＲＡ１、ＲＡ２、ＲＡ３ 第１、第２、第３の抵抗、ＩＳＡ 電流源、
ＤＦ 差動部、ＱＢ 出力部、ＲＭＲＰ、ＲＮＰ、ＲＰＰ 抵抗素子、
ＲＵ１〜ＲＵ４ 抵抗ユニット、
３０ 受信回路、３２ ミキサー、３４ フィルター部、
３６ 復調回路、４０ 送信回路、４６ 変調回路、４８ クロック生成回路、
５０ 制御回路、５２ リンク層回路、５４ ホストＩ／Ｆ、６０ 定電流生成回路、
３１０ 集積回路装置、３２０ ホスト、３３０ 検出装置、
３４０ センサー、３５０ 電源部

Claims (18)

1. 第１のトランジスターと、
   前記第１のトランジスターとはゲート電極の導電性が異なる第２のトランジスターと、
   前記第１のトランジスターと前記第２のトランジスターとの仕事関数差電圧に対応する電圧が印加される第１の抵抗とを含み、
   前記仕事関数差電圧は負の温度特性を有し、
   前記第１の抵抗の抵抗値は負の温度特性を有し、
   前記第１の抵抗に流れる電流に対応する定電流を生成することを特徴とする定電流生成回路。
2. 請求項１において、
   前記第１のトランジスター、前記第２のトランジスターが第１の差動トランジスター、第２の差動トランジスターとして設けられる差動部と、
   前記第１の抵抗と、前記第１の抵抗に直列に設けられる駆動トランジスターとを有する出力部とを含み、
   前記差動部の第１の差動入力端子が、第１の基準電圧に設定され、
   前記駆動トランジスターと前記第１の抵抗との間の接続ノードの信号が、前記差動部の第２の差動入力端子に帰還され、
   前記差動部の出力ノードにより前記駆動トランジスターが制御されることを特徴とする定電流生成回路。
3. 請求項２において、
   前記差動部は、
   前記第１のトランジスター及び前記第２のトランジスターと第１の電源ノードとの間に設けられる電流源と、
   前記第１のトランジスター及び前記第２のトランジスターと第２の電源ノードとの間に設けられるカレントミラー回路を含むことを特徴とする定電流生成回路。
4. 請求項３において、
   前記電流源は、
   ゲート電極が第２の基準電圧に設定されるデプレッション型の第３のトランジスターと、
   前記第３のトランジスターと前記第１の電源ノードとの間に設けられる第２の抵抗を含むことを特徴とする定電流生成回路。
5. 請求項４において、
   前記第１のトランジスター及び前記第３のトランジスターは、デプレッション型のＮ型トランジスターであり、
   前記第１の基準電圧及び前記第２の基準電圧は、前記第１の電源ノードの電圧であることを特徴とする定電流生成回路。
6. 請求項４又は５において、
   前記第３のトランジスターのしきい値電圧は負の温度特性を有し、前記第２の抵抗の抵抗値は正の温度特性を有することを特徴とする定電流生成回路。
7. 請求項４乃至６のいずれかにおいて、
   前記第１の抵抗は、ポリシリコン層により形成されるポリ抵抗であり、
   前記第２の抵抗は、Ｎウェルにより形成されるＮウェル抵抗であり、
   前記Ｎウェル抵抗である前記第２の抵抗の形成領域上に、前記ポリ抵抗である前記第１の抵抗がレイアウト配置されることを特徴とする定電流生成回路。
8. 請求項１乃至７のいずれかにおいて、
   前記第１の抵抗は、温度特性が異なる複数の抵抗素子を含むことを特徴とする定電流生成回路。
9. 請求項１乃至８のいずれかにおいて、
   前記第１の抵抗は、直列接続された複数の抵抗ユニットを含み、
   前記複数の抵抗ユニットの各抵抗ユニットは、並列接続された抵抗素子及びスイッチ素子を有し、
   前記各抵抗ユニットのスイッチ素子がオン・オフされることで前記第１の抵抗の抵抗値が可変に設定されること特徴とする定電流生成回路。
10. 請求項９において、
    前記各抵抗ユニットは、第１の抵抗素子と、前記第１の抵抗素子とは温度特性が異なる第２の抵抗素子を含み、
    前記第１の抵抗素子の抵抗値と前記第２の抵抗素子の抵抗値の抵抗比が、前記複数の抵抗ユニットの間で同一比に設定されることを特徴とする定電流生成回路。
11. 請求項１乃至１０のいずれかにおいて、
    第３の抵抗を含み、
    前記第１の抵抗に流れる電流に対応する電流を前記第３の抵抗に流すことで定電圧を更に生成することを特徴とする定電流生成回路。
12. 請求項１１において、
    前記第３の抵抗は、温度特性が異なる複数の抵抗素子を含むことを特徴とする定電流生成回路。
13. 請求項１１又は１２において、
    前記第３の抵抗は、直列接続された複数の抵抗ユニットを含み、
    前記複数の抵抗ユニットの各抵抗ユニットは、並列接続された抵抗素子及びスイッチ素子を有し、
    前記各抵抗ユニットのスイッチ素子がオン・オフされることで前記第３の抵抗の抵抗値が可変に設定され、生成される定電圧が可変に設定されること特徴とする定電流生成回路。
14. 請求項１３において、
    前記各抵抗ユニットは、第１の抵抗素子と、前記第１の抵抗素子とは温度特性が異なる第２の抵抗素子を含み、
    前記第１の抵抗素子の抵抗値と前記第２の抵抗素子の抵抗値の抵抗比が、前記複数の抵抗ユニットの間で同一比に設定されることを特徴とする定電流生成回路。
15. 直列接続された複数の抵抗ユニットを含み、
    前記複数の抵抗ユニットの各抵抗ユニットは、並列接続された抵抗素子及びスイッチ素子を有し、前記各抵抗ユニットのスイッチ素子がオン・オフされることで抵抗値が可変に設定され、
    前記各抵抗ユニットは、第１の抵抗素子と、前記第１の抵抗素子とは温度特性が異なる第２の抵抗素子を含み、
    前記第１の抵抗素子の抵抗値と前記第２の抵抗素子の抵抗値の抵抗比が、前記複数の抵抗ユニットの間で同一比に設定されることを特徴とする抵抗回路。
16. 請求項１乃至１４のいずれかに記載の定電流生成回路を含むことを特徴とする集積回路装置。
17. 請求項１５に記載の抵抗回路を含むことを特徴とする集積回路装置。
18. 請求項１６又は１７に記載の集積回路装置を含むことを特徴とする電子機器。

Images