JP2005236195A

JP2005236195A - 半導体装置

Info

Publication number: JP2005236195A
Application number: JP2004046354A
Authority: JP
Inventors: Kikuo Nakanishi; 鬼久雄中西
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-02-23
Filing date: 2004-02-23
Publication date: 2005-09-02

Abstract

【課題】チップ面積を増大させることなく、温度依存性を抑制し、広い温度範囲で良好な特性を得ることが可能な半導体装置を提供する。
【解決手段】正の温度特性を有する抵抗３ｂと負の温度特性を有する抵抗３ａを並列に接続した検出抵抗素子を備える。
【選択図】図１

Description

本発明は、例えば過電流検出保護回路等、検出抵抗を用いた回路を備える半導体装置に関する。

一般に、パワーＩＣ等の集積デバイスにおいて、ＩＣを過電流による破壊から保護するための過電流検出保護回路が設けられている。

図７に、保護回路の基本構造を示す。図に示すように、抵抗Ｒ１０５に電流Ｉを流し込むと、ポイント１０６に電圧が発生し、これがＮＭＯＳＦＥＴ１０７のしきい値（Ｖｔｈ）になると、保護回路が働くようになっている。このような回路において、抵抗値を適宜設定することにより、検出できる電流値が決定される。

近年、車載用途等、広い温度範囲で用いられる集積デバイスに、このような保護回路が広く用いられるようになったが、抵抗とＭＯＳＦＥＴのしきい値の温度特性により特性が変動する、という問題が生じていた。

例えば、図８に上面図を、図９に断面図を示すようなＮ型基板１０１上に絶縁膜１０２を介して形成されたＰ型の不純物をドーピングしたポリシリコン抵抗１０３を用いてＮＭＯＳＦＥＴを検出させる場合、Ｐ型ポリシリコン抵抗の温度依存性と、ＮＭＯＳＦＥＴのしきい値（Ｖｔｈ）の温度特性により、保護回路のしきい電流値は、周辺温度が−５０〜１５０℃の範囲で２５℃を基準としたとき、表１に示すように、８５〜１４６％とリニアに変動し、ばらつき値（しきい電流値の最大値と最小値の差の基準値に対する比）が６１％と大きくばらついてしまう。

また、図１０に上面図を、図１１に断面図を示すようなＮ型基板１１１中にＰ型不純物をドーピングした拡散抵抗１１３を用いてＮＭＯＳＦＥＴを検出させる場合、Ｐ型拡散抵抗の温度依存性と、ＮＭＯＳＦＥＴのしきい値の温度特性により、保護回路のしきい電流値は、周辺温度が−５０〜１５０℃の範囲で２５℃を基準としたとき、表２に示すように、４５〜１７７％とリニアに変動し、ばらつき値が１３２％とさらに大きくばらついてしまう。

このような温度によるしきい電流値のばらつきにより、保証規格に対する製品の作りこみ範囲が狭く、規格マージンがなくなり、歩留りが低下する。

そこで、このような温度による特性の変動を抑制するために、回路的に温度特性をキャンセルする手法が提案されている（例えば特許文献１参照）。
特開２００３−９３７３号公報

しかしながら、温度特性をキャンセルするための回路を形成することにより、回路規模が大きくなり、チップ面積が増大するという問題があった。

そこで、本発明は、従来の問題を取り除き、チップ面積を増大させることなく、温度依存性を抑制し、広い温度範囲で良好な特性を得ることが可能な半導体装置を提供することを目的とするものである。

本発明の一態様によれば、正の温度特性を有する抵抗と負の温度特性を有する抵抗を並列に接続した検出抵抗素子を備えることを特徴とする半導体装置が提供される。

本発明の一実施態様によれば、チップ面積を増大させることなく、温度依存性を抑制し、広い温度範囲で良好な特性を得ることが可能な半導体装置を提供することができる。

以下本発明の実施形態について、図を参照して説明する。

（実施形態１）
図１に本実施形態における半導体装置の過電流検出保護回路の検出抵抗素子の上面図、図２にそのＡ−Ａ’断面図を、図３にそのＢ−Ｂ’断面図を示す。

図に示すように、Ｎ⁻Ｓｉ基板１上に絶縁膜２ａを介して形成されたＰ型不純物をドーピングしたポリシリコン抵抗３ａと、Ｓｉ基板中にＰ型の不純物をドーピングして形成された拡散抵抗３ｂが、ポリシリコン抵抗３ａ上に絶縁膜２ｂを介して形成されたアルミ配線４により並列に接続されている。ここで、ポリシリコン抵抗３ａは負の温度特性（例えば、抵抗温度係数：−４０００ｐｐｍ／℃）を有し、拡散抵抗３ｂは正の温度特性（例えば、抵抗温度係数：５０００ｐｐｍ／℃）を有している。

このような抵抗素子を用い、各抵抗の抵抗値を適宜設定した保護回路におけるしきい電流値の温度依存性を表３〜８に示す。

これら表３〜８に示すように、−５０〜１５０℃におけるしきい電流値のばらつきは、３２〜４１％と、従来と比較して大幅に改善されることがわかる。

このような温度特性の異なる抵抗を、その駆動温度範囲に応じて適宜組合せることにより、温度依存性が抑制され、良好な保護回路を形成することが可能となる。そして、保証規格に対する製品の作りこみ範囲が拡大し、規格マージンが増大し、歩留りが向上する。またそれによりコストダウンを図ることが可能となる。

（実施形態２）
図４に本実施形態における半導体装置の検出抵抗素子の上面図、図５にその断面図を示す。図に示すように、実施形態１と同様のポリシリコン抵抗１３ａとＰ拡散抵抗１３ｂが絶縁膜１２ａを介して積層されている。そして、ポリシリコン抵抗１３ａ上に絶縁膜１２ｂを介して形成されたアルミ配線１４により深さ方向に並列に接続されている。

このように２種の抵抗を立体的に配置することにより、実施形態１と同等な特性を有するとともに集積度を向上させることが可能となる。

（実施形態３）
図６に本実施形態における半導体装置の検出抵抗素子の断面図を示す。図に示すように、実施形態１と同様のポリシリコン抵抗２３ａと拡散抵抗２３ｂがトレンチ内に積層されており、実施形態２と同様にアルミ配線２４により深さ方向に並列に接続されている。

このようにトレンチを形成し、その内部に抵抗を形成することにより、実施形態１と同等な特性を有するとともに、さらに集積度を向上させることが可能となる。また、このようなトレンチは、他の素子を作りこむ工程において同時に形成することにより、工程を追加することなく容易に形成することが可能である。

これら実施形態における検出抵抗素子は、過電流検出保護回路のみならず、抵抗に電流を流し込み電圧を発生させる回路に広く用いることができる。

尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。

本発明の一実施態様における半導体装置の検出抵抗素子を示す上面図。本発明の一実施態様における半導体装置の検出抵抗素子を示す断面図。本発明の一実施態様における半導体装置の検出抵抗素子を示す断面図。本発明の一実施態様における半導体装置の検出抵抗素子を示す上面図。本発明の一実施態様における半導体装置の検出抵抗素子を示す断面図。本発明の一実施態様における半導体装置の検出抵抗素子を示す断面図。保護回路の基本構造を示す図。従来の半導体装置の検出抵抗素子を示す上面図。従来の半導体装置の検出抵抗素子を示す断面図。従来の半導体装置の検出抵抗素子を示す上面図。従来の半導体装置の検出抵抗素子を示す断面図。

符号の説明

１、１１、２１、１０１、１１１Ｎ⁻Ｓｉ基板
２、１２、２２、１０２、１１２絶縁膜
３、１３、２３、１０３、１１３抵抗
４、１４、２４、１０４、１１４アルミ配線
１０５抵抗
１０６ポイント
１０７ＮＭＯＳＦＥＴ

Claims

正の温度特性を有する抵抗と負の温度特性を有する抵抗を並列に接続した検出抵抗素子を備えることを特徴とする半導体装置。
前記正の温度特性を有する抵抗は、単結晶シリコンにＰ型不純物をドーピングした拡散抵抗であることを特徴とする請求項１に記載の半導体装置。
前記負の温度特性を有する抵抗は、多結晶シリコンにＰ型不純物をドーピングしたポリ抵抗であることを特徴とする請求項１又は２に記載の半導体装置。
前記抵抗素子は、前記正の温度特性を有する抵抗と前記負の温度特性を有する抵抗が、深さ方向に接続された積層構造を有することを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
前記正の温度特性を有する抵抗と前記負の温度特性を有する抵抗の少なくともいずれかが、トレンチ中に形成されることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。