JP2014090288A - レベルシフトスイッチ、レベルシフトスイッチを備えた電子機器 - Google Patents
レベルシフトスイッチ、レベルシフトスイッチを備えた電子機器 Download PDFInfo
- Publication number
- JP2014090288A JP2014090288A JP2012238631A JP2012238631A JP2014090288A JP 2014090288 A JP2014090288 A JP 2014090288A JP 2012238631 A JP2012238631 A JP 2012238631A JP 2012238631 A JP2012238631 A JP 2012238631A JP 2014090288 A JP2014090288 A JP 2014090288A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- output terminal
- circuit
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Abstract
【解決手段】一つの実施形態によれば、レベルシフトスイッチは、第1入力信号が第1入出力端子に入力され、第1出力信号が第2入出力端子から出力され、第2入力信号が前記第2入出力端子に入力され、第2出力信号が前記第1入出力端子から出力される。レベルシフトスイッチは、伝送回路、第1のMOSトランジスタ、第2のMOSトランジスタ、及びワンショットパルス生成回路が設けられる。
【選択図】 図2
Description
まず、本発明の第一の実施形態に係るレベルシフトスイッチ、レベルシフトスイッチを備えた電子機器について、図面を参照して説明する。図1は電子機器の概略構成を示す図である。図2はレベルシフトスイッチの構成を示す回路図である。図3はワンショットパルス生成回路の構成を示す回路図である。図4は比較例のワンショットパルス生成回路の構成を示す回路図である。本実施形態では、双方向タイプのレベルシフトスイッチの信号伝達時間を高速化している。
VccA≦VccB・・・・・・・・・・・・・・・・・(式1)
1.5V≦VccA,VccB≦5.5V・・・・・・・・・・・・(式2)
に設定される。
t1A<<t11A・・・・・・・・・・・・・・・・・・(式3)
となる。
Tsd<<Tsd11・・・・・・・・・・・・・・・・・・(式4)
と本実施形態のレベルシフトスイッチ1を大幅に高速化することができる。
次に、本発明の第二の実施形態に係るレベルシフトスイッチについて、図面を参照して説明する。図10はワンショットパルス生成回路の構成を示す回路図である。本実施形態では、ワンショットパルス生成回路の回路構成を変更している。
次に、本発明の第三の実施形態に係るレベルシフトスイッチについて、図面を参照して説明する。図11は負荷が重い場合を説明する図である。図12はワンショットパルス生成回路の構成を示す回路図である。本実施形態では、入出力端子の出力側に重い負荷が設けられた場合に対応することができるワンショットパルス生成回路を設けている。
次に、本発明の第四の実施形態に係るレベルシフトスイッチについて、図面を参照して説明する。図14はレベルシフトスイッチの構成を示す回路図である。図15はワンショットパルス生成回路の構成を示す回路図である。本実施形態ではレベルシフトスイッチの片方向の信号伝達時間を高速化している。
次に、本発明の第五の実施形態に係るレベルシフトスイッチについて、図面を参照して説明する。図16はレベルシフトスイッチの構成を示す回路図である。図17はワンショットパルス生成回路の構成を示す回路図である。本実施形態では、入力信号の立ち上りエッジ及び立下りエッジを高速化するワンショットパルス回路をレベルシフトスイッチに設けている。
2 VccAシステム
3 VccBシステム
11〜15、100 ワンショットパルス生成回路
13、20 伝送回路
21 OE制御回路
22、23、31、32、41、42 シュミット回路
33 レベルシフト回路
24、34、43 遅延回路
25、26 電圧検出回路
61、62 負荷
90 電子機器
INV1〜3、INV11〜13、INV41〜43 インバータ
N1、N2、N11〜17、N21〜29、N31〜36、N41、N42、N51〜58 ノード
NAND1〜3、NAND11 2入力NAND回路
NMT1〜3、NMT11〜17、NMT41、NMT42 Nch MOSトランジスタ
NOR11、NOR41 2入力OR回路
PadA、PadB、Padoe 端子
PMT1、PMT2、PMT11 Pch MOSトランジスタ
R1〜3、Ra、Rb、R11 抵抗
Sin1、Sin2 入力信号
Ssg1、Ssg11、S1os、S1osA 信号
Sout1、Sout2 出力信号
Tsd、Tsd11 信号伝達期間
VccA、VccB 高電位側電源
Vss 低電位側電源(接地電位)
Claims (10)
- 第1入力信号が第1入出力端子に入力され、第1出力信号が第2入出力端子から出力され、第2入力信号が前記第2入出力端子に入力され、第2出力信号が前記第1入出力端子から出力されるレベルシフトスイッチであって、
一端が前記第1入出力端子に接続され、他端が前記第2入出力端子に接続される第1トランジスタを有し、前記第1入出力端子と前記第2入出力端子間で信号を伝送する伝送回路と、
一端が第1電源に接続され、他端が前記第1入出力端子に接続される第2トランジスタと、
一端が第2電源に接続され、他端が前記第2入出力端子に接続される第3トランジスタと、
前記第1入出力端子を介して入力される第1信号が遅延回路を経由しないで入力される第4トランジスタと、前記第1信号を遅延及び反転した第2信号が入力され、一端側からワンショットパルス信号を出力し、他端が前記第4トランジスタに接続される第5トランジスタとを有し、前記第1入出力端子と前記第2入出力端子の間に設けられ、前記ワンショットパルス信号を前記第2及び第3トランジスタに出力するワンショットパルス生成回路と、
を具備することを特徴とするレベルシフトスイッチ。 - 前記第1信号は、前記第1入出力端子の信号レベルと前記第2入出力端子の信号レベルを論理演算した信号であり、前記第4トランジスタの制御端子に入力されることを特徴とする請求項1に記載のレベルシフトスイッチ。
- 前記ワンショットパルス生成回路は、第6トランジスタが更に設けられ、
前記第4トランジスタは、制御端子が前記第1入出力端子に接続され、
前記第6トランジスタは、制御端子が前記第2入出力端子に接続され、一端が前記第4トランジスタの一端に接続され、
前記第1信号は、前記第1入出力端子の信号レベルと前記第2入出力端子の信号レベルを論理演算した信号である
ことを特徴とする請求項1に記載のレベルシフトスイッチ。 - 前記ワンショットパルス回路は、一端が前記第2電源に接続され、他端が前記第5トランジスタの一端に接続される第1抵抗が更に設けられることを特徴とする請求項1乃至3のいずれか1項に記載のレベルシフトスイッチ。
- 前記ワンショットパルス回路は、第1電圧検出回路、第2電圧検出回路、第1Pch MOSトランジスタ、及び第1プルアップ抵抗が更に設けられ、
前記1電圧検出回路は、前記第1入出力端子の電圧を検出し、
前記2電圧検出回路は、前記第2入出力端子の電圧を検出し、
前記第1Pch MOSトランジスタは、一端が前記第2電源に接続され、他端が前記第5トランジスタの一端に接続され、制御端子に前記1電圧検出回路の検出電圧と前記2電圧検出回路の検出電圧の論理演算した第3信号が入力され、
前記第1プルアップ抵抗は、一端が前記第2電源に接続され、他端が前記第5トランジスタの一端側に接続され、
前記第1信号の反転及び遅延された第4信号と前記第3信号が論理演算され、反転された信号が前記第2信号となる
ことを特徴とする請求項1乃至3のいずれか1項に記載のレベルシフトスイッチ。 - 前記第4及び第5トランジスタは、Nch MOSトランジスタであることを特徴とする請求項1乃至5のいずれか1項に記載のレベルシフトスイッチ。
- 前記第6トランジスタは、Nch MOSトランジスタであることを特徴とする請求項3に記載のレベルシフトスイッチ。
- 前記ワンショットパルス回路は、第1シュミット回路、第2シュミット回路、及び第1の2入力NAND回路が更に設けられ、
前記第1シュミット回路は、入力側が前記第1入出力端子に接続され、
前記第2シュミット回路は、入力側が前記第2入出力端子に接続され、
前記第1の2入力NAND回路は、入力側が前記第1シュミット回路の出力側と前記第2シュミット回路の出力側に接続され、論理演算した前記第1信号を出力する
ことを特徴とする請求項1乃至7のいずれか1項に記載のレベルシフトスイッチ。 - 前記伝送回路は、第2抵抗と第3抵抗が更に設けられ、
前記第2抵抗は、一端が前記第1電源に接続され、他端が前記第1入出力端子に接続され、
前記第3抵抗は、一端が前記第2電源に接続され、他端が前記第2入出力端子に接続される
ことを特徴とする請求項1乃至8のいずれか1項に記載のレベルシフトスイッチ。 - 第1電源が供給されて信号処理を行う第1回路と、
前記第1電源の電圧以上の電圧を有する第2電源が供給されて信号処理を行う第2回路と、
第1入力信号が第1入出力端子に入力され、第1出力信号が第2入出力端子から出力され、第2入力信号が前記第2入出力端子に入力され、第2出力信号が前記第1入出力端子から出力されるレベルシフトスイッチと、
を具備し、
前記レベルシフトスイッチは、
一端が前記第1入出力端子に接続され、他端が前記第2入出力端子に接続される第1トランジスタを有し、前記第1入出力端子と前記第2入出力端子間で信号を伝送する伝送回路と、
一端が第1電源に接続され、他端が前記第1入出力端子に接続される第2トランジスタと、
一端が第2電源に接続され、他端が前記第2入出力端子に接続される第3トランジスタと、
前記第1入出力端子を介して入力される第1信号が遅延回路を経由しないで入力される第4トランジスタと、前記第1信号を遅延及び反転した第2信号が入力され、一端側からワンショットパルス信号を出力し、他端が前記第4トランジスタに接続される第5トランジスタとを有し、前記第1入出力端子と前記第2入出力端子の間に設けられ、前記ワンショットパルス信号を前記第2及び第3トランジスタに出力するワンショットパルス生成回路と、
を有する
ことを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012238631A JP2014090288A (ja) | 2012-10-30 | 2012-10-30 | レベルシフトスイッチ、レベルシフトスイッチを備えた電子機器 |
US13/941,933 US8847660B2 (en) | 2012-10-30 | 2013-07-15 | Level shift switch and electronic device with the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012238631A JP2014090288A (ja) | 2012-10-30 | 2012-10-30 | レベルシフトスイッチ、レベルシフトスイッチを備えた電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014090288A true JP2014090288A (ja) | 2014-05-15 |
Family
ID=50546504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012238631A Pending JP2014090288A (ja) | 2012-10-30 | 2012-10-30 | レベルシフトスイッチ、レベルシフトスイッチを備えた電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8847660B2 (ja) |
JP (1) | JP2014090288A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021019267A (ja) * | 2019-07-19 | 2021-02-15 | ローム株式会社 | 双方向レベルシフト回路 |
JP7339805B2 (ja) | 2019-08-01 | 2023-09-06 | ローム株式会社 | 双方向レベルシフト回路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112468135A (zh) * | 2018-07-26 | 2021-03-09 | 华为技术有限公司 | 电平转换电路以及电子设备 |
CN109474271A (zh) * | 2018-12-27 | 2019-03-15 | 上海海事大学 | 一种高速双向逻辑电平转换电路 |
KR20210065270A (ko) | 2019-11-26 | 2021-06-04 | 삼성전자주식회사 | 레벨 시프터 및 레벨 시프터의 동작 방법 |
KR102636530B1 (ko) * | 2022-04-26 | 2024-02-14 | 주식회사 해치텍 | 레벨 쉬프트 회로 및 이를 포함하는 집적회로 시스템 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080164932A1 (en) * | 2007-01-10 | 2008-07-10 | Texas Instruments Incorporated | Semi-buffered auto-direction-sensing voltage translator |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8315119B2 (en) * | 2009-02-26 | 2012-11-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sense amplifier scheme for low voltage SRAM and register files |
JP2011119979A (ja) | 2009-12-03 | 2011-06-16 | Toshiba Corp | レベルシフト回路 |
JP5466545B2 (ja) * | 2010-03-17 | 2014-04-09 | 株式会社 日立パワーデバイス | レベルシフト回路、および電力変換装置 |
JP2013012835A (ja) | 2011-06-28 | 2013-01-17 | Toshiba Corp | バススイッチ回路 |
-
2012
- 2012-10-30 JP JP2012238631A patent/JP2014090288A/ja active Pending
-
2013
- 2013-07-15 US US13/941,933 patent/US8847660B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080164932A1 (en) * | 2007-01-10 | 2008-07-10 | Texas Instruments Incorporated | Semi-buffered auto-direction-sensing voltage translator |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021019267A (ja) * | 2019-07-19 | 2021-02-15 | ローム株式会社 | 双方向レベルシフト回路 |
JP7312045B2 (ja) | 2019-07-19 | 2023-07-20 | ローム株式会社 | 双方向レベルシフト回路 |
JP7339805B2 (ja) | 2019-08-01 | 2023-09-06 | ローム株式会社 | 双方向レベルシフト回路 |
Also Published As
Publication number | Publication date |
---|---|
US20140118049A1 (en) | 2014-05-01 |
US8847660B2 (en) | 2014-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014090288A (ja) | レベルシフトスイッチ、レベルシフトスイッチを備えた電子機器 | |
JP3935901B2 (ja) | 低電力プログラマブル高周波数分周器 | |
KR101174846B1 (ko) | 레벨 시프터 및 이를 이용한 오프 칩 드라이버를 구비하는반도체 장치 | |
US7994821B1 (en) | Level shifter circuits and methods | |
US7477086B1 (en) | Low-skew digital lever shifter for I/O | |
CN107493093B (zh) | 一种高速低功耗动态亚稳态抑制比较器 | |
JP2009288056A (ja) | スキャン出力信号遮断機能付きスキャンフリップフロップ | |
CN108804368B (zh) | 能够连接到串行外围接口总线的缓冲器级设备 | |
US20120294095A1 (en) | Dynamic Level Shifter | |
KR101274210B1 (ko) | 플립-플롭 회로 | |
JP4494390B2 (ja) | チップ及びシステム | |
US7884644B1 (en) | Techniques for adjusting level shifted signals | |
KR20130111707A (ko) | 클럭 지연 도미노 로직 회로 및 이를 포함하는 장치들 | |
JP2010199640A (ja) | 信号レベル変換回路 | |
KR20130130478A (ko) | 입력 버퍼 | |
JP2009182609A (ja) | 信号レベル変換回路 | |
US20110133562A1 (en) | Level shifter | |
WO2006044175A2 (en) | Logic circuitry | |
US8810279B2 (en) | Pseudo-static domino logic circuit and apparatuses including same | |
CN106664090B (zh) | 一种缓冲器电路和采用该电路的电子设备 | |
JP2013545406A (ja) | 同期したデータロードと自己タイミングの非同期のデータキャプチャとを伴うラッチ回路 | |
US20070052466A1 (en) | Flip-flop with improved operating speed | |
JP2013197811A (ja) | 双方向レベル変換回路、双方向バッファ回路 | |
US20130002332A1 (en) | Bus switch circuit | |
KR100346002B1 (ko) | 레지스터 및 래치 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20150218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160304 |