KR102636530B1 - 레벨 쉬프트 회로 및 이를 포함하는 집적회로 시스템 - Google Patents

레벨 쉬프트 회로 및 이를 포함하는 집적회로 시스템 Download PDF

Info

Publication number
KR102636530B1
KR102636530B1 KR1020220051208A KR20220051208A KR102636530B1 KR 102636530 B1 KR102636530 B1 KR 102636530B1 KR 1020220051208 A KR1020220051208 A KR 1020220051208A KR 20220051208 A KR20220051208 A KR 20220051208A KR 102636530 B1 KR102636530 B1 KR 102636530B1
Authority
KR
South Korea
Prior art keywords
unit
pull
level shift
shift circuit
input signal
Prior art date
Application number
KR1020220051208A
Other languages
English (en)
Other versions
KR20230151640A (ko
Inventor
오태우
Original Assignee
주식회사 해치텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 해치텍 filed Critical 주식회사 해치텍
Priority to KR1020220051208A priority Critical patent/KR102636530B1/ko
Priority to CN202310058600.2A priority patent/CN116961642A/zh
Priority to US18/105,095 priority patent/US20230344418A1/en
Publication of KR20230151640A publication Critical patent/KR20230151640A/ko
Application granted granted Critical
Publication of KR102636530B1 publication Critical patent/KR102636530B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018535—Interface arrangements of Schottky barrier type [MESFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

전원 전압이 낮은 집적회로로부터 전원 전압이 높은 집적회로로 신호가 전달될 때 발생하는 정적 전류를 차단시켜 불필요한 전력 소비를 방지하는 회로 및 시스템이 개시된다.

Description

레벨 쉬프트 회로 및 이를 포함하는 집적회로 시스템{LEVEL SHIFTER AND INTEGRATED CIRCUITS SYSTEM INCLUDING THE SAME}
본 발명은 레벨 쉬프트 회로 및 이를 포함하는 집적회로 시스템에 관한 것으로 서로 다른 전원 전압을 사용하는 복수의 IC 사이에 데이터를 주고 받을때 발생하는 불필요한 정적 전류 경로를 방지하여 회로 동작의 신뢰성을 높이기 위한 것이다.
여러 개의 IC를 사용하는 시스템에 있어서 각 IC가 서로 다른 전원 전압을 사용하는 일이 자주 발생한다. 예를 들어 도 1에 도시된 것처럼 두 IC(IC1, IC2)가 각각 VDDL 및 VDDH의 전원 전압을 사용하며 VDDL가 VDDH 보다 낮은 전압일 경우에, IC1에서 출력되는 각종 데이터(DATA)나 클럭신호(CLK)의 High 전압은 VDDL이 된다. 만약 VDDL의 값이 1.2V, VDDH의 값이 1.8V라고 하면 IC1이 비록 High 값을 IC2로 전달하더라도 IC2의 입력단에서는 VDDL 및 VDDH 의 값 차이로 인해 직류 전류가 흐르는 경우가 발생할 수 있다. 특히 VDDH - VDDL의 값이 CMOS 트랜지스터의 문턱전압에 근접하게 되므로 이러한 단점은 IC2로 하여금 지속적인 정적 전류 소비로 이어질 뿐만 아니라, 자칫 오동작의 원인이 되기도 하는데 주로 전원 전압이 낮은 IC에서 전원 전압이 높은 IC로 신호가 전달될 때 발생한다.
이런 문제점은 특히 IC1이 호스트 프로세서이고 IC2가 직렬데이터 전송을 위한 칩일 경우 자주 발생한다. 더구나 IC1의 전원 전압 VDDL의 값이 1.2V라 하더라도 규격(specification)에서 정한 최소값은 이보다 작은 경우가 대부분이라, 정적 전류의 소비 문제는 더욱 심각해지기도 한다.
이러한 문제점을 방지하기 위하여 적절한 레벨 쉬프트 회로를 사용하여 왔는데 도 2 내지 도 3에는 종래에 사용되던 회로들을 예시적으로 보여준다. 이들 도면에서는 PMOS로 구성된 부하 트랜지스터는 각각 Mp1, Mp2로, NMOS로 구성된 구동 트랜지스터는 Mn1, Mn2로 표기되었고, 회로의 입력 신호는 'IN'로, 인버터를 통한 반전 입력 신호는 'INb'로 표기되었음을 유의하여야 한다. 도 2는 PMOS 트랜지스터(MP1, MP2)를 래치형 부하(load)로 사용하여 입력단 회로를 꾸민 예이다. 이 회로는 정적 전류의 흐름은 방지되는 장점이 있는 반면에 입력이 High에서 Low로 트랜지션할 때 내부노드의 전압 충돌 문제를 극복해야 하는 단점이 있다. 도 3은 전류 미러(MP1, MP2)를 부하로 사용한 입력단 회로이다. 이 회로는 정적 전류의 흐름이 생기는 단점이 있는 대신에 내부 노드의 전압 충돌 문제는 없다는 장점이 있다. 이들 종래의 기술에 대한 보다 상세한 동작 설명은 생략하도록 한다.
본 발명이 해결하고자 하는 과제는, 전원 전압이 낮은 IC으로부터 전원 전압이 높은 IC로 신호가 전달될 때 정적 전류의 불필요한 소비를 방지할 수 있게 하고, 오동작을 방지케 하는 회로 및 이를 포함하는 시스템을 제공하는데 있다.
본 발명은 감지 증폭부; 전달 스위치부; 풀업-풀다운부; 슈미트 트리거부; 인버터 체인부;를 포함하는 레벨 쉬프트 회로임을 특징으로 한다.
본 발명은 제 1 전원 전압을 사용하는 제 1 집적회로; 제 2 전원 전압을 사용하는 제 2 집적 회로; 상기 제 2 집적회로에는 감지 증폭부, 풀업-풀다운부, 슈미트 트리거부 및 인버터 체인부를 구비하는 레벨 쉬프트 회로를 포함하는 시스템임을 특징으로 한다.
본 발명의 일 실시예에 따르면, 전원 전압이 낮은 IC으로부터 전원 전압이 높은 IC로 신호가 전달될 때 정적 전류의 불필요한 소비를 방지할 수 있게 된다. 뿐만 아니라 정적 전류의 흐름에 의한 오동작을 방지할 수도 있게 되는 효과가 있다.
도 1은 본 발명의 시스템을 개략적으로 설명하기 위한 도면이다.
도 2는 종래 기술의 일 실시예를 도시한 것이다.
도 3은 종래 기술의 다른 실시예를 도시한 것이다.
도 4는 본 발명의 일 실시예의 구성을 도시한 이다.
도 5는 본 발명의 일 실시예의 구성의 동작 일부를 나타낸 것이다.
도 6은 본 발명의 타이밍도 가운데 일부이다.
도 7은 본 발명의 일 실시예의 구성의 동작 가운데 다른 일부를 나타낸 것이다.
도 8은 본 발명의 타이밍도 가운데 다른 일부이다.
이하, 첨부한 도면들을 참고하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명하기로 한다. 각 도면에 제시된 참조부호들 중 동일한 참조부호는 동일한 부재를 나타낸다.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명의 레벨 쉬프트 회로(10)를 개략적으로 도시하면, 도 4에 도시된 바와도 같이 감지 증폭부(110), 전달 스위치부(120), 풀업-풀다운부(130), 슈미트 트리거부(140) 및 인버터 체인부(150)로 구성되어 있고, 입력 신호는 'IN'으로 출력 신호는 'OUT'으로 표기되어 있다. 주지하다시피 본 발명은 입력 신호(IN)가 0~VDDL 사이를 스윙하는 값이라도 출력 신호(OUT)은 0~VDDH이 사이의 값으로 스윙하고자 하는 것이다.
주지하는 바와 같이 본 발명의 레벨 쉬프트 회로(10)는 다수의 집적회로(INTEGRATED CIRCUITS,IC) 가운데서 보다 높은 전원 전압을 사용하는 IC에 포함되어 있다. 예컨대 도 1에 도시된 바를 참고하면, 본 발명의 레벨 쉬프트 회로(10)는 IC2에 포함되는 것이 보다 바람직하다.
이하, 각 부분 회로들의 구성과 동작을 설명한다. 먼저 IC1으로부터 IC2 내부의 레벨 쉬프트 회로(10)로 전달되는 입력 신호(IN)가 LOW에서 HIGH로 트랜지션(TRANSITION)하는 경우를 도 5를 참고로 하여 설명한다. 이해를 돕기 위하여 도 5에서는 턴-온(TURN-ON)되는 소자는 짙은 색으로, 턴-오프(TURN-OFF)되는 소자는 옅은 색으로 표시하여, 보다 쉽게 이해할 수 있게 하였다.
입력 신호(IN)가 LOW에서 HIGH로 트랜지션하면 감지 증폭부(110)의 스위치 소자인 MP01은 턴-오프 되어 감지 증폭부(110)에 공급되는 전원 전압(VDDH)은 차단되고, 구동 소자인 NMOS 트랜지스터 MN01,MN02는 턴-온되어 감지 증폭부(110)의 출력 노드 SAOUT의 전압을 접지로 방전한다. 참고로, 입력 신호(IN)의 HIGH의 전압값은 VDDL이므로, 전술한 문제점에서 설명한 바와도 같이 스위치 소자인 MP01은 턴-오프 상태가 완벽하지 않아 일부 누설 전류가 흐를 가능성은 상존한다. 설사 그렇다고 하더라도 부하 소자인 MP02, MP03가 턴-오프되는 동작에 의해 감지 증폭부(110)의 누설 전류의 흐름은 완벽히 차단된다. 이때 일부 PMOS 부하 트랜지스터들 MP04,MP05의 게이트 전압은 LOW로 바뀐 탓에 턴-온되고 감지 증폭부(110)의 출력 노드 SAOUT의 전압은 접지로 방전된 채로 래치되고 유지된다.
감지 증폭부(110)는, 구동 소자들인 MN01,MN02과, 래치 소자들인 MN03,MN04, MP04,MP05과, 스위치 소자인 MP01 및 부하 소자인 MP02, MP03를 구비한다.
입력 신호(IN)가 LOW에서 HIGH로 트랜지션하기 직전, 즉 입력 신호(IN)가 LOW일 때는 전달 스위치부(120)의 스위치 SW0 및 SW1은 각각 턴-온 및 턴-오프 상태이고, 슈미트 트리거부(140)의 스위치 SW2는 턴-온 상태이다. 이들 스위치들의 동작에 의해 입력 신호(IN)의 LOW 상태, 즉 접지전압(VSS)는 슈미트 트리거부(130)의 두 입력(INN, INP)에도 미리 전달되어 있으므로 슈미트 트리거부(140)의 출력은 HIGH이며 인버터 체인부(150)의 두 출력 Q, QB는 각각 LOW와 HIGH 상태로 되어 있다. 물론 이에 따라 레벨 쉬프트 회로(10)의 출력 신호(OUT)은 LOW 상태를 유지하고 있다.
참고로, 입력 신호(IN)가 LOW에서 HIGH로 트랜지션하기 직전의 도면은 도 7에서 도시된 턴-온 및 턴-오프 상태를 일부 참조하면 쉽게 이해할 수 있다.
입력 신호(IN)가 LOW에서 HIGH로 트랜지션한 직후에는 전달 스위치부(120)의 스위치 SW0 및 SW1은 각각 턴-온 및 턴-오프 상태를 유지하고 있을 것이므로 입력 신호(IN) HIGH 신호는 스위치 SW0 및 SW2를 통하여 슈미트 트리거부(140)의 두 입력(INN, INP)는 입력 신호(IN)의 'HIGH' 값인 VDDL값을 향하여 충전하기 시작하고, 입력 신호(INP)의 충전에 따라 슈미트 트리거부(140)의 충전 경로에 위치한 MP07,MP09 소자는 턴-오프되어 충전 경로를 차단한다.
이어 입력 신호(INN)의 충전에 따라 슈미트 트리거부(140)의 방전 경로에 위치한 MN07,MN09 소자는 턴-온되어 슈미트 트리거부(140)의 출력은 방전되기 시작한다. 연쇄적으로 인버터 체인부(150)의 각 출력들은 이전 상태로부터 트랜지션하는데 Q 및 QB의 신호는 각각 HIGH와 LOW로 바뀌고, 레벨 쉬프터 회로(10)의 출력(OUT)은 HIGH가 된다.
인버터 체인부(150)의 Q 및 QB 신호는 피드백되어 전달 스위치부(110)의 각 스위치들 SW0 및 SW1은 각각 턴-오프 및 턴-온으로 그 상태가 바뀌고, 풀-업 풀다운부(120)의 풀업 경로에 있는 MP06 소자가 턴-온되면서 슈미트 트리거부(140)의 입력 노드인 INP를 충전을 계속하되 이번에는 풀-업 풀다운부(120)로부터 전달된 VDDH 값으로 충전된다. 피드백된 QB신호에 의해 슈미트 트리거부(140)의 스위치 SW2는 차단되고, INP 노드와 INN 노드는 분리된다.
슈미트 트리거부(140)의 입력 노드인 INP는 VDDH 값으로 충전되는데 비하여 슈미트 트리거부(140)의 다른 입력 노드인 INN은 레벨 쉬프트 회로(10)의 입력 신호인 IN으로부터 전달된 값인 VDDL 로 충전됨을 유의하여야 한다.
다음으로 IC1으로부터 IC2 내부의 레벨 쉬프트 회로(10)로 전달되는 입력 신호(IN)가 HIGH에서 LOW로 트랜지션(TRANSITION)하는 경우를 도 7을 참고로 하여 설명한다. 이해를 돕기 위하여 도 7에서도 역시 턴-온(TURN-ON)되는 소자는 짙은 색으로, 턴-오프(TURN-OFF)되는 소자는 옅은 색으로 표시하여, 보다 쉽게 이해할 수 있게 하였다.
입력 신호(IN)가 HIGH에서 LOW로 트랜지션한 직후에, 입력 신호(IN)에 직접 연결되어 있는 감지 증폭부(110)의 스위치 소자인 MP01은 턴-온되어 감지 증폭부(110)에는 전원 전압(VDDH)이 공급되기 시작하고, 두 구동 트랜지스터 MN01 ,MN02은 턴-오프되며, 풀업-풀다운부(130)의 PMOS소자 MP10은 턴-온된다.
전달 스위치부(120)의 스위치 SW1을 통해 입력 신호(IN)에 연결되어 있는 슈미트 트리거부(140)의 입력 노드 INN도 방전을 시작한다. 슈미트 트리거부(140)의 다른 입력 노드 INP는 풀업-풀다운부(130)에서 이전의 턴-온 상태를 유지하고 있는 MN05 소자와 새로이 턴-온된 MP10소자의 방전 경로를 통해 VDDH로부터 서서히 방전된다.
이로 인해 감지 증폭부(110)의 MP03 소자는 턴-온되어 출력 노드인 SAOUT 노드를 충전하기 시작하고, 마침내 감지 증폭부(110)에서 래치 구조를 형성하는 네 개의 트랜지스터 MP04,MP05,MN03,MN04의 포지티브 피드백 효과로 인하여 SAOUT 노드의 충전은 가속화된다.
SAOUT 노드의 전압이 VDDH로 바뀜에 따라 풀업-풀다운부(130)의 MN06 소자가턴-온되고, INP 노드는 방전된다. 더욱 가속화되어 마침내 슈미트 트리거부(140)의 충전 트랜지스터들인 MP07 및 MP09을 턴-온시키게 되어 슈미트 트리거부(140)의 출력은 VDDH로 급속히 충전되어 그 상태를 바꾼다. 연쇄적으로 인버터 체인부(150)의 각 출력들은 이전 상태로부터 트랜지션하는데 Q 및 QB의 신호는 각각 LOW와 HIGH로 바뀌고, 레벨 쉬프트 회로(10)의 출력(OUT)은 LOW가 된다.
인버터 체인부(150)의 Q 및 QB 신호는 피드백되어 전달 스위치부(120)의 각 스위치들 SW0 및 SW1은 각각 턴-온 및 턴-오프으로 그 상태가 바뀌고, 입력신호(IN)을 따라서 방전을 시작하던 슈미트 트리거부(140)의 INN 노드는 스위치 SW2가 턴-온되면서 INP를 따라 접지 전압(VSS)으로 방전을 완료한다.
상기 동작들을 요약하여, 입력 신호(IN), 슈미트 트리거부(130)의 두 입력(INN, INP), 감지 증폭부의 출력(SAOUT) 및 레벨 쉬프트 회로(10)의 출력(OUT)에 대한 타이밍도는 도 8에 도시하였다.
이들 본 발명의 레벨 쉬프트 회로를 구성하는 각 회로들의 동작에 있어서, 이번에도 전원 전압(VDDH)로 부터 접지에 이르는 정적 전류의 경로는 모두 차단되어 있어 정적 전류에 의한 전력의 손실은 없게 된다.
상기 동작들을 요약하여, 입력 신호(IN), 슈미트 트리거부(130)의 두 입력(INN, INP), 감지 증폭부의 출력(SAOUT) 및 레벨 쉬프트 회로(10)의 출력(OUT)에 대한 타이밍도는 도 6에 도시하였다. 참고로 타이밍도에서 'Phase1' 및 'Phase2'라고 각각 표시된 부분은 트랜지션 구간 및 트랜지션이 완성된 후 안정화된 구간을 의미한다.
이로써 본 발명의 레벨 쉬프트 회로(10)를 구성하는 각 회로들의 동작에 있어서, 전원 전압(VDDH)로부터 접지에 이르는 정적 전류의 경로는 모두 차단되어 있어 정적 전류에 의한 전력의 손실은 없다.
전원 전압이 낮은 집적회로(IC1)으로 부터 전원 전압이 높은 집적회로(IC2)로 신호가 전달될 때, 본 발명의 레벨 쉬프트 회로(10)를 전원 전압이 높은 집적회로(IC2)의 입력단으로 포함시켜 사용하는 시스템에 있어서는 정적 전류의 불필요한 소비를 방지할 수 있게 된다. 뿐만 아니라 정적 전류의 흐름에 의한 오동작을 방지할 수도 있게 되는 장점이 있다.
본 발명은 도면들에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (9)

  1. 입력 신호를 감지하는 감지 증폭부;
    상기 입력 신호를 전달하는 전달 스위치부;
    상기 전달 스위치부에 전기적으로 연결된 풀업-풀다운부;
    상기 전달 스위치부 및 상기 풀업-풀다운부에 전기적으로 연결된 슈미트 트리거부;
    상기 슈미트 트리거부의 출력에 연결된 인버터 체인부;를 포함하는 것을 특징으로 하는 레벨 쉬프트 회로.
  2. 제 1항에 있어서 상기 인버터 체인부는,
    그 출력이 상기 풀업-풀다운부 및 상기 슈미트 트리거부의 입력으로 피드백되는 것을 특징으로 하는 레벨 쉬프트 회로.
  3. 제 1항에 있어서 상기 전달 스위치부는,
    두 개 이상의 스위치로 구성되고, 상기 입력 신호의 변화에 따라 상기 두 개 이상의 스위치 가운데 하나만 턴-온되는 것을 특징으로 하는 레벨 쉬프트 회로.
  4. 제 1항에 있어서 상기 감지 증폭부는,
    구동 소자들과, 래치 소자들과, 스위치 소자 및 부하 소자를 구비하는 것을 특징으로 하는 레벨 쉬프트 회로.
  5. 제 1 전원 전압을 사용하는 제 1 집적회로;
    제 2 전원 전압을 사용하는 제 2 집적 회로;
    상기 제 2 집적회로에는 입력 신호를 감지하는 감지 증폭부, 상기 입력 신호를 전달하기 위한 전달 스위치부, 상기 전달 스위치부에 전기적으로 연결된 풀업-풀다운부, 상기 전달 스위치부 및 상기 풀업-풀다운부에 전기적으로 연결된 슈미트 트리거부 및 상기 슈미트 트리거부의 출력에 연결된 인버터 체인부를 구비하는 레벨 쉬프트 회로를 포함하는 시스템.
  6. 제 5항에 있어서 상기 인버터 체인부는,
    그 출력이 상기 풀업-풀다운부 및 상기 슈미트 트리거부의 입력으로 피드백되는 레벨 쉬프트 회로를 포함하는 시스템.
  7. 제 5항에 있어서 상기 전달 스위치부는,
    상기 입력 신호의 변화에 따라 두 개 이상의 경로 가운데 하나만 턴-온되는 레벨 쉬프트 회로를 포함하는 시스템.
  8. 제 5항에 있어서 상기 감지 증폭부는,
    구동 소자들과, 래치 소자들과, 스위치 소자 및 부하 소자를 구비하는 것을 레벨 쉬프트 회로를 포함하는 시스템.
  9. 제 5항에 있어서 상기 제 2 전원 전압은,
    상기 제 1 전원 전압보다 높은 레벨 쉬프트 회로를 포함하는 시스템.
KR1020220051208A 2022-04-26 2022-04-26 레벨 쉬프트 회로 및 이를 포함하는 집적회로 시스템 KR102636530B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220051208A KR102636530B1 (ko) 2022-04-26 2022-04-26 레벨 쉬프트 회로 및 이를 포함하는 집적회로 시스템
CN202310058600.2A CN116961642A (zh) 2022-04-26 2023-01-19 电平移位电路及包括其的集成电路系统
US18/105,095 US20230344418A1 (en) 2022-04-26 2023-02-02 Level shifter and integrated circuit system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220051208A KR102636530B1 (ko) 2022-04-26 2022-04-26 레벨 쉬프트 회로 및 이를 포함하는 집적회로 시스템

Publications (2)

Publication Number Publication Date
KR20230151640A KR20230151640A (ko) 2023-11-02
KR102636530B1 true KR102636530B1 (ko) 2024-02-14

Family

ID=88414854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220051208A KR102636530B1 (ko) 2022-04-26 2022-04-26 레벨 쉬프트 회로 및 이를 포함하는 집적회로 시스템

Country Status (3)

Country Link
US (1) US20230344418A1 (ko)
KR (1) KR102636530B1 (ko)
CN (1) CN116961642A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140118049A1 (en) 2012-10-30 2014-05-01 Kabushiki Kaisha Toshiba Level shift switch and electronic device with the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102242582B1 (ko) * 2014-10-10 2021-04-22 삼성전자주식회사 수신 회로 및 그것의 신호 수신 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140118049A1 (en) 2012-10-30 2014-05-01 Kabushiki Kaisha Toshiba Level shift switch and electronic device with the same

Also Published As

Publication number Publication date
CN116961642A (zh) 2023-10-27
KR20230151640A (ko) 2023-11-02
US20230344418A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
KR20010087177A (ko) 레벨시프트회로
EP0348894B1 (en) Output buffer circuit used for stable voltage source
US5867049A (en) Zero setup time flip flop
US7859310B2 (en) Semiconductor integrated circuit
KR20040065013A (ko) 파워 검출부를 구비하여 누설 전류 경로를 차단하는 레벨쉬프터
US6992511B2 (en) Output buffer circuit
US20060226874A1 (en) Interface circuit including voltage level shifter
US6291981B1 (en) Automatic test equipment with narrow output pulses
US6853234B2 (en) Level shift circuitry having delay boost
US6407585B1 (en) Method and apparatus for a family of self clocked dynamic circuits
KR102636530B1 (ko) 레벨 쉬프트 회로 및 이를 포함하는 집적회로 시스템
US8063685B1 (en) Pulsed flip-flop circuit
US6798238B2 (en) Semiconductor integrated circuit
US6373292B1 (en) Low voltage differential logic
US6163193A (en) Self-timed latch circuit for high-speed very large scale integration (VLSI)
US6943589B2 (en) Combination multiplexer and tristate driver circuit
US7358769B2 (en) XOR circuit
US6894545B2 (en) Integrated circuit
US8502592B2 (en) Level shift circuit
US6278296B1 (en) Dynamic logic circuit and integrated circuit device using the logic circuit
KR100478675B1 (ko) 신호처리회로및신호처리방법
US6404253B1 (en) High speed, low setup time voltage sensing flip-flop
US7830170B2 (en) Logic gate
US6794903B2 (en) CMOS parallel dynamic logic and speed enhanced static logic
EP1028432B1 (en) Logic circuit

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant