JP2014077745A

JP2014077745A - 半導体圧力センサ

Info

Publication number: JP2014077745A
Application number: JP2012226530A
Authority: JP
Inventors: Yuichi Niimura; 雄一新村; Hideo Nishikawa; 英男西川; Takeshi Nakasuji; 威中筋
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2012-10-12
Filing date: 2012-10-12
Publication date: 2014-05-01

Abstract

【課題】ピエゾ抵抗素子に与える応力を低減してセンサ出力の安定性を向上させることができる半導体圧力センサを提供する。
【解決手段】半導体圧力センサは、ダイヤフラム部２を備える半導体基板１と、ダイヤフラム部２の表面に形成され、ダイヤフラム部２に加えられた圧力を抵抗値の変化として検出する複数のピエゾ抵抗素子Ｒ１〜Ｒ４と、半導体基板１の表面に形成され、複数のピエゾ抵抗素子を接Ｒ１〜Ｒ４続してブリッジ回路を構成する拡散配線４ａ〜４ｈと、ピエゾ抵抗素子Ｒ１〜Ｒ４及び拡散配線４ａ〜４ｈの表面を含む半導体基板１表面を被覆する絶縁積層部３と、絶縁積層部３の内部であって、ダイヤフラム部２の回路形成領域１ｂに形成された導電体層８と、ピエゾ抵抗素子Ｒと回路形成領域１ｂとの間の絶縁積層部３に形成された溝部７とを有する。
【選択図】図６

Description

本発明は、圧力を検出する半導体圧力センサに関する。

半導体圧力センサとしては、下記の特許文献１，２がある。

特許文献１には、電源投入後のオフセット電圧の変動を抑制するために、ダイヤフラム部表面及び拡散配線表面に対応する絶縁膜表面上には導電体膜を形成した半導体圧力センサが記載されている。この導電体膜には、バイアス電圧印加用端子に接続されている。また、特許文献２に記載された導電性薄膜は、ダイヤフラム部表面に形成され、ピエゾ抵抗素子の抵抗値を変化させることを抑制するシールド層として機能している。

特開２００９−１７５０７８号公報特開２００９−７５０５６号公報

ところで、上述した半導体圧力センサでは、ダイヤフラム部の外側の周辺部に回路を形成するための金属配線が配置されている。この金属配線は、半導体プロセスや実装工程で熱歪みを蓄積している。この熱ひずみは時間とともに開放される。これにより金属配線が伸縮する。この金属配線の伸縮は、ダイヤフラム部を形成しているシリコン基板上に形成された絶縁層に引っ張り又は圧縮応力を与えてしまう。その結果、当該シリコン基板や絶縁層付近のピエゾ抵抗素子にせん断応力が生じる。

このようにピエゾ抵抗素子に応力が生ずると、当該応力を検出してしまいセンサ出力が変動してしまうという問題がある。その結果、長期的にセンサ出力の信頼性の低下をもたらす可能性がある。この問題は、ピエゾ式半導体圧力センサと周辺回路を１つのチップに集積した集積型圧力センサにおいて顕著となる。

そこで、本発明は、上述した実情に鑑みて提案されたものであり、ピエゾ抵抗素子に与える応力を低減してセンサ出力の安定性を向上させることができる半導体圧力センサを提供することを目的とする。

本発明の第１の態様に係る半導体圧力センサは、ダイヤフラム部を備える半導体基板と、前記ダイヤフラム部の表面に形成され、前記ダイヤフラム部に加えられた圧力を抵抗値の変化として検出する複数のピエゾ抵抗素子と、前記半導体基板の表面に形成され、前記複数のピエゾ抵抗素子を接続してブリッジ回路を構成する拡散配線と、前記ピエゾ抵抗素子及び前記拡散配線の表面を含む前記半導体基板表面を被覆する絶縁積層部と、前記絶縁積層部の内部であって、前記ダイヤフラム部の外側領域に形成された導電体層と、前記ピエゾ抵抗素子と前記外側領域との間の前記絶縁積層部に形成された溝部とを備えることを特徴とする。

本発明の第２の態様に係る半導体圧力センサは、上記第１の態様の半導体圧力センサであって、前記拡散配線は、前記ピエゾ抵抗素子から引き出された第１配線部と、前記他のピエゾ抵抗素子の引出部と接続する第２配線部とを含み、前記溝部は、前記第１配線部及び前記第２配線部と前記ピエゾ抵抗素子との間に形成されていることを特徴とする。

本発明の第３の態様に係る半導体圧力センサは、上記第１の態様の半導体圧力センサであって、前記拡散配線は、前記ピエゾ抵抗素子から引き出された第１配線部と、前記他のピエゾ抵抗素子の引出部と接続する第２配線部とを含み、前記溝部は、前記第２配線部と前記ピエゾ抵抗素子との間に形成されていることを特徴とする。

本発明によれば、ピエゾ抵抗素子と外側領域との間の絶縁積層部に形成された溝部を有するので、ダイヤフラム部上の絶縁積層部の歪みによる応力によってピエゾ抵抗素子に与える応力を抑制できる。これにより、ピエゾ抵抗素子に与える応力を低減してセンサ出力の安定性を向上させることができる。

本発明の実施形態として示す半導体圧力センサの構成を示す図であり、（ａ）は断面図、（ｂ）は上面図である。本発明の実施形態として示すにおける半導体圧力センサの構成を示す上面図である。本発明の実施形態として示すにおける半導体圧力センサの構成を示す一部上面図である。本発明の実施形態として示すにおける半導体圧力センサの構成を示す一部断面図である。比較例としての半導体圧力センサを示す断面図である。本発明の実施形態として示すにおける半導体圧力センサの他の構成を示す上面図である。本発明の実施形態として示すにおける半導体圧力センサの構成を示す一部上面図である。本発明の実施形態として示すにおける半導体圧力センサの構成を示す一部断面図である。

以下、本発明の実施の形態について図面を参照して説明する。

本発明の実施形態として示す半導体圧力センサは、例えば図１に示すように構成される。図１（ａ）は、半導体圧力センサの断面図であり、図１（ｂ）は、半導体圧力センサの上面図である。

半導体圧力センサは、図１（ａ）に示すように、半導体基板１の裏面に薄膜部としてのダイヤフラム部２が形成されている。半導体基板１の表面には、絶縁積層部３が形成されている。半導体圧力センサにおいて、ダイヤフラム部２の外側領域が、絶縁積層部３に各種の回路が導電性薄膜によって形成される回路形成領域１ｂとなっている。回路形成領域１ｂの内側領域が、圧力を検出するためのセンシング領域（センサ部）１ａとなっている。センシング領域１ａは、ダイヤフラム部２上及び当該ダイヤフラム部２の外縁部を含む。

センシング領域１ａには、図１（ｂ）に示すように、ピエゾ抵抗素子Ｒ１〜Ｒ４、拡散領域４ａ〜４ｈ、ｎ型導電型領域５ａ〜５ｄ、金属配線６ａ〜６ｄが形成されている。これらピエゾ抵抗素子Ｒ１〜Ｒ４、拡散領域４ａ〜４ｈ、ｎ型導電型領域５ａ〜５ｄ、金属配線６ａ〜６ｄは、半導体プロセスによって半導体基板１に形成され、表面に絶縁積層部３が積層される。

ピエゾ抵抗素子Ｒ１〜Ｒ４は、ダイヤフラム部２の表面に形成される。ピエゾ抵抗素子Ｒ１〜Ｒ４は、ダイヤフラム部２に加えられた圧力を抵抗値の変化として検出する。

拡散領域４ａ〜４ｈ及び金属配線６ａ〜６ｄは、半導体基板１の表面に形成される。拡散領域４ａ〜４ｈ及び金属配線６ａ〜６ｄは、複数のピエゾ抵抗素子Ｒ１〜Ｒ４を接続してブリッジ回路を構成する拡散配線として機能する。

ピエゾ抵抗素子Ｒ１〜Ｒ４は、接地端子ＧＮＤ、電圧出力端子Ｖout＋、電圧出力端子Ｖout−、バイアス電圧印加用端子Ｖddに接続されている。例えば以下のように接続されている。ピエゾ抵抗素子Ｒ４の一方端は拡散領域４ｈ及び金属配線６ｄを介して接地端子ＧＮＤに接続され、その他方端は拡散領域４ｇ及び金属配線６ｃを介して電圧出力端子Ｖout＋に接続されている。ピエゾ抵抗素子Ｒ２の一方端は拡散領域４ｃ及び金属配線６ａを介して電圧出力端子Ｖout−に接続され、その他方端は拡散領域４ｄ及び金属配線６ｂを介してバイアス電圧印加用端子Ｖddに接続されている。ピエゾ抵抗素子Ｒ３の一方端は拡散領域４ｅ及び金属配線６ｃを介して電圧出力端子Ｖout＋に接続され、その他方端は拡散領域４ｆ及び金属配線６ｂを介してバイアス電圧印加用端子Ｖddに接続されている。ピエゾ抵抗素子Ｒ１の一方端は拡散領域４ａ及び金属配線６ｄを介して接地端子ＧＮＤに接続され、その他方端は拡散領域４ｂ及び金属配線６ａを介して電圧出力端子Ｖout−に接続されている。

このようにしてピエゾ抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４はブリッジ回路を構成している。すなわち、ピエゾ抵抗素子Ｒ１及びピエゾ抵抗素子Ｒ３とピエゾ抵抗素子Ｒ２及びピエゾ抵抗素子Ｒ４とがそれぞれ対になってブリッジ回路上で対向配置されている。このような構成を有する半導体圧力センサでは、ダイヤフラム部２の一方の表面から圧力を受けると、ダイヤフラム部２の上面と下面との間に差圧が生じることによってダイヤフラム部２に撓みが生じる。この撓みによってピエゾ抵抗素子Ｒ１〜Ｒ４を構成する結晶が歪んで抵抗値が変化する。そしてピエゾ抵抗素子Ｒ１〜Ｒ４の抵抗値の変化を、ブリッジ回路を利用してバイアス電圧印加用端子Ｖddに印加されたバイアス電圧に対する電圧変化として出力端子Ｖout＋，Ｖout−から検出する。

センシング領域１ａの周囲の回路形成領域１ｂには、センシング領域１ａにおけるピエゾ抵抗素子Ｒ１〜Ｒ４によって得た電圧変化を処理する回路が形成されている。回路形成領域１ｂには、制御（ロジック）回路３０、複数のパッド３１、フロント処理回路３２、感度／温特調整回路３３、出力アンプ３４、複数のパッド３５が形成されている。

パッド３１及びパッド３５は、絶縁積層部３内に形成された電極である。パッド３１は、半導体圧力センサと接続された各種の機器から、各種の信号又は電圧が供給される。パッド３５は、各種の機器と接続され、出力アンプ３４から供給された信号を出力する。

制御（ロジック）回路３０は、フロント処理回路３２及び出力アンプ３４を制御する。これによって、制御（ロジック）回路３０は、ピエゾ抵抗素子Ｒ１〜Ｒ４における出力端子Ｖout＋、Ｖout−からの電圧の検出を制御し、出力アンプ３４からの出力を制御する。感度／温特調整回路３３は、フロント処理回路３２によって取り出された電圧値に応じた信号に対して所定の処理を施す。これにより、感度／温特調整回路３３は、半導体圧力センサの感度調整、温度特性調整を施す。

このような回路形成領域１ｂに形成された制御（ロジック）回路３０、複数のパッド３１、フロント処理回路３２、感度／温特調整回路３３、出力アンプ３４、複数のパッド３５は、半導体基板１及び絶縁積層部３内に、導電体層８（図４参照）を含んで形成されている。

また、図２に示すように、ピエゾ抵抗素子Ｒ１〜Ｒ４と回路形成領域１ｂとの間の絶縁積層部３には、溝部７が形成されている。更に具体的には、図３及び図４に示すように、ピエゾ抵抗素子Ｒ２と回路形成領域１ｂとの間であって、ピエゾ抵抗素子Ｒ２と金属配線６ａ〜６ｄとの間の拡散領域４上の絶縁積層部３を貫通するように溝部７が形成されている。

導電体層８は、例えば図４に示すように配置されている。図４は、図３に示した半導体圧力センサのＡ−Ａ線断面図である。絶縁積層部３は、例えば４層の絶縁膜３ａ，３ｂ，３ｃ，３ｄが積層されてなる。導電体層８は、絶縁積層部３の各層上に形成された複数の導体膜８ａ〜８ｆを含む。導体膜８ａは絶縁膜３ｂ上に形成される。導体膜８ｂ、８ｄは絶縁膜３ｃ上に形成される。導体膜８ｃ、８ｅ、８ｆは絶縁膜３ｄ上に形成される。また、導体膜８ａ、８ｂ、８ｃはそれぞれ絶縁膜３間で導通される。導体膜８ｃは拡散領域４に接して、ピエゾ抵抗素子Ｒの変化に応じた電圧を検出する。

溝部７は、複数の導体膜８ａ〜８ｆからなる導電体層８のセンシング領域１ａ側に形成されている。更に詳しくは、金属配線６はピエゾ抵抗素子Ｒから引き出された第１配線部６１と、他のピエゾ抵抗素子Ｒの引出部６１と接続する第２配線部６２とを含む。溝部７は、第１配線部６１及び第２配線部６２とピエゾ抵抗素子Ｒとの間に形成されている。

このような半導体圧力センサにおいて、導電体層８は、製造後の時系列変化によって変形が生ずる。図４中の矢印で示すように、導電体層８の変形によって、回路形成領域１ｂにおける絶縁膜３ａには圧縮応力Ｓ１が発生する。しかし、この圧縮応力Ｓ１は、溝部７によって吸収され、溝部７よりもセンシング領域１ａ側には伝達されない。

以上のように、この半導体圧力センサは、絶縁積層部３の内部であってダイヤフラム部２の外側領域に各種の回路（導電体層８）が形成された構成であっても、当該導電体層８によって生ずる応力を溝部７によって吸収できる。したがって、導電体層８による応力がピエゾ抵抗素子Ｒ上の絶縁積層部３に伝達することを抑制できる。これにより、導電体層８の変形によって生じた圧縮応力Ｓ１によってピエゾ抵抗素子Ｒが変形することを抑制できる。これにより、半導体圧力センサは、導電体層８のクリープ現象による生じる応力をピエゾ抵抗素子Ｒで検出してしまい、長期的にセンサ出力（オフセット電圧）が変化することを抑制でき、導電体層８の変形による長期的なセンサ出力の変化を相殺できる。

すなわち、図５に示すように、導電体層８の変形による圧縮応力Ｓ１によってピエゾ抵抗素子Ｒの付近やセンシング領域１ａにおける絶縁積層部３に応力Ｓ１１が加わって、ピエゾ抵抗素子Ｒやその周囲にせん断応力Ｓ１２が発生することが抑制できる。これにより、ピエゾ抵抗素子Ｒに与える応力を低減してセンサ出力の安定性を向上させることができる。

また、この半導体圧力センサによれば、第１配線部６１及び第２配線部６２とピエゾ抵抗素子Ｒとの間に溝部７を形成しているので、第１配線部６１及び第２配線部６２付近で導電体層８の変形よる応力を低減できる。したがって、この半導体圧力センサによれば、ピエゾ抵抗素子Ｒまで応力が及ぶことを抑制できる。

半導体圧力センサは、図６乃至図８に示すように、第２配線部６２とピエゾ抵抗素子Ｒとの間に溝部７を形成してもよい。この溝部７は、図７に示すように、第２配線部６２と平行に形成された溝部７ａと第１配線部６１間に形成された溝部７ｂとを含む。このような半導体圧力センサは、図８に示すように、導電体層８の一部（導体膜８ｃ）よりも回路形成領域１ｂ側に形成されている。この導体膜８ｃは第１配線部６１に相当する。このような半導体圧力センサは、回路形成領域１ｂにおける導電体層８の変形によって圧縮応力Ｓ１が発生しても、溝部７によって吸収できる。また、溝部７よりもセンシング領域１ａ側の導電体層８の変形によって応力Ｓ３が生じても、溝部７によって吸収できる。したがって、この半導体圧力センサによれば、回路形成領域１ｂの各種回路の導電体層８及び第２配線部６２の変形によって生ずる応力を溝部７ａ，７ｃによって吸収できる。また、回路形成領域１ｂにおける導電体層８の変形によって生じた応力を溝部７ｂによって吸収できる。

したがって、この半導体圧力センサも、上述と同様に、ピエゾ抵抗素子Ｒまで応力が及ぶことを抑制でき、センサ出力の安定性を向上させることができる。

なお、上述の実施の形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。

Ｒ１，Ｒ２，Ｒ３，Ｒ４ピエゾ抵抗素子
１半導体基板
１ａセンシング領域
１ｂ回路形成領域
２ダイヤフラム部
３絶縁積層部
３ａ，３ｂ，３ｃ，３ｄ絶縁膜
４ａ〜４ｈ拡散領域
５ａ〜５ｄｎ型導電型領域
６ａ〜６ｄ金属配線
７溝部
８導電体層
３０制御（ロジック）回路
３１、３５パッド
３２フロント処理回路
３３感度／温特調整回路
３４出力アンプ

Claims

ダイヤフラム部を備える半導体基板と、
前記ダイヤフラム部の表面に形成され、前記ダイヤフラム部に加えられた圧力を抵抗値の変化として検出する複数のピエゾ抵抗素子と、
前記半導体基板の表面に形成され、前記複数のピエゾ抵抗素子を接続してブリッジ回路を構成する拡散配線と、
前記ピエゾ抵抗素子及び前記拡散配線の表面を含む前記半導体基板表面を被覆する絶縁積層部と、
前記絶縁積層部の内部であって、前記ダイヤフラム部の外側領域に形成された導電体層と、
前記ピエゾ抵抗素子と前記外側領域との間の前記絶縁積層部に形成された溝部と
を備えることを特徴とする半導体圧力センサ。
前記拡散配線は、前記ピエゾ抵抗素子から引き出された第１配線部と、前記他のピエゾ抵抗素子の引出部と接続する第２配線部とを含み、
前記溝部は、前記第１配線部及び前記第２配線部と前記ピエゾ抵抗素子との間に形成されていること
を特徴とする請求項１に記載の半導体圧力センサ。
前記拡散配線は、前記ピエゾ抵抗素子から引き出された第１配線部と、前記他のピエゾ抵抗素子の引出部と接続する第２配線部とを含み、
前記溝部は、前記第２配線部と前記ピエゾ抵抗素子との間に形成されていること
を特徴とする請求項１に記載の半導体圧力センサ。