JP2014064403A - 容量素子、チャージポンプ回路 - Google Patents
容量素子、チャージポンプ回路 Download PDFInfo
- Publication number
- JP2014064403A JP2014064403A JP2012208426A JP2012208426A JP2014064403A JP 2014064403 A JP2014064403 A JP 2014064403A JP 2012208426 A JP2012208426 A JP 2012208426A JP 2012208426 A JP2012208426 A JP 2012208426A JP 2014064403 A JP2014064403 A JP 2014064403A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- electrode
- node
- conductive layer
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】一方の電極の下部を他方の電極が覆うように導電層を形成し、かつ、一方の電極の側面の少なくとも一部を囲むように導電層を形成して容量素子を構成したため、一方の電極と半導体基板との間の寄生容量を小さくすることができる。また、本発明によれば、チャージポンプ回路において、寄生容量の小さな電極を低電圧側のノードとしたため、無効電流を抑え、エネルギの損失を小さくすることができる。
【選択図】図1
Description
集積回路等の電子デバイスに入力される電源電圧等を昇圧して高い電源電圧を生成する回路として、チャージポンプ回路が知られている(例えば、特許文献1参照)。
図11は、チャージポンプ回路の構成を示す図であり、特許文献1からチャージポンプ回路部分を抽出したものである。
図11のチャージポンプ回路は、フライングキャパシタCq、出力キャパシタCvg、MOSトランジスタによる複数のスイッチs1〜s4を備えている。複数のスイッチs1〜s4は、電荷をフライングキャパシタCqに蓄積し、この蓄積した電荷を出力キャパシタCvgに転送するようにスイッチング動作する。
スイッチs2のゲートには、クロックCKNが入力される。このため、スイッチs2は、クロックCKNがハイレベルの期間に、オン状態になる。
スイッチs3のゲートおよびスイッチs4のゲートには、クロックCKの反転信号が入力される。このため、スイッチs3およびスイッチs4は、クロックCKがハイレベルの期間に、オン状態になる。
図11のように構成されたチャージポンプ回路は、以下のように動作する。すなわち、まず、クロックCKNがハイレベルの期間において、スイッチs1およびスイッチs2がオン状態になる。スイッチs3およびスイッチs4はオフ状態である。すると、入力電圧端子T1とグラウンド端子T2との間に入力電圧VCが印加され、矢印Y11および矢印Y12の電流経路に沿って、フライングキャパシタCqに電荷が蓄えられる。
上述したように、クロックCKNがハイレベルの期間は、スイッチs1、s2がオンしてフライングキャパシタCqに電荷が蓄えられる充電動作が行われる。この充電される電荷は、図12の斜線模様部分に対応する。
上記動作を繰り返すことで、出力端子T4には、入力電圧VC及びVMよりも高い、昇圧された出力電圧VGが出力される。
図13は、寄生容量も含めたチャージポンプ回路の回路図である。図13において、寄生容量Cplは、フライングキャパシタCqの低電圧側のノードCLと半導体基板、つまりグラウンドとの間に形成される寄生容量である。寄生容量Cphは、フライングキャパシタCqの高電圧側のノードCHと半導体基板との間に形成される寄生容量である。
上述したように、クロックCKNがハイレベルの期間にスイッチs1、s2がオンしてフライングキャパシタCqに電荷が蓄えられる。この電荷は、図14の斜線模様部分に対応する。また、寄生容量Cplからグラウンドへ電荷が放電される。このグラウンドへ放電される電荷は、図14のドット模様部分に対応する。
以上の動作において、スイッチs3、s4がオンしてフライングキャパシタCqから寄生容量Cphに充電された電荷は、スイッチs1、s2がオンしたときに再びフライングキャパシタCqに戻される。しかし、スイッチs3、s4がオンして入力電圧VMから寄生容量Cplに充電された電荷は、スイッチs1、s2がオンしたときにグラウンドへ放電されてしまう。つまり、寄生容量Cplに蓄えられたエネルギーは、スイッチs2のオン抵抗によって熱エネルギとして消費されてしまう。つまり、寄生容量Cplに流れる電流は、昇圧動作とは関係ない無効電流である。
ここで、集積回路上に実現するキャパシタとしては、一般に、フリンジキャパシタ、ポリシリコン層を用いたpoly−poly CAPや、金属層(Metal)、絶縁体層(Insulator)、金属層(Metal)の連続構造によって形成されるMIM CAPなどが知られている。
このように構成された容量素子において、ノードCHの電極に対応する金属配線201〜203および401〜403と、ノードCLの電極に対応する金属配線301〜303および501〜503との間に容量が形成され、この容量をチャージポンプ回路のフライングキャパシタCqとして用いることができる。
本発明は上記した点に鑑みてなされたものであり、その目的は、一方の電極と半導体基板との間の寄生容量が小さな容量素子、及びこの容量素子を用いたエネルギの損失が小さなチャージポンプ回路を提供することである。
前記第1及び第2の導電層は、櫛形状であり、前記第1及び第2の導電層の櫛が互いに入れ子になるように形成されていてもよい。この構成によれば、一方の電極の側面の少なくとも一部を囲むように導電層を形成でき、半導体基板との間の寄生容量を小さくすることができる。
前記第2の導電層に接続され、前記第1の導電層の上方に平面視で前記第1の導電層を覆うように形成された第4の導電層を更に備え、前記第2乃至第4の導電層が、前記第2のノードに接続されて前記第2の電極を形成してもよい。この構成によれば、第1の導電層の上部から半導体基板への寄生容量を小さくすることができ、半導体基板との間の寄生容量をより小さくすることができる。
このようにチャージポンプ回路を構成すれば、寄生容量の小さな電極を低電圧側のノードとし、無効電流を抑え、エネルギの損失を小さくすることができる。
(第1の実施形態)
図1は、本発明の第1の実施形態による容量素子の構成を示す斜視図である。なお、図1において、説明の都合上、酸化膜の図示は省略してある。
さらに、第1の実施形態による容量素子では、ノードCLの電極に対応する金属配線600の側面の一部を、ノードCHの電極に対応する金属配線402が囲む構成になっている。このような構成になっているため、第1の実施形態による容量素子によれば、ノードCLの電極に対応する金属配線600と半導体基板100との間の寄生容量Cplを小さくすることができる。
図1の他に、図2および図3を参照して、第1の実施形態による容量素子の形成方法について説明する。図1〜図3においては、説明の都合上、酸化膜の図示は省略してある。
まず、図2のように、半導体基板100の上方に、平板状の金属配線200を形成する。その後、図3のように、金属配線200の上方に、ビアホール31〜34を形成する。さらに、その上方に金属配線401および金属配線402を形成するとともに、これら金属配線401および402と同じ層に平板状の金属配線600を形成する。以上により、図1を参照して説明した容量素子を得ることができる。
図5は、本発明の第2の実施形態による容量素子の構成を示す斜視図である。なお、図5において、説明の都合上、酸化膜の図示は省略してある。
図5において、第2の実施形態による容量素子は、ノードCLの電極に対応する金属配線501〜503と、半導体基板100との間に、平板状の金属配線200を設けて導電層を形成した構成になっている。さらに、平板状の金属配線200は、ビアホール31〜34を介して、ノードCHの電極に対応する金属配線401に接続されている。金属配線401は、金属配線501〜503と同じ層に形成されている。また、金属配線401には、同じ層に形成された金属配線402が接続されている。
この第2の実施形態による容量素子では、ノードCLの電極に対応する金属配線501〜503と、半導体基板100との間に、平板状の金属配線200を設けて導電層を形成している。このとき、金属配線200は、平面視で金属配線501〜503を覆うように形成されている。
図5を参照して説明した第2の実施形態による容量素子は、図2および図3を参照して説明したように、半導体基板100の上方に平板状の金属配線200を設け、さらに、ビアホール31〜34を設け、さらに金属配線401〜403、および、金属配線501〜503を設けることによって、形成することができる。
図7は、本発明の第3の実施形態による容量素子の構成を示す斜視図である。なお、図7において、説明の都合上、酸化膜の図示は省略してある。
図7において、第3の実施形態による容量素子は、ノードCHの電極に対応する金属配線400と、ノードCLの電極に対応する金属配線500とが平行に並んだ状態で渦巻形状になっている。そして、この渦巻形状において、ノードCHの電極に対応する金属配線400よりも、ノードCLの電極に対応する金属配線500が内側に位置している。この結果、金属配線400と金属配線500とは、金属配線400の渦巻の内側に、金属配線500の渦巻が入れ子になっている位置関係になっている。
さらに、第3の実施形態による容量素子では、金属配線が渦巻形状になっているので、ノードCLの電極に対応する金属配線500の側面の大部分が、ノードCHの電極に対応する金属配線400で囲まれた構成になる。
図7を参照して説明した第3の実施形態による容量素子は、図2および図3を参照して説明したように、半導体基板100の上方に平板状の金属配線200を設け、さらに、ビアホール31〜34を設け、さらに金属配線400、および、金属配線500を設けることによって、形成することができる。
図8は、本発明の第4の実施形態による容量素子の構成を示す斜視図である。なお、図8において、説明の都合上、酸化膜の図示は省略してある。
この第4の実施形態は、図4の構成において、ノードCLの電極に対応する金属配線600の上方を覆うように、金属配線700を追加した構成である。金属配線700と金属配線401とはビアホール41〜45によって電気的に接続されている。このような構成になっているため、図8の容量素子によれば、ノードCLの電極に対応する金属配線600の上部から半導体基板への寄生容量を小さくすることができ、ノードCLの電極に対応する金属配線600と半導体基板100との間の寄生容量Cplをより小さくすることができる。
図9は、本発明の第5の実施形態による容量素子の構成を示す斜視図である。なお、図9において、説明の都合上、酸化膜の図示は省略してある。
この第5の実施形態は、図6の構成において、ノードCLの電極に対応する金属配線501〜503の上方を覆うように、金属配線700を追加した構成である。金属配線700と金属配線401とはビアホール41〜45によって電気的に接続されている。このような構成になっているため、図9の容量素子によれば、ノードCLの電極に対応する金属配線501〜503の上部から半導体基板への寄生容量を小さくすることができ、ノードCLの電極に対応する金属配線501〜503と半導体基板100との間の寄生容量Cplをより小さくすることができる。
図10は、本発明の第6の実施形態による容量素子の構成を示す斜視図である。なお、図10において、説明の都合上、酸化膜の図示は省略してある。
この第6の実施形態は、図7の構成において、ノードCHの電極に対応する金属配線400およびノードCLの電極に対応する金属配線500の上方を覆うように、金属配線700を追加した構成である。金属配線700と金属配線400とはビアホール41〜44によって電気的に接続されている。このような構成になっているため、図10の容量素子によれば、ノードCLの電極に対応する金属配線500の上部から半導体基板への寄生容量を小さくすることができ、ノードCLの電極に対応する金属配線500と半導体基板100との間の寄生容量Cplをより小さくすることができる。
しかし、これらの構成に限らず、ノードCHの電極を成す金属配線を最下層の導電層(メタル層)で実現し、その導電層よりも上の異なる階層の導電層でノードCLの電極を成す金属配線を実現し、この金属配線よりも上の導電層でノードCLの電極を平面視で覆うようにノードCHの電極を成す金属配線を実現してもよい。つまり、ノードCLの電極を成す金属配線を異なる複数の階層の導電層で形成して、ノードCLの電極を平面視で覆い且つ挟み込むようにノードCHの電極を実現してもよい。この場合も、第4の実施形態から第6の実施形態までの容量素子と、同様の効果が得られる。
上述した第1の実施形態から第6の実施形態までの容量素子は、チャージポンプ回路のフライングキャパシタCqとして用いることができる。具体的には、上述した第1の実施形態から第6の実施形態までの容量素子を、図11および図13を参照して説明した、チャージポンプ回路のフライングキャパシタCqとして用いることができる。第1の実施形態から第6の実施形態までの容量素子を用いれば、寄生容量Cplをより小さくすることができる。このため、図13の矢印Y21bの電流経路に沿って、グラウンドへ放電される電荷が小さくなり、エネルギの損失を小さくすることができる。
以上説明したように、チャージポンプ回路のフライングキャパシタ等に用いられる容量素子において、一方の電極の下部を他方の電極が覆うように導電層を形成し、かつ、一方の電極の側面の少なくとも一部を囲むように導電層を形成して容量素子を構成することにより、一方の電極と半導体基板との間の寄生容量を小さくすることができる。また、このような容量素子を、チャージポンプ回路に用い、寄生容量の小さな電極を低電圧側のノードとすることにより、無効電流を抑え、エネルギの損失を小さくすることができる。
100 半導体基板
200〜203、301〜303
400〜404、500〜503、600、700 金属配線
Cph、Cpl 寄生容量
Cq フライングキャパシタ
Cvg 出力キャパシタ
s1〜s4 スイッチ
T1、T3 入力電圧端子
T2 グラウンド端子
T4 出力端子
Claims (5)
- 第1の導電層と、
前記第1の導電層と同一平面上で、前記第1の導電層の側面の少なくとも一部を囲むように形成された第2の導電層と、
前記第2の導電層に接続され、前記第1の導電層と半導体基板との間に平面視で前記第1の導電層を覆うように形成された第3の導電層と、
を備え、
前記第1の導電層は、第1のノードに接続されて第1の電極を形成し、
前記第2及び第3の導電層は、第2のノードに接続されて第2の電極を形成していることを特徴とする容量素子。 - 前記第1及び第2の導電層は、
櫛形状であり、前記第1及び第2の導電層の櫛が互いに入れ子になるように形成されていることを特徴とする請求項1に記載の容量素子。 - 前記第1及び第2の導電層は、
渦巻形状であり、前記第2の導電層の渦巻よりも内側に前記第1の導電層の渦巻が入れ子になるように形成されていることを特徴とする請求項1に記載の容量素子。 - 前記第2の導電層に接続され、前記第1の導電層の上方に平面視で前記第1の導電層を覆うように形成された第4の導電層を更に備え、
前記第2乃至第4の導電層は、前記第2のノードに接続されて前記第2の電極を形成していることを特徴とする請求項1から請求項3までのいずれか1項に記載の容量素子。 - 請求項1から請求項4までのいずれか1項に記載の容量素子と、
前記第1のノードを基準電圧端子に接続し、前記第2のノードを第1の入力電圧端子に接続して前記容量素子に電荷を充電する充電動作と、前記第1のノードを第2の入力電圧端子に接続し、前記第2のノードを出力電圧端子に接続して前記容量素子に充電された電荷を前記出力電圧端子に放電する放電動作とを実現するための複数のスイッチと、
を備えたことを特徴とするチャージポンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012208426A JP6030900B2 (ja) | 2012-09-21 | 2012-09-21 | チャージポンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012208426A JP6030900B2 (ja) | 2012-09-21 | 2012-09-21 | チャージポンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014064403A true JP2014064403A (ja) | 2014-04-10 |
JP6030900B2 JP6030900B2 (ja) | 2016-11-24 |
Family
ID=50619148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012208426A Active JP6030900B2 (ja) | 2012-09-21 | 2012-09-21 | チャージポンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6030900B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10749429B2 (en) | 2017-02-28 | 2020-08-18 | Linear Technology Llc | Methods and systems of reducing charge pump substrate noise |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06351229A (ja) * | 1993-06-08 | 1994-12-22 | Sony Corp | 出力電圧安定化機能付チャージポンプ式昇圧回路 |
JPH0864764A (ja) * | 1994-08-25 | 1996-03-08 | Nippon Motorola Ltd | ユニットキャパシタ |
JPH1198868A (ja) * | 1997-09-12 | 1999-04-09 | Terumo Corp | 静電型発電装置 |
JP2002510855A (ja) * | 1998-03-30 | 2002-04-09 | アストラゼネカ・アクチエボラーグ | 寄生キャパシタンスを低減したキャパシタを含む電圧ブースト回路 |
JP2004112944A (ja) * | 2002-09-19 | 2004-04-08 | Ricoh Co Ltd | 静電駆動型装置、光スイッチ、光スキャナ及びインクジェットヘッド |
JP2005005647A (ja) * | 2003-06-16 | 2005-01-06 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2005159280A (ja) * | 2003-07-03 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 差動容量素子、差動アンテナ素子及び差動共振素子 |
JP2008148501A (ja) * | 2006-12-12 | 2008-06-26 | Rohm Co Ltd | チャージポンプ回路の制御回路、方法、およびそれらを用いたチャージポンプ回路ならびに電子機器 |
JP2009106039A (ja) * | 2007-10-22 | 2009-05-14 | Rohm Co Ltd | 過電圧保護回路およびそれを用いた電子機器 |
-
2012
- 2012-09-21 JP JP2012208426A patent/JP6030900B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06351229A (ja) * | 1993-06-08 | 1994-12-22 | Sony Corp | 出力電圧安定化機能付チャージポンプ式昇圧回路 |
JPH0864764A (ja) * | 1994-08-25 | 1996-03-08 | Nippon Motorola Ltd | ユニットキャパシタ |
JPH1198868A (ja) * | 1997-09-12 | 1999-04-09 | Terumo Corp | 静電型発電装置 |
JP2002510855A (ja) * | 1998-03-30 | 2002-04-09 | アストラゼネカ・アクチエボラーグ | 寄生キャパシタンスを低減したキャパシタを含む電圧ブースト回路 |
JP2004112944A (ja) * | 2002-09-19 | 2004-04-08 | Ricoh Co Ltd | 静電駆動型装置、光スイッチ、光スキャナ及びインクジェットヘッド |
JP2005005647A (ja) * | 2003-06-16 | 2005-01-06 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2005159280A (ja) * | 2003-07-03 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 差動容量素子、差動アンテナ素子及び差動共振素子 |
JP2008148501A (ja) * | 2006-12-12 | 2008-06-26 | Rohm Co Ltd | チャージポンプ回路の制御回路、方法、およびそれらを用いたチャージポンプ回路ならびに電子機器 |
JP2009106039A (ja) * | 2007-10-22 | 2009-05-14 | Rohm Co Ltd | 過電圧保護回路およびそれを用いた電子機器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10749429B2 (en) | 2017-02-28 | 2020-08-18 | Linear Technology Llc | Methods and systems of reducing charge pump substrate noise |
Also Published As
Publication number | Publication date |
---|---|
JP6030900B2 (ja) | 2016-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI478318B (zh) | 電容元件 | |
JP4908006B2 (ja) | 半導体装置 | |
KR102293187B1 (ko) | 스위치드 커패시터 디씨-디씨 컨버터 | |
KR20090033177A (ko) | 개선된 금속-절연체-금속 캐패시터 | |
US11862834B2 (en) | Distributed LC filter structure | |
KR102345675B1 (ko) | 스위치드-커패시터 디시-디시 컨버터 및 그 제조방법 | |
CN101257021A (zh) | 半导体装置结构及半导体装置 | |
TW201926375A (zh) | 電容器 | |
US10026685B2 (en) | Metal-oxide-metal (MOM) capacitor with reduced magnetic coupling to neighboring circuit and high series resonance frequency | |
JP6366930B2 (ja) | 共通モードフィルタ | |
JP7160594B2 (ja) | キャパシタ | |
JP6030900B2 (ja) | チャージポンプ回路 | |
KR20110047819A (ko) | 반도체 장치의 단위 블록 회로 | |
CN108172565B (zh) | 一种mom电容及集成电路 | |
JP2008130683A (ja) | 半導体集積回路装置 | |
US7502218B2 (en) | Multi-terminal capacitor | |
JP2014075499A (ja) | 半導体装置および当該半導体装置を用いた半導体リレー | |
US20110074492A1 (en) | Charge Pump Circuit And A Novel Capacitor For A Memory Integrated Circuit | |
EP2306626A1 (en) | Voltage conversion circuit | |
JP6946971B2 (ja) | 電力変換装置 | |
KR20160105224A (ko) | 금속-절연체-금속 커패시터 및 이를 포함하는 전자소자와, 금속-절연체-금속 커패시터의 제조방법 | |
CN105810660A (zh) | 具有槽孔的集成电路及其形成方法 | |
WO2019219295A1 (en) | Charge pump circuit arrangement | |
KR20140077502A (ko) | 저항성 메모리 장치를 위한 고전압 발생 회로 | |
JP2005072233A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6030900 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |