JP2014064059A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014064059A5 JP2014064059A5 JP2012206292A JP2012206292A JP2014064059A5 JP 2014064059 A5 JP2014064059 A5 JP 2014064059A5 JP 2012206292 A JP2012206292 A JP 2012206292A JP 2012206292 A JP2012206292 A JP 2012206292A JP 2014064059 A5 JP2014064059 A5 JP 2014064059A5
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- predetermined
- order
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 238000003384 imaging method Methods 0.000 claims 3
- 230000000875 corresponding Effects 0.000 claims 1
- 239000011159 matrix material Substances 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Description
本発明は、上記の課題を解決するためになされたもので、時間の経過とともに増加または減少する参照信号を生成する参照信号生成部、AD変換の対象となるアナログ信号と前記参照信号とを比較し、前記参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで比較処理を終了する比較部、n個（nは、3以上の奇数）の遅延ユニットで構成され、前記n個の遅延ユニットのそれぞれを信号が伝送する第1の経路と、前記n個の遅延ユニットの一部を迂回して信号が伝送する第2の経路とを含む発振回路を有し、複数の前記遅延ユニットから出力される信号で構成される下位位相信号を出力するクロック生成部、前記比較処理の終了に係るタイミングで前記下位位相信号をラッチするラッチ部、前記遅延ユニットから出力される信号のうち所定の信号に基づきカウントを行って上位計数値を取得するカウンタ回路を有する計数部、前記比較処理の間に前記クロック生成部から出力される前記複数の下位位相信号を、前記所定の信号を基準として、所定の時間間隔で順に立ち上がる、または、所定の時間間隔で順に立ち下がる信号群となるように並べたときの当該信号群の順番と同じ順番になるように、前記ラッチ部にラッチされた前記複数の下位位相信号を並べたと仮定した場合に並べた後の信号群におけるn（nは、2以上の自然数）個の前記下位位相信号の論理状態を検出する検出動作を、n個の前記下位位相信号を所定の順番で選択しながら行い、前記検出動作においてn個の前記下位位相信号の論理状態が所定の論理状態であることを検出したときに状態検出信号を出力し、前記状態検出信号に基づいてエンコードを行うエンコード部、を備え、前記所定の順番は、前記所定の信号および前記エンコード部のエンコード方式に応じて定義される順番である、ことを特徴とするAD変換回路である。
Claims (4)
- 時間の経過とともに増加または減少する参照信号を生成する参照信号生成部、
AD変換の対象となるアナログ信号と前記参照信号とを比較し、前記参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで比較処理を終了する比較部、
n個（nは、3以上の奇数）の遅延ユニットで構成され、前記n個の遅延ユニットのそれぞれを信号が伝送する第1の経路と、前記n個の遅延ユニットの一部を迂回して信号が伝送する第2の経路とを含む発振回路を有し、複数の前記遅延ユニットから出力される信号で構成される下位位相信号を出力するクロック生成部、
前記比較処理の終了に係るタイミングで前記下位位相信号をラッチするラッチ部、
前記遅延ユニットから出力される信号のうち所定の信号に基づきカウントを行って上位計数値を取得するカウンタ回路を有する計数部、
前記比較処理の間に前記クロック生成部から出力される前記複数の下位位相信号を、前記所定の信号を基準として、所定の時間間隔で順に立ち上がる、または、所定の時間間隔で順に立ち下がる信号群となるように並べたときの当該信号群の順番と同じ順番になるように、前記ラッチ部にラッチされた前記複数の下位位相信号を並べたと仮定した場合に並べた後の信号群におけるn（nは、2以上の自然数）個の前記下位位相信号の論理状態を検出する検出動作を、n個の前記下位位相信号を所定の順番で選択しながら行い、前記検出動作においてn個の前記下位位相信号の論理状態が所定の論理状態であることを検出したときに状態検出信号を出力し、前記状態検出信号に基づいてエンコードを行うエンコード部、
を備え、
前記所定の順番は、前記所定の信号および前記エンコード部のエンコード方式に応じて定義される順番である、
ことを特徴とするAD変換回路。 - 前記エンコード方式は、前記状態検出信号が複数回出力された場合には最初に出力された前記状態検出信号に基づいてエンコード値を確定するエンコード方式である、
ことを特徴とする請求項1に係るAD変換回路。 - 前記エンコード方式は、前記状態検出信号が複数回出力された場合には最後に出力された前記状態検出信号に基づいてエンコード値を確定するエンコード方式である、
ことを特徴とする請求項1に係るAD変換回路。 - 光電変換素子を有し、画素信号を出力する画素が複数、行列状に配置された撮像部、
前記画素信号に応じたアナログ信号が入力される請求項1〜請求項3の何れか1つに係るAD変換回路、
を備え、
前記AD変換回路が有する前記比較部、前記ラッチ部、前記計数部、および前記エンコード部は、前記撮像部の画素の配列の1列毎または複数列毎に設けられている
ことを特徴とする固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012206292A JP5911408B2 (ja) | 2012-09-19 | 2012-09-19 | Ａｄ変換回路および固体撮像装置 |
| US14/027,653 US9106253B2 (en) | 2012-09-19 | 2013-09-16 | AD conversion circuit and solid-state imaging apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012206292A JP5911408B2 (ja) | 2012-09-19 | 2012-09-19 | Ａｄ変換回路および固体撮像装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014064059A JP2014064059A (ja) | 2014-04-10 |
| JP2014064059A5 true JP2014064059A5 (ja) | 2015-09-10 |
| JP5911408B2 JP5911408B2 (ja) | 2016-04-27 |
Family
ID=50273491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012206292A Active JP5911408B2 (ja) | 2012-09-19 | 2012-09-19 | Ａｄ変換回路および固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9106253B2 (ja) |
| JP (1) | JP5911408B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5753154B2 (ja) * | 2012-12-27 | 2015-07-22 | オリンパス株式会社 | 参照信号生成回路、ａｄ変換回路、および撮像装置 |
| WO2016046904A1 (ja) | 2014-09-24 | 2016-03-31 | オリンパス株式会社 | エンコード回路、ａｄ変換回路、撮像装置、および撮像システム |
| US9961255B2 (en) * | 2016-02-09 | 2018-05-01 | Canon Kabushiki Kaisha | Image capturing apparatus, control method thereof, and storage medium |
| US10895849B2 (en) * | 2019-05-13 | 2021-01-19 | Sharp Kabushiki Kaisha | Time-to-digital conversion circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008092091A (ja) * | 2006-09-29 | 2008-04-17 | Tokyo Institute Of Technology | 積分型ａ／ｄ変換器、ａ／ｄ変換器を有する撮像装置及び電子機器 |
| JP4953970B2 (ja) * | 2007-08-03 | 2012-06-13 | パナソニック株式会社 | 物理量検知装置およびその駆動方法 |
| JP5372667B2 (ja) * | 2009-09-01 | 2013-12-18 | オリンパス株式会社 | Ａｄ変換器および固体撮像装置 |
| JP5536584B2 (ja) * | 2010-08-06 | 2014-07-02 | オリンパス株式会社 | 時間検出回路、ａｄ変換器、および固体撮像装置 |
| JP5695401B2 (ja) * | 2010-12-01 | 2015-04-08 | オリンパス株式会社 | 撮像装置 |
-
2012
- 2012-09-19 JP JP2012206292A patent/JP5911408B2/ja active Active
-
2013
- 2013-09-16 US US14/027,653 patent/US9106253B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013211832A5 (ja) | ||
| JP2013070240A5 (ja) | ||
| JP2016005147A5 (ja) | ||
| JP2015095891A5 (ja) | ||
| JP2016144151A5 (ja) | ||
| JP2015136016A5 (ja) | ||
| JP2011071995A5 (ja) | カウンタ回路 | |
| JP2015162751A5 (ja) | ||
| JP2014064059A5 (ja) | ||
| JP2010246092A5 (ja) | ||
| JP2013229852A5 (ja) | ||
| JP2015154339A5 (ja) | ||
| JP2014090325A5 (ja) | ||
| JP2017005392A5 (ja) | ||
| JP2016103809A5 (ja) | ||
| JP2015106816A5 (ja) | ||
| WO2016075772A1 (ja) | 時間検出回路、ａｄ変換回路、および固体撮像装置 | |
| JP2015012546A5 (ja) | ||
| US10129496B2 (en) | Imaging device and imaging system | |
| JP2013012966A5 (ja) | ||
| JP2017028609A5 (ja) | ||
| JP2018050319A5 (ja) | ||
| EP2705658A1 (en) | Compact digital pixel of a focal plane array | |
| JP2015126382A5 (ja) | ||
| JP2021069061A5 (ja) |