JP2014056991A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014056991A JP2014056991A JP2012201918A JP2012201918A JP2014056991A JP 2014056991 A JP2014056991 A JP 2014056991A JP 2012201918 A JP2012201918 A JP 2012201918A JP 2012201918 A JP2012201918 A JP 2012201918A JP 2014056991 A JP2014056991 A JP 2014056991A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- via hole
- wiring
- semiconductor device
- correction pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】基板上の導電層18上に絶縁体層20を形成し絶縁体層20を貫通するビアホール22を形成しビアホール22内にレジスト32を形成し絶縁体層20及びレジスト32上にマスク33を形成しマスク33上にレジスト34を形成し、レジスト34に配線溝を形成するための開口部をパターニングすることであって、ビアホール22真上の位置に近接する補正パターン34aを形成するようにレジスト34をパターニングし、レジスト34をマスクとしてマスク33をエッチングし、マスク33をマスクとして絶縁体層20を深さ方向途中までエッチングして配線溝を形成し、ビアホール22内のレジスト32を除去し、ビアホール22及び配線溝内に導電体を埋め込んで、導電層18と接続する埋め込み配線を形成する。
【選択図】図8
Description
11 基板
12a、12b 素子層
13 第1絶縁体層
14 プラグ
15 メタル拡散防止層
16 第2絶縁体層
17 第3絶縁体層
18 第1配線層
19 メタル拡散防止層
20 第4絶縁体層
20a 凸部
21 第5絶縁体層
21a 凸部
22 ビアホール(ビア)
22a テーパ部
23 配線溝
24 導電体
25 ビアコンタクト
26 第2配線層
30 BARC層
31 第1レジスト層
32 第2レジスト層(第1レジスト層)
33 マスク層
33a 凸部
34 第3レジスト層(第2レジスト層)
34a 補正パターン
34b 配線パターン
35 開口部
Claims (9)
- 半導体基板上に形成された導電層上に絶縁体層を形成する工程と、
前記絶縁体層を貫通するビアホールを形成する工程と、
前記ビアホールの内部に第1レジスト層を形成する工程と、
前記絶縁体層及び前記第1レジスト層上に、マスク層を形成する工程と、
前記マスク層上に、第2レジスト層を形成する工程と、
前記第2レジスト層に配線溝を形成するための開口部をパターニングする工程であって、前記ビアホールの真上の位置に近接する補正パターンを形成するように、第2レジスト層をパターニングする工程と、
前記第2レジスト層をマスクとして、前記マスク層をエッチングする工程と、
前記第2レジスト層を除去する工程と、
前記マスク層をマスクとして、前記絶縁体層を深さ方向に途中までエッチングして、前記配線溝を形成する工程と、
前記ビアホール内部の前記第1レジスト層を除去する工程と、
前記ビアホール及び前記配線溝内に導電体を埋め込んで、前記導電層と接続する埋め込み配線を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記第2レジスト層をパターニングする工程は、前記第2レジスト層の開口部の大きさが所定の寸法以上の場合に、前記補正パターンを形成するように、第2レジスト層をパターニングする
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記配線溝を形成する工程は、
前記補正パターンの下に位置していた前記マスク層の部分を除去し、且つ、前記補正パターンの下に位置していた前記絶縁体層の部分を、前記補正パターンの下に位置していない前記絶縁体層の部分よりも浅くエッチングすることを特徴とする請求項1又は2に記載の配線の半導体装置の製造方法。 - 前記補正パターンの幅は、前記ビアの直径の0.5〜1.2倍であることを特徴とする請求項1〜3の何れか一項に記載の半導体装置の製造方法。
- 前記補正パターンと、前記ビアホールの真上の位置との距離は、前記ビアホールの直径の半分以下であることを特徴とする請求項1〜4の何れか一項に記載の半導体装置の製造方法。
- 前記第2レジスト層をパターニングする工程は、前記補正パターンを、前記ビアホール真上の位置を囲むように形成することを特徴とする請求項1〜5の何れか一項に記載の半導体装置の製造方法。
- 前記ビアホールを形成する工程は、複数の前記ビアホールを形成し、
前記第2レジスト層をパターニングする工程は、前記補正パターンを、複数の前記ビアホールの真上の位置を囲むように形成する請求項1〜5の何れか一項に記載の半導体装置の製造方法。 - 前記第2レジスト層をパターニングする工程は、前記ビアホールの真上の位置に近接する位置以外にも、前記補正パターンを形成する請求項1〜7の何れか一項に記載の半導体装置の製造方法。
- 前記補正パターンを周期的に形成する請求項8に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012201918A JP5904070B2 (ja) | 2012-09-13 | 2012-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012201918A JP5904070B2 (ja) | 2012-09-13 | 2012-09-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014056991A true JP2014056991A (ja) | 2014-03-27 |
JP5904070B2 JP5904070B2 (ja) | 2016-04-13 |
Family
ID=50614055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012201918A Active JP5904070B2 (ja) | 2012-09-13 | 2012-09-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5904070B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10217705B1 (en) | 2017-08-01 | 2019-02-26 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298084A (ja) * | 2000-04-14 | 2001-10-26 | Fujitsu Ltd | ダマシン配線構造およびダマシン配線を有する半導体装置 |
JP2003218115A (ja) * | 2002-01-23 | 2003-07-31 | Hitachi Ltd | ヴィアを有する配線構造 |
JP2004177668A (ja) * | 2002-11-27 | 2004-06-24 | Tokyo Ohka Kogyo Co Ltd | 多層レジストプロセス用下層膜形成材料およびこれを用いた配線形成方法 |
JP2005191254A (ja) * | 2003-12-25 | 2005-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2005203672A (ja) * | 2004-01-19 | 2005-07-28 | Sony Corp | 半導体装置の製造方法 |
JP2007251105A (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2011119426A (ja) * | 2009-12-03 | 2011-06-16 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
2012
- 2012-09-13 JP JP2012201918A patent/JP5904070B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298084A (ja) * | 2000-04-14 | 2001-10-26 | Fujitsu Ltd | ダマシン配線構造およびダマシン配線を有する半導体装置 |
JP2003218115A (ja) * | 2002-01-23 | 2003-07-31 | Hitachi Ltd | ヴィアを有する配線構造 |
JP2004177668A (ja) * | 2002-11-27 | 2004-06-24 | Tokyo Ohka Kogyo Co Ltd | 多層レジストプロセス用下層膜形成材料およびこれを用いた配線形成方法 |
JP2005191254A (ja) * | 2003-12-25 | 2005-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2005203672A (ja) * | 2004-01-19 | 2005-07-28 | Sony Corp | 半導体装置の製造方法 |
JP2007251105A (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2011119426A (ja) * | 2009-12-03 | 2011-06-16 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10217705B1 (en) | 2017-08-01 | 2019-02-26 | Samsung Electronics Co., Ltd. | Semiconductor devices |
US10497645B2 (en) | 2017-08-01 | 2019-12-03 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
JP5904070B2 (ja) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7470630B1 (en) | Approach to reduce parasitic capacitance from dummy fill | |
JP2010080774A (ja) | 半導体装置 | |
JP2009135172A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2011204750A (ja) | 半導体装置の製造方法 | |
KR100739252B1 (ko) | 반도체 소자의 제조 방법 | |
TW201732930A (zh) | 半導體裝置之形成方法 | |
US7087350B2 (en) | Method for combining via patterns into a single mask | |
KR100739975B1 (ko) | 반도체 소자의 제조 방법 | |
JP4634180B2 (ja) | 半導体装置及びその製造方法 | |
JP5904070B2 (ja) | 半導体装置の製造方法 | |
JP2013046006A (ja) | 半導体装置及びその製造方法 | |
KR100602086B1 (ko) | 반도체 소자의 배선 형성방법 | |
KR100751663B1 (ko) | 반도체 소자의 제조 방법 | |
KR100685531B1 (ko) | 반도체 메모리 소자의 금속 배선 형성 방법 | |
KR100914450B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100528070B1 (ko) | 콘택 플러그 및 스텍 비아 제조 방법 | |
KR100799068B1 (ko) | 반도체 소자 제조 방법 | |
KR100784109B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
KR100789612B1 (ko) | 금속 배선 형성 방법 | |
KR100546208B1 (ko) | 반도체 소자의 제조방법 | |
JP2009117652A (ja) | 半導体装置 | |
KR20120050312A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2009124157A (ja) | 配線構造の製造方法 | |
KR20050032308A (ko) | 반도체 소자의 금속배선 형성방법 | |
JP2008078192A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160229 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5904070 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |