JP2014027154A - フリップチップ実装用半導体チップ - Google Patents
フリップチップ実装用半導体チップ Download PDFInfo
- Publication number
- JP2014027154A JP2014027154A JP2012167218A JP2012167218A JP2014027154A JP 2014027154 A JP2014027154 A JP 2014027154A JP 2012167218 A JP2012167218 A JP 2012167218A JP 2012167218 A JP2012167218 A JP 2012167218A JP 2014027154 A JP2014027154 A JP 2014027154A
- Authority
- JP
- Japan
- Prior art keywords
- ground conductor
- flip
- semiconductor chip
- pad
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】GaAs基板1は互いに対向する第1及び第2の主面を有する。GaAs基板1の第1の主面に信号線路3とパッド4が配置されている。パッド4は信号線路3に接続されている。パッド4上に半田バンプ5が配置されている。GaAs基板1の第2の主面に接地導体6が配置されている。信号線路3と接地導体6がマイクロストリップ線路を構成する。接地導体6はパッド4に対向する領域に開口8を有する。
【選択図】図2
Description
図1は、本発明の実施の形態1に係るフリップチップ実装用半導体チップの第1の主面側を示す平面図である。図2は、本発明の実施の形態1に係るフリップチップ実装用半導体チップの第2の主面側を示す平面図である。図3は、図1及び図2のI−IIに沿った断面図である。
図5は、本発明の実施の形態2に係るフリップチップ実装用半導体チップの第2の主面側を示す平面図である。信号線路3に対向する領域において接地導体6がベタパターンである。その他の領域では接地導体6はメッシュ状である。ベタパターンの幅W1を一定以上(例えば信号線路3の幅W2の3倍以上)に設定することで、マイクロストリップ線路の伝送特性への悪影響を抑制することができる。その他の構成や効果は実施の形態1と同様である。
図6は、本発明の実施の形態3に係るフリップチップ実装用半導体チップの第2の主面側を示す平面図である。図7は、図6のI−IIに沿った断面図である。パッド4に対向する領域以外において接地導体6がベタパターンであり、パッド4に対向する領域に接地導体6が存在しない。
図9は、本発明の実施の形態4に係るフリップチップ実装用半導体チップの第2の主面側を示す平面図である。図10は、図9のI−IIに沿った断面図である。パッド4に対向する領域以外において接地導体6がベタパターンであり、パッド4に対向する領域において接地導体6がメッシュ状である。
3 信号線路
4 パッド
5 半田バンプ(バンプ)
6 接地導体
8 開口
Claims (5)
- 互いに対向する第1及び第2の主面を有する半導体基板と、
前記第1の主面に配置された信号線路と、
前記第1の主面に配置され、前記信号線路に接続されたパッドと、
前記パッド上に配置されたバンプと、
前記第2の主面に配置された接地導体とを備え、
前記信号線路と前記接地導体がマイクロストリップ線路を構成し、
前記接地導体は前記パッドに対向する領域に開口を有することを特徴とするフリップチップ実装用半導体チップ。 - 前記接地導体の少なくとも一部はメッシュ状であることを特徴とする請求項1に記載のフリップチップ実装用半導体チップ。
- 前記信号線路に対向する領域において前記接地導体がベタパターンであることを特徴とする請求項2に記載のフリップチップ実装用半導体チップ。
- 前記パッドに対向する領域以外において前記接地導体がベタパターンであることを特徴とする請求項1に記載のフリップチップ実装用半導体チップ。
- 前記パッドに対向する領域において前記接地導体がメッシュ状であることを特徴とする請求項4に記載のフリップチップ実装用半導体チップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012167218A JP5880333B2 (ja) | 2012-07-27 | 2012-07-27 | フリップチップ実装用半導体チップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012167218A JP5880333B2 (ja) | 2012-07-27 | 2012-07-27 | フリップチップ実装用半導体チップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014027154A true JP2014027154A (ja) | 2014-02-06 |
JP5880333B2 JP5880333B2 (ja) | 2016-03-09 |
Family
ID=50200532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012167218A Expired - Fee Related JP5880333B2 (ja) | 2012-07-27 | 2012-07-27 | フリップチップ実装用半導体チップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5880333B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017152482A (ja) * | 2016-02-23 | 2017-08-31 | 三菱電機株式会社 | 光半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6425440A (en) * | 1987-07-22 | 1989-01-27 | Toshiba Corp | Circuit substrate |
JPH05267913A (ja) * | 1992-03-17 | 1993-10-15 | Shinko Electric Ind Co Ltd | 高周波用電子部品の信号線路 |
JP2000174061A (ja) * | 1998-12-01 | 2000-06-23 | Kyocera Corp | 高周波用部品の接続構造 |
JP2001176922A (ja) * | 1999-12-14 | 2001-06-29 | Kyocera Corp | 高周波用部品の接続構造 |
JP2011023547A (ja) * | 2009-07-16 | 2011-02-03 | Sumitomo Bakelite Co Ltd | 回路基板 |
-
2012
- 2012-07-27 JP JP2012167218A patent/JP5880333B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6425440A (en) * | 1987-07-22 | 1989-01-27 | Toshiba Corp | Circuit substrate |
JPH05267913A (ja) * | 1992-03-17 | 1993-10-15 | Shinko Electric Ind Co Ltd | 高周波用電子部品の信号線路 |
JP2000174061A (ja) * | 1998-12-01 | 2000-06-23 | Kyocera Corp | 高周波用部品の接続構造 |
JP2001176922A (ja) * | 1999-12-14 | 2001-06-29 | Kyocera Corp | 高周波用部品の接続構造 |
JP2011023547A (ja) * | 2009-07-16 | 2011-02-03 | Sumitomo Bakelite Co Ltd | 回路基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017152482A (ja) * | 2016-02-23 | 2017-08-31 | 三菱電機株式会社 | 光半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5880333B2 (ja) | 2016-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5503567B2 (ja) | 半導体装置および半導体装置実装体 | |
TWI433292B (zh) | 單石微波積體電路 | |
US20090101396A1 (en) | Electronic device | |
JPWO2011021328A1 (ja) | シールド層と素子側電源端子が容量結合した半導体装置 | |
JP2014082298A (ja) | 半導体装置及び配線基板 | |
JP6118652B2 (ja) | 半導体チップ及び半導体装置 | |
JP2015142149A (ja) | 半導体装置 | |
JP2015516118A (ja) | オフセット再配線層キャプチャーパッドを備えたウエハスケールパッケージングダイ | |
JP2017163385A (ja) | 電子装置及び電子機器 | |
US9685418B2 (en) | High-frequency package | |
US9859187B2 (en) | Ball grid array package with protective circuitry layout and a substrate utilized in the package | |
WO2011058688A1 (ja) | 半導体装置及びノイズ抑制方法 | |
US8787033B2 (en) | Electronic component and electronic device | |
JP5880333B2 (ja) | フリップチップ実装用半導体チップ | |
WO2012140934A1 (ja) | 高周波パッケージ | |
US20200381376A1 (en) | Electronic circuit | |
WO2013133122A1 (ja) | 高周波パッケージ | |
JP2009188325A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
TWI601255B (zh) | 薄膜覆晶封裝結構 | |
JP6544160B2 (ja) | 半導体装置 | |
KR20130102405A (ko) | 플립 칩 패키지 및 그의 제조 방법 | |
JP4537969B2 (ja) | 高周波パッケージモジュール | |
JP6511181B2 (ja) | 半導体装置 | |
US20170084562A1 (en) | Package structure, chip structure and fabrication method thereof | |
JP6320681B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5880333 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |