JP2014027154A - フリップチップ実装用半導体チップ - Google Patents

フリップチップ実装用半導体チップ Download PDF

Info

Publication number
JP2014027154A
JP2014027154A JP2012167218A JP2012167218A JP2014027154A JP 2014027154 A JP2014027154 A JP 2014027154A JP 2012167218 A JP2012167218 A JP 2012167218A JP 2012167218 A JP2012167218 A JP 2012167218A JP 2014027154 A JP2014027154 A JP 2014027154A
Authority
JP
Japan
Prior art keywords
ground conductor
flip
semiconductor chip
pad
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012167218A
Other languages
English (en)
Other versions
JP5880333B2 (ja
Inventor
Takayuki Kato
隆幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012167218A priority Critical patent/JP5880333B2/ja
Publication of JP2014027154A publication Critical patent/JP2014027154A/ja
Application granted granted Critical
Publication of JP5880333B2 publication Critical patent/JP5880333B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】小型化が可能で、かつ非破壊検査することができるフリップチップ実装用半導体チップを得る。
【解決手段】ＧａＡｓ基板１は互いに対向する第１及び第２の主面を有する。ＧａＡｓ基板１の第１の主面に信号線路３とパッド４が配置されている。パッド４は信号線路３に接続されている。パッド４上に半田バンプ５が配置されている。ＧａＡｓ基板１の第２の主面に接地導体６が配置されている。信号線路３と接地導体６がマイクロストリップ線路を構成する。接地導体６はパッド４に対向する領域に開口８を有する。
【選択図】図２

Description

本発明は、マイクロストリップ型のフリップチップ実装用半導体チップに関する。
近年、低コスト、省スペース、及びインターフェース部分の高周波特性改善のために、マイクロ波・ミリ波帯で動作するＭＭＩＣ（monolithic microwave integrated circuit）のフリップチップ実装化が進みつつある（例えば、特許文献１参照）。フリップチップ実装用半導体チップには、裏面接地導体やバイアホールを持たないコプレーナ型と、裏面接地導体やバイアホールを有するマイクロストリップ型がある。
特開平１０−１０７０７６号公報
コプレーナ型は信号線路と接地導体が片面に集中しているため、チップが大型化しやすいという問題がある。マイクロストリップ型は接地導体が裏面にあるため、実装状態や不具合をチップ裏面から赤外線・Ｘ線顕微鏡で分析できず、破壊検査が必要という問題がある。
本発明は、上述のような課題を解決するためになされたもので、その目的は小型化が可能で、かつ非破壊検査することができるフリップチップ実装用半導体チップを得るものである。
本発明に係るフリップチップ実装用半導体チップは、互いに対向する第１及び第２の主面を有する半導体基板と、前記第１の主面に配置された信号線路と、前記第１の主面に配置され、前記信号線路に接続されたパッドと、前記パッド上に配置されたバンプと、前記第２の主面に配置された接地導体とを備え、前記信号線路と前記接地導体がマイクロストリップ線路を構成し、前記接地導体は前記パッドに対向する領域に開口を有することを特徴とする。
本発明により、小型化が可能で、かつ非破壊検査することができる。
本発明の実施の形態１に係るフリップチップ実装用半導体チップの第１の主面側を示す平面図である。 本発明の実施の形態１に係るフリップチップ実装用半導体チップの第２の主面側を示す平面図である。 図１及び図２のＩ−ＩＩに沿った断面図である。 本発明の実施の形態１に係るフリップチップ実装用半導体チップの実装状態を示す断面図である。 本発明の実施の形態２に係るフリップチップ実装用半導体チップの第２の主面側を示す平面図である。 本発明の実施の形態３に係るフリップチップ実装用半導体チップの第２の主面側を示す平面図である。 図６のＩ−ＩＩに沿った断面図である。 本発明の実施の形態３に係るフリップチップ実装用半導体チップの実装状態を示す断面図である。 本発明の実施の形態４に係るフリップチップ実装用半導体チップの第２の主面側を示す平面図である。 図９のＩ−ＩＩに沿った断面図である。 本発明の実施の形態４に係るフリップチップ実装用半導体チップの実装状態を示す断面図である。
本発明の実施の形態に係るフリップチップ実装用半導体チップについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係るフリップチップ実装用半導体チップの第１の主面側を示す平面図である。図２は、本発明の実施の形態１に係るフリップチップ実装用半導体チップの第２の主面側を示す平面図である。図３は、図１及び図２のＩ−ＩＩに沿った断面図である。
ＧａＡｓ基板１は互いに対向する第１及び第２の主面を有する。ＧａＡｓ基板１の第１の主面にトランジスタなどの能動素子２が形成され、信号線路３とパッド４も配置されている。信号線路３は能動素子２に接続され、パッド４は信号線路３に接続されている。パッド４上には半田バンプ５が配置されている。
ＧａＡｓ基板１の第２の主面に接地導体６が配置されている。ＧａＡｓ基板１を貫通するバイアホール７を介して接地導体６は第１の主面側に引き出されている。信号線路３と接地導体６がマイクロストリップ線路を構成する。本実施の形態では、接地導体６はメッシュ状であり、パッド４に対向する領域に開口８を有する。
メッシュの開口８の幅を一定以下（例えば動作周波数帯の波長の１／１２以下）に設定することで、マイクロストリップ線路の伝送特性への悪影響を抑制することができる。
図４は、本発明の実施の形態１に係るフリップチップ実装用半導体チップの実装状態を示す断面図である。半導体チップのパッド４が半田バンプ５を介して配線基板９のパッド１０に接合され、半導体チップが配線基板９上にフリップチップ実装されている。
メッシュ状の接地導体６の開口８とＧａＡｓ基板１を赤外線・Ｘ線が透過してパッド４の接合状態を検査できる。従って、実装状態や不具合を非破壊検査することができる。なお、接地導体６の直下の部分を検査する場合は、斜めに赤外線・Ｘ線を照査すればよい。また、マイクロストリップ型であるため、チップサイズの小型化が可能である。
実施の形態２．
図５は、本発明の実施の形態２に係るフリップチップ実装用半導体チップの第２の主面側を示す平面図である。信号線路３に対向する領域において接地導体６がベタパターンである。その他の領域では接地導体６はメッシュ状である。ベタパターンの幅Ｗ１を一定以上（例えば信号線路３の幅Ｗ２の３倍以上）に設定することで、マイクロストリップ線路の伝送特性への悪影響を抑制することができる。その他の構成や効果は実施の形態１と同様である。
実施の形態３．
図６は、本発明の実施の形態３に係るフリップチップ実装用半導体チップの第２の主面側を示す平面図である。図７は、図６のＩ−ＩＩに沿った断面図である。パッド４に対向する領域以外において接地導体６がベタパターンであり、パッド４に対向する領域に接地導体６が存在しない。
図８は、本発明の実施の形態３に係るフリップチップ実装用半導体チップの実装状態を示す断面図である。パッド４に対向する領域に接地導体６が存在しないため、外線・Ｘ線を通してパッド４の接合状態を検査できる。従って、実装状態や不具合を非破壊検査することができる。
また、本実施の形態ではパッド４に対向する領域以外は通常のマイクロストリップ線路と同じ構造となるため、伝送特性への悪影響は生じない。その他の構成や効果は実施の形態１と同様である。
実施の形態４．
図９は、本発明の実施の形態４に係るフリップチップ実装用半導体チップの第２の主面側を示す平面図である。図１０は、図９のＩ−ＩＩに沿った断面図である。パッド４に対向する領域以外において接地導体６がベタパターンであり、パッド４に対向する領域において接地導体６がメッシュ状である。
図１１は、本発明の実施の形態４に係るフリップチップ実装用半導体チップの実装状態を示す断面図である。メッシュ状の接地導体６の開口８とＧａＡｓ基板１を赤外線・Ｘ線が透過してパッド４の接合状態を検査できる。従って、実装状態や不具合を非破壊検査することができる。なお、接地導体６の直下の部分を検査する場合は、斜めに赤外線・Ｘ線を照査すればよい。
また、本実施の形態ではパッド４に対向する領域以外は通常のマイクロストリップ線路と同じ構造となるため、伝送特性への悪影響は生じない。その他の構成や効果は実施の形態１と同様である。
１ ＧａＡｓ基板（半導体基板）
３ 信号線路
４ パッド
５ 半田バンプ（バンプ）
６ 接地導体
８ 開口

Claims (5)

  1. 互いに対向する第１及び第２の主面を有する半導体基板と、
    前記第１の主面に配置された信号線路と、
    前記第１の主面に配置され、前記信号線路に接続されたパッドと、
    前記パッド上に配置されたバンプと、
    前記第２の主面に配置された接地導体とを備え、
    前記信号線路と前記接地導体がマイクロストリップ線路を構成し、
    前記接地導体は前記パッドに対向する領域に開口を有することを特徴とするフリップチップ実装用半導体チップ。
  2. 前記接地導体の少なくとも一部はメッシュ状であることを特徴とする請求項１に記載のフリップチップ実装用半導体チップ。
  3. 前記信号線路に対向する領域において前記接地導体がベタパターンであることを特徴とする請求項２に記載のフリップチップ実装用半導体チップ。
  4. 前記パッドに対向する領域以外において前記接地導体がベタパターンであることを特徴とする請求項１に記載のフリップチップ実装用半導体チップ。
  5. 前記パッドに対向する領域において前記接地導体がメッシュ状であることを特徴とする請求項４に記載のフリップチップ実装用半導体チップ。
JP2012167218A 2012-07-27 2012-07-27 フリップチップ実装用半導体チップ Expired - Fee Related JP5880333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012167218A JP5880333B2 (ja) 2012-07-27 2012-07-27 フリップチップ実装用半導体チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012167218A JP5880333B2 (ja) 2012-07-27 2012-07-27 フリップチップ実装用半導体チップ

Publications (2)

Publication Number Publication Date
JP2014027154A true JP2014027154A (ja) 2014-02-06
JP5880333B2 JP5880333B2 (ja) 2016-03-09

Family

ID=50200532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012167218A Expired - Fee Related JP5880333B2 (ja) 2012-07-27 2012-07-27 フリップチップ実装用半導体チップ

Country Status (1)

Country Link
JP (1) JP5880333B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152482A (ja) * 2016-02-23 2017-08-31 三菱電機株式会社 光半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425440A (en) * 1987-07-22 1989-01-27 Toshiba Corp Circuit substrate
JPH05267913A (ja) * 1992-03-17 1993-10-15 Shinko Electric Ind Co Ltd 高周波用電子部品の信号線路
JP2000174061A (ja) * 1998-12-01 2000-06-23 Kyocera Corp 高周波用部品の接続構造
JP2001176922A (ja) * 1999-12-14 2001-06-29 Kyocera Corp 高周波用部品の接続構造
JP2011023547A (ja) * 2009-07-16 2011-02-03 Sumitomo Bakelite Co Ltd 回路基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425440A (en) * 1987-07-22 1989-01-27 Toshiba Corp Circuit substrate
JPH05267913A (ja) * 1992-03-17 1993-10-15 Shinko Electric Ind Co Ltd 高周波用電子部品の信号線路
JP2000174061A (ja) * 1998-12-01 2000-06-23 Kyocera Corp 高周波用部品の接続構造
JP2001176922A (ja) * 1999-12-14 2001-06-29 Kyocera Corp 高周波用部品の接続構造
JP2011023547A (ja) * 2009-07-16 2011-02-03 Sumitomo Bakelite Co Ltd 回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152482A (ja) * 2016-02-23 2017-08-31 三菱電機株式会社 光半導体装置

Also Published As

Publication number Publication date
JP5880333B2 (ja) 2016-03-09

Similar Documents

Publication Publication Date Title
JP5503567B2 (ja) 半導体装置および半導体装置実装体
TWI433292B (zh) 單石微波積體電路
US20090101396A1 (en) Electronic device
JPWO2011021328A1 (ja) シールド層と素子側電源端子が容量結合した半導体装置
JP2014082298A (ja) 半導体装置及び配線基板
JP6118652B2 (ja) 半導体チップ及び半導体装置
JP2015142149A (ja) 半導体装置
JP2015516118A (ja) オフセット再配線層キャプチャーパッドを備えたウエハスケールパッケージングダイ
JP2017163385A (ja) 電子装置及び電子機器
US9685418B2 (en) High-frequency package
US9859187B2 (en) Ball grid array package with protective circuitry layout and a substrate utilized in the package
WO2011058688A1 (ja) 半導体装置及びノイズ抑制方法
US8787033B2 (en) Electronic component and electronic device
JP5880333B2 (ja) フリップチップ実装用半導体チップ
WO2012140934A1 (ja) 高周波パッケージ
US20200381376A1 (en) Electronic circuit
WO2013133122A1 (ja) 高周波パッケージ
JP2009188325A (ja) 半導体パッケージおよび半導体パッケージの製造方法
TWI601255B (zh) 薄膜覆晶封裝結構
JP6544160B2 (ja) 半導体装置
KR20130102405A (ko) 플립 칩 패키지 및 그의 제조 방법
JP4537969B2 (ja) 高周波パッケージモジュール
JP6511181B2 (ja) 半導体装置
US20170084562A1 (en) Package structure, chip structure and fabrication method thereof
JP6320681B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160118

R150 Certificate of patent or registration of utility model

Ref document number: 5880333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees