JP2014007315A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2014007315A
JP2014007315A JP2012142677A JP2012142677A JP2014007315A JP 2014007315 A JP2014007315 A JP 2014007315A JP 2012142677 A JP2012142677 A JP 2012142677A JP 2012142677 A JP2012142677 A JP 2012142677A JP 2014007315 A JP2014007315 A JP 2014007315A
Authority
JP
Japan
Prior art keywords
heat
circuit board
self
resistant film
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012142677A
Other languages
English (en)
Other versions
JP5843709B2 (ja
Inventor
Satoshi Odajima
智 小田嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Polymer Co Ltd, Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Polymer Co Ltd
Priority to JP2012142677A priority Critical patent/JP5843709B2/ja
Publication of JP2014007315A publication Critical patent/JP2014007315A/ja
Application granted granted Critical
Publication of JP5843709B2 publication Critical patent/JP5843709B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】回路基板の薄型化を実現してもハンドリングに支障を来すことが少なく、作業の円滑化や容易化を図ることのできる半導体パッケージの製造方法を提供する。
【解決手段】耐熱支持層２に自己粘着エラストマ層３が積層され、この自己粘着エラストマ層３の表面４にセパレータ層が剥離可能に粘着された耐熱フィルム１を使用して半導体パッケージ１４を製造する製造方法であり、耐熱フィルム１の自己粘着エラストマ層３からセパレータ層５を剥離し、耐熱フィルム１の自己粘着エラストマ層表面４に厚さ１ｍｍ以下の薄いプリント回路基板１０を粘着し、このプリント回路基板１０上に複数の半導体チップ１１をマウントするとともに、プリント回路基板１０と複数の半導体チップ１１とをハンダ接合し、複数の半導体チップ１１をモールド樹脂１２により封止してモールド品１３を構成し、その後、モールド品１３にキュア処理を施す。
【選択図】図５

Description

本発明は、薄い回路基板を使用して半導体パッケージを製造する半導体パッケージの製造方法に関するものである。
従来において、半導体パッケージを製造する場合には、先ず、１ｍｍを超える厚さのプリント回路基板を用意し、この厚いプリント回路基板上に複数の半導体チップをマウントし、これらプリント回路基板と複数の半導体チップとを溶融したハンダにより電気的に接合する。こうして複数の半導体チップをハンダ接合したら、複数の半導体チップをモールド樹脂により封止してモールド品を構成し、その後、モールド品にキュア処理を施すようにしている（特許文献１、２、３、４参照）。
このように従来、半導体パッケージを製造する場合には、ハンドリングが容易な厚いプリント回路基板を使用しているので、製造の過程でプリント回路基板が撓んで変形することがなく、各種製造工程の作業の円滑化や容易化が期待できる。
特開２０１２−１１４１７３号公報 特開２００７−１１５８６２号公報 特開２００６−１９５３５号公報 特開２００５−１５０７１８号公報
ところで、近年の電子機器の軽薄短小化に伴い、半導体パッケージにもさらなる薄型化が要望されている。この要望を満たすためには、プリント回路基板を厚さ１ｍｍ以下にして薄くする必要があるが、そうすると、プリント回路基板の機械的強度が低下して撓みやすくなる。その結果、作業時のプリント回路基板のハンドリングに支障を来し、各種製造工程の作業が遅延するおそれがある。
本発明は上記に鑑みなされたもので、回路基板の薄型化を実現してもハンドリングに支障を来すことが少なく、作業の円滑化や容易化を図ることのできる半導体パッケージの製造方法を提供することを目的としている。
本発明においては上記課題を解決するため、耐熱支持層に自己粘着エラストマ層が積層され、この自己粘着エラストマ層にセパレータ層が剥離可能に粘着された耐熱フィルムを使用して半導体パッケージを製造する半導体パッケージの製造方法であって、
耐熱フィルムの自己粘着エラストマ層からセパレータ層を剥離し、耐熱フィルムの自己粘着エラストマ層に厚さ１ｍｍ以下の薄い回路基板を粘着し、この回路基板上に複数の電子部品をマウントするとともに、回路基板と複数の電子部品とをハンダ接合し、複数の電子部品をモールド樹脂により封止してモールド品を構成し、その後、モールド品にキュア処理を施すことを特徴としている。
なお、耐熱フィルムの耐熱支持層に略ドット形又は略ストライプ形の自己粘着エラストマ層を積層し、回路基板上に複数の電子部品をマウント後、回路基板と複数の電子部品とにリフロー処理を施してハンダ接合することができる。
また、モールド品を電子部品毎にダイシングすることもできる。具体的には、モールド品から耐熱フィルムを剥離し、この耐熱フィルムの剥離されたモールド品を電子部品毎にダイシングしても良い。
また、耐熱フィルムを連続した長尺に形成し、この耐熱フィルムを供給装置の繰出ロールと巻取ロールとの間に巻架し、モールド品から耐熱フィルムを自動的に剥離することも可能である。
ここで、特許請求の範囲における自己粘着エラストマ層は、平坦でも良いし、凹凸でも良い。また、耐熱フィルムは、枚葉化されていても良いし、連続した長尺のフィルムでも良い。回路基板には、少なくとも厚さが１ｍｍ以下の各種プリント回路基板やフレキシブル回路基板等が含まれる。さらに、電子部品には、半導体パッケージの製造に必要な半導体チップや各種回路素子が含まれる。
本発明によれば、耐熱フィルムの自己粘着エラストマ層に薄い回路基板を粘着し、回路基板の撓みや変形を抑制するので、製造時における回路基板の取扱性が向上する。
本発明によれば、例え回路基板の薄型化を実現しても、ハンドリングに支障を来すことが少なく、半導体製造作業の円滑化や容易化を図ることができるという効果がある。
また、請求項２記載の発明によれば、自己粘着エラストマ層と回路基板との間に空気流出用の隙間を区画することができるので、自己粘着エラストマ層と回路基板との間の空気が製造作業時の加熱で膨張して回路基板等を浮き上がらせ、製造作業に悪影響を及ぼすのを防止することができる。
また、請求項３記載の発明によれば、モールド品を電子部品毎にダイシングする前に耐熱フィルムを剥離するので、ダイシングに伴う耐熱フィルムの損傷を抑制したり、使用した耐熱フィルムを再び使用することが可能となる。
さらに、請求項４記載の発明によれば、モールド品を電子部品毎にダイシングする前に耐熱フィルムを剥離する手間を省くので、製造作業を一時停止してモールド品から耐熱フィルムを剥がす必要がなく、作業の簡素化を図ることが可能となる。
本発明に係る半導体パッケージの製造方法の実施形態を模式的に示す断面説明図である。 本発明に係る半導体パッケージの製造方法の実施形態における耐熱フィルムの自己粘着エラストマ層からセパレータ層を剥離した状態を模式的に示す説明図である。 図２の自己粘着エラストマ層に薄いプリント回路基板を粘着した状態を模式的に示す説明図である。 図３のプリント回路基板上に複数の半導体チップをマウントした状態を模式的に示す説明図である。 複数の半導体チップをモールド樹脂により封止し、モールド品にキュア処理を施した状態を模式的に示す説明図である。 図５のモールド品から耐熱フィルムを剥離した状態を模式的に示す説明図である。 モールド品を各半導体チップ毎にダイシングする状態を模式的に示す説明図である。 半導体パッケージを順次ピックアップする状態を模式的に示す説明図である。 本発明に係る半導体パッケージの製造方法の第２の実施形態を模式的に示す説明図である。 本発明に係る半導体パッケージの製造方法の第３の実施形態を模式的に示す断面説明図である。
以下、図面を参照して本発明の実施形態を説明すると、本実施形態における半導体パッケージの製造方法は、図１ないし図８に示すように、耐熱フィルム１を使用して厚さが１ｍｍ以下の薄く撓みやすいプリント回路基板１０のハンドリング性を向上させ、半導体パッケージ１４を製造する方法である。
耐熱フィルム１は、図１に示すように、耐熱性に優れる耐熱支持層２と、この耐熱支持層２の全表面に積層形成される粘着性の自己粘着エラストマ層３と、この自己粘着エラストマ層３の表面４に剥離可能に粘着されるセパレータ層５とを三層構造に備え、半導体パッケージ１４の製造時に薄いプリント回路基板１０を搭載してその取扱性やサポート性を向上させるよう機能する。
耐熱支持層２は、半導体パッケージ１４の製造に支障を来さない耐熱性があれば、特に限定されるものではないが、例えば厚さ３５μｍの銅箔やイミド系のフィルム等が使用される。銅箔は、薄いプリント回路基板１０と線膨張係数が近似するので、寸法変化の抑制ができるが、半導体パッケージ１４の製造時に耐熱フィルム１に外力が作用すると、表裏面に凹凸や傷が発生することがある。したがって、耐熱フィルム１に外力が作用しても、凹凸や傷が発生することの少ないイミド系のフィルム、具体的にはポリイミドフィルムが好ましい。
自己粘着エラストマ層３としては、少なくとも耐熱性に優れる平坦なエラストマからなり、セパレータ層５の剥離後にプリント回路基板１０を着脱自在に粘着するものが好ましい。この自己粘着エラストマ層３の材料としては、耐熱性に優れるシリコーン系やフッ素系のエラストマがあげられるが、圧縮特性、難燃性、電気絶縁性等にも優れるシリコーン系のエラストマの採用が好ましい。自己粘着エラストマ層３は、例えば耐熱支持層２の全表面に、自己粘着エラストマ層３の材料である液状粘着剤を塗布して乾燥硬化させることで形成することができる。
セパレータ層５は、例えば機械的特性、ガスバリア性、耐薬品性等に優れる透明のＰＥＴ（ポリエチレンテレフタレート）フィルム等からなり、耐熱フィルム１の不使用時に自己粘着エラストマ層３の表面４に粘着されてこれを保護する。このセパレータ層５は、耐熱フィルム１の使用時には自己粘着エラストマ層３の表面４から剥離され、自己粘着エラストマ層３の表面４を露出させる。
プリント回路基板１０は、例えばガラスエポキシやポリイミド等からなる絶縁基板の少なくとも表面に導電性の配線パターンが形成され、半導体パッケージ１４の一部を構成する。配線パターンの少なくともランドには、微細な半導体チップ１１を容易に接合する観点から、好ましくは接合用のハンダペーストが印刷される。プリント回路基板１０の裏面は、平坦に形成されたり、必要な配線パターンの形成により複数の凹凸に形成される。
上記において、半導体パッケージ１４を製造する場合には、先ず、所定の大きさの耐熱フィルム１を用意してその自己粘着エラストマ層３からセパレータ層５を剥離（図２参照）し、自己粘着エラストマ層３の表面４に厚さ１ｍｍ以下のプリント回路基板１０を粘着する（図３参照）。
耐熱フィルム１は、プリント回路基板１０と同じ大きさか、あるいはプリント回路基板１０よりも大きくカットされる。また、プリント回路基板１０は、自己粘着エラストマ層３に粘着した後にハンダペーストが専用の印刷装置により印刷されても良いが、この時点で特に問題がなければ、自己粘着エラストマ層３に対する粘着前にハンダペーストが印刷されても良い。
こうして自己粘着エラストマ層３にプリント回路基板１０を粘着したら、プリント回路基板１０上に表面実装型の半導体チップ１１を所定の間隔で順次マウント（図４参照）し、プリント回路基板１０と複数の半導体チップ１１とにリフロー処理を施してプリント回路基板１０のランドと各半導体チップ１１とを電気的にハンダ接合する。リフロー処理する場合には、例えば、２５０℃以上×約３分間の条件下で加熱し、ハンダを溶融するリフロー炉等が使用される。
次いで、複数の半導体チップ１１を熱硬化性のエポキシ樹脂等からなるモールド樹脂１２により封止してモールド品１３を構成し、このモールド品１３にキュア処理を施して加熱により構造を安定させる（図５参照）。モールド樹脂１２により封止する場合には、例えばトランスファモールド法等が用いられる。
モールド品１３にキュア処理を施したら、このモールド品１３から耐熱フィルム１を剥離（図６参照）し、この耐熱フィルム１の剥離されたモールド品１３を各半導体チップ１１毎にダイシングブレードでダイシングして複数の半導体パッケージ１４を製造し、この複数の半導体パッケージ１４を順次ピックアップすれば、薄い半導体パッケージ１４を得ることができる。
この際、必要に応じ、モールド品１３から耐熱フィルム１を剥離せず、モールド品１３を各半導体チップ１１毎にダイシングブレードによりダイシング（図７参照）して複数の半導体パッケージ１４を製造し、この複数の半導体パッケージ１４を順次ピックアップしても良い（図８参照）。
上記構成によれば、半導体パッケージ１４の製造時における耐熱フィルム１に薄いプリント回路基板１０を粘着し、プリント回路基板１０の撓みや変形を防止するので、プリント回路基板１０のハンドリング性の低下を阻止することができる。したがって、製造作業時のハンドリングに支障を来したり、プリント回路基板１０の変形に伴い、各種工程の作業が遅延しないようにする。
さらに、耐熱フィルム１の耐熱支持層２と自己粘着エラストマ層３とが共に耐熱性を有するので、リフロー処理やキュア処理等の加熱プロセスで使用しても、耐熱フィルム１が損傷し、プリント回路基板１０の位置ずれや脱落を招くことがない。
次に、図９は本発明の第２の実施形態を示すもので、この場合には、耐熱フィルム１を連続した長尺に形成し、この耐熱フィルム１を連続供給装置２０の上流の繰出ロールと下流の巻取ロール２３との間に巻架して緊張させ、耐熱フィルム１を連続的に繰り出しながら半導体パッケージ１４を製造するようにしている。
連続供給装置２０は、その中流に、耐熱フィルム１の巻取方向を変更する変更送りロール２１と、この変更送りロール２１との間に耐熱フィルム１を挟持してモールド品１３を下流に搬送する複数の搬送ロール２２とがそれぞれ軸支され、変更送りロール２１の下方に巻取ロール２３がテンションロール等を介して軸支される。
このような連続供給装置２０は、耐熱フィルム１が変更送りロール２１から巻取ロール２３に繰り出され、巻き取られると、モールド品１３から耐熱フィルム１が自動的に下方に剥離され、この耐熱フィルム１の剥離されたモールド品１３が複数の搬送ロール２２により下流のダイシング工程に搬送される。
本実施形態において、半導体パッケージ１４を製造する場合には、先ず、巻架した耐熱フィルム１の自己粘着エラストマ層３からセパレータ層５を自動的に剥離し、自己粘着エラストマ層３の表面４に複数のプリント回路基板１０を所定の間隔をおいて順次粘着し、各プリント回路基板１０上に複数の半導体チップ１１を所定の間隔で順次マウントするとともに、各プリント回路基板１０と複数の半導体チップ１１とにリフロー処理を施してプリント回路基板１０のランドと各半導体チップ１１とをハンダ接合する。
次いで、各プリント回路基板１０上の複数の半導体チップ１１をエポキシ樹脂等からなるモールド樹脂１２により封止してモールド品１３を構成し、このモールド品１３にキュア処理を施して構造を安定させ、このモールド品１３から耐熱フィルム１を自動的に剥離する。
モールド品１３から耐熱フィルム１を剥離したら、ダイシング工程でモールド品１３を各半導体チップ１１毎にダイシングして複数の半導体パッケージ１４を製造し、この複数の半導体パッケージ１４を順次ピックアップすれば、半導体パッケージ１４を得ることができる。その他の部分については、上記実施形態と略同様であるので説明を省略する。
本実施形態においても上記実施形態と同様の作用効果が期待でき、しかも、耐熱フィルム１を連続した長尺に形成するので、多数の半導体パッケージ１４を連続して量産することができるのは明らかである。また、繰出ロールと巻取ロール２３との間に耐熱フィルム１を巻架して絶えず緊張させるので、枚葉の場合と異なり、耐熱フィルム１の反りの発生を抑えることができる。
次に、図１０は本発明の第３の実施形態を示すもので、この場合には、耐熱支持層２の全表面に自己粘着エラストマ層３を平坦に形成するのではなく、自己粘着エラストマ層３を略ドット形に部分的に形成して断面視を凹凸にし、自己粘着エラストマ層３の表面４にプリント回路基板１０を粘着する際、自己粘着エラストマ層３とプリント回路基板１０との間に空気流出用の隙間６を区画し、この隙間６から空気を外部に流出させるようにしている。その他の部分については、上記実施形態と略同様であるので説明を省略する。
本実施形態においても上記実施形態と同様の作用効果が期待でき、しかも、空気流出用の隙間６を区画するので、空気が膨張してプリント回路基板１０が浮き上がるのを防ぐことができるのは明らかである。この点について詳しく説明すると、例えば裏面に複数の凹凸があるプリント回路基板１０を自己粘着エラストマ層３の表面４に粘着すると、自己粘着エラストマ層３とプリント回路基板１０の裏面との間に空気層が形成され、この空気層がリフロー等の加熱で膨張してプリント回路基板１０を浮き上がらせ、半導体パッケージ１４の製造に悪影響を及ぼす事態が予想される。
これに対し、本実施形態によれば、空気流出用の隙間６から空気を外部に流出させて除去するので、空気が加熱で膨張し、半導体パッケージ１４の製造に悪影響を及ぼすのを有効に防止することができる。
なお、上記実施形態ではプリント回路基板１０の配線パターンにハンダペーストを印刷し、このハンダペーストを利用してプリント回路基板１０のランドと半導体チップ１１とをハンダ接合したが、何らこれに限定されるものではない。例えば、プリント回路基板１０の配線パターンにハンダペーストを印刷せず、プリント回路基板１０に半導体チップ１１を押圧加熱しながらプリント回路基板１０のランドと半導体チップ１１とをハンダ接合しても良い。また、空気流出用の隙間６から空気を外部に流出させて除去できるのであれば、ドット形ではなく、ストライプ形の自己粘着エラストマ層３を積層しても良い。
本発明に係る半導体パッケージの製造方法は、半導体の製造分野等で使用することができる。
１ 耐熱フィルム
２ 耐熱支持層
３ 自己粘着エラストマ層
４ 表面
５ セパレータ層
６ 隙間
１０ プリント回路基板（回路基板）
１１ 半導体チップ（電子部品）
１２ モールド樹脂
１３ モールド品
１４ 半導体パッケージ

Claims (4)

  1. 耐熱支持層に自己粘着エラストマ層が積層され、この自己粘着エラストマ層にセパレータ層が剥離可能に粘着された耐熱フィルムを使用して半導体パッケージを製造する半導体パッケージの製造方法であって、
    耐熱フィルムの自己粘着エラストマ層からセパレータ層を剥離し、耐熱フィルムの自己粘着エラストマ層に厚さ１ｍｍ以下の薄い回路基板を粘着し、この回路基板上に複数の電子部品をマウントするとともに、回路基板と複数の電子部品とをハンダ接合し、複数の電子部品をモールド樹脂により封止してモールド品を構成し、その後、モールド品にキュア処理を施すことを特徴とする半導体パッケージの製造方法。
  2. 耐熱フィルムの耐熱支持層に略ドット形又は略ストライプ形の自己粘着エラストマ層を積層し、回路基板上に複数の電子部品をマウント後、回路基板と複数の電子部品とにリフロー処理を施してハンダ接合する請求項１記載の半導体パッケージの製造方法。
  3. モールド品から耐熱フィルムを剥離し、この耐熱フィルムの剥離されたモールド品を電子部品毎にダイシングする請求項１又は２記載の半導体パッケージの製造方法。
  4. モールド品を電子部品毎にダイシングする請求項１又は２記載の半導体パッケージの製造方法。
JP2012142677A 2012-06-26 2012-06-26 半導体パッケージの製造方法 Active JP5843709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012142677A JP5843709B2 (ja) 2012-06-26 2012-06-26 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012142677A JP5843709B2 (ja) 2012-06-26 2012-06-26 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2014007315A true JP2014007315A (ja) 2014-01-16
JP5843709B2 JP5843709B2 (ja) 2016-01-13

Family

ID=50104783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012142677A Active JP5843709B2 (ja) 2012-06-26 2012-06-26 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP5843709B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170018449A (ko) 2014-06-26 2017-02-17 도판 인사츠 가부시키가이샤 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
KR20190024444A (ko) * 2017-08-31 2019-03-08 주식회사 두산 반도체 패키지의 제조방법
KR20190087422A (ko) 2016-11-28 2019-07-24 미쓰이금속광업주식회사 점착 시트 및 그 박리 방법
US20220124930A1 (en) * 2020-10-19 2022-04-21 Quanta Computer Inc. System and method for determining cable routing between electronic components within a computer chassis

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076034A (ja) * 2000-09-01 2002-03-15 Sanyu Rec Co Ltd 電子部品の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076034A (ja) * 2000-09-01 2002-03-15 Sanyu Rec Co Ltd 電子部品の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170018449A (ko) 2014-06-26 2017-02-17 도판 인사츠 가부시키가이샤 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
US9735099B2 (en) 2014-06-26 2017-08-15 Toppan Printing Co., Ltd. Wiring substrate, semiconductor device and method for manufacturing semiconductor device
KR20190087422A (ko) 2016-11-28 2019-07-24 미쓰이금속광업주식회사 점착 시트 및 그 박리 방법
KR20190024444A (ko) * 2017-08-31 2019-03-08 주식회사 두산 반도체 패키지의 제조방법
KR102041676B1 (ko) * 2017-08-31 2019-11-06 주식회사 두산 반도체 패키지의 제조방법
US20220124930A1 (en) * 2020-10-19 2022-04-21 Quanta Computer Inc. System and method for determining cable routing between electronic components within a computer chassis

Also Published As

Publication number Publication date
JP5843709B2 (ja) 2016-01-13

Similar Documents

Publication Publication Date Title
US10418305B2 (en) Chip on film package
JP4386023B2 (ja) Ｉｃ実装モジュールの製造方法および製造装置
US10079194B1 (en) Chip on film package
JP5843709B2 (ja) 半導体パッケージの製造方法
US6210518B1 (en) Method and fixture for manufacturing flexible printed circuit board
TWI528598B (zh) 發光二極體裝置之製造方法
JP4628154B2 (ja) フレキシブルプリント配線基板、および半導体装置
JP2012191114A (ja) Ｌｅｄ実装用基板及びｌｅｄモジュールの製造方法
JP2007184362A (ja) 積層型半導体装置及びその製造方法
US9380706B2 (en) Method of manufacturing a substrate strip with wiring
JP2011134901A (ja) Ｆｐｄモジュールの組立装置および組立方法
JP2011187641A (ja) フレキシブル基板の製造方法
TW201304629A (zh) 良品基板陣列模組及其製造方法
JP5117262B2 (ja) 配線基板の製造方法
KR101511362B1 (ko) 연성회로기판용 플레이트 조립체의 제조방법 및 연성회로기판용 플레이트 조립체
WO2023189767A1 (ja) 個片加工接着フィルム、接続構造体の製造方法、及び接続構造体
JP3604348B2 (ja) 電子部品実装用基板の反り低減方法
JP5170123B2 (ja) 積層型半導体装置及びその製造方法
TW202413565A (zh) 個片加工接著膜、連接構造體之製造方法、及連接構造體
JP3724474B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JP2008251786A (ja) 半導体装置および半導体装置の製造方法
JP2006253269A (ja) プリント配線基板、半導体装置およびプラズマディスプレイ装置
JP2014022480A (ja) リードフレーム、ｂｇａ基板および半導体装置とその製造方法
JP2010183013A (ja) 回路基板の製造方法
JP2008117829A (ja) リードテープおよびスペーサテープ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151117

R150 Certificate of patent or registration of utility model

Ref document number: 5843709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350