JP2013544953A - 薄膜封止体、薄膜封止体を備えたオプトエレクトロニクス半導体基体、ならびに、薄膜封止体の製造方法 - Google Patents
薄膜封止体、薄膜封止体を備えたオプトエレクトロニクス半導体基体、ならびに、薄膜封止体の製造方法 Download PDFInfo
- Publication number
- JP2013544953A JP2013544953A JP2013527528A JP2013527528A JP2013544953A JP 2013544953 A JP2013544953 A JP 2013544953A JP 2013527528 A JP2013527528 A JP 2013527528A JP 2013527528 A JP2013527528 A JP 2013527528A JP 2013544953 A JP2013544953 A JP 2013544953A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- pvd
- cvd
- film encapsulant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 239000008393 encapsulating agent Substances 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 21
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 238000007789 sealing Methods 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- -1 tungsten nitride Chemical class 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000012777 electrically insulating material Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 description 78
- 239000007858 starting material Substances 0.000 description 24
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 239000007787 solid Substances 0.000 description 7
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002052 molecular layer Substances 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 125000003636 chemical group Chemical group 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- ing And Chemical Polishing (AREA)
- Physical Vapour Deposition (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
Abstract
本発明は、ＰＶＤ法によって堆積されたＰＶＤ層（６）とＣＶＤ法によって堆積されたＣＶＤ層（１０）とを含むオプトエレクトロニクス半導体基体用の薄膜封止体（１１）に関する。また、本発明は、薄膜封止体を備えたオプトエレクトロニクス半導体基体、ならびに、薄膜封止体の製造方法に関する。
Description
本発明は、薄膜封止体、薄膜封止体を備えたオプトエレクトロニクス半導体基体、ならびに、薄膜封止体の製造方法に関する。
本発明の課題は、特にオプトエレクトロニクス半導体基体用の薄膜封止体を提供して、構造上の非平坦性を有する表面を良好に封止できるようにすることである。さらに、こうした薄膜封止体を備えるオプトエレクトロニクス半導体基体、および、こうした薄膜封止体の製造方法を提供することである。
この課題は、請求項１の特徴を有する薄膜封止体、請求項１２の特徴を有する薄膜封止体を備えたオプトエレクトロニクス半導体基体、ならびに、請求項１５の特徴を有する薄膜封止体の製造方法により、解決される。有利な実施態様および実施形態は従属請求項に記載されている。
オプトエレクトロニクス半導体基体用の薄膜封止体は、特に、ＰＶＤ法によって堆積されたＰＶＤ層と、ＣＶＤ法によって堆積されたＣＶＤ層とを含む。
ＰＶＤ法（"フィジカルヴェイパーデポジション"、物理的気相蒸着法）では、コーティングすべき表面が、容積空間内、例えばレセプタ内に準備される。また、容積空間内には、出発材料が気相で準備される。出発材料は直接に表面で凝縮され、そこに固体のＰＶＤ層が形成される。
ＰＶＤ法として、特に、熱印加によって出発材料を気相へ移行させる熱蒸着法と、イオン打ち込みによって出発材料を気相へ移行させるスパッタリングとが挙げられる。さらに、電子ビームを用いて出発材料を気相へ移行させる電子ビーム蒸着法をＰＶＤ法として利用してもよい。ふつう、ＰＶＤ層は典型的に粒界を呈し、粒界に沿ったＰＶＤ層の拡散係数は一般に容積空間材料の拡散係数よりも格段に高くなる。
ＣＶＤ法（"ケミカルヴェイパーデポジション"、化学的気相蒸着法）においても、同様に、まず、コーティングすべき表面が容積空間内に準備される。また、容積空間内には、少なくとも１つの第１の出発材料が準備され、この第１の出発材料から、化学反応により、コーティングすべき表面に固体のＣＶＤ層が堆積される。一般に、容積空間には、少なくとも１つの第２の出発材料が用意されており、第１の出発材料と第２の出発材料との化学反応により、固体のＣＶＤ層が表面上に形成される。ＣＶＤ法はコーティングすべき表面での少なくとも１つの化学反応によってＣＶＤ層を形成することを特徴とする。ふつう、或る化学反応は所定の反応温度で生じる。特に有利には、コーティングすべき表面は固体のＣＶＤ層の形成にいたる化学反応を引き起こすための反応温度を有する。なお、化学的気相蒸着法では、３つ以上の出発材料を用いることもできる。
ＣＶＤ法とは、特に、次のようなプロセスであると理解されたい。すなわち、ＰＥＣＶＤ法（"プラズマエンハンストケミカルヴェイパーデポジション"、プラズマ支援化学気相蒸着法）、ＭＯＣＶＤ法（"メタルオーガニックケミカルヴェイパーデポジション"、有機金属化学気相蒸着法）、ＡＬＤ法（"アトミックレイヤデポジション"、原子層蒸着法）、ＮＬＤ法（"ナノレイヤデポジション"、ナノ層蒸着法）などである。
ＰＥＣＶＤ法では、一般に、化学的蒸着の際に容積空間内のプラズマが点弧され、一方、ＭＯＣＶＤ法では、化学的蒸着の際に少なくとも１つの有機金属出発化合物が使用される。
原子層蒸着法（アトミックレイヤデポジション；ＡＬＤ法）は、第１のガス状出発材料が、コーティングすべき表面が準備された容積空間内へ供給されて、当該表面に吸収されるプロセスである。当該表面が出発材料を含む原子層もしくは分子層によって、有利には完全に、少なくとも大部分覆われると、析出が飽和し、それ以上の材料はもはや堆積されなくなる。続いて、通常、第１の出発材料のうちガス状の一部または表面に吸収されずに存在している一部が再び容積空間から除去され、第２の出発材料が容積空間内へ供給される。第２の出発材料は、表面で吸収される第１の出発化合物と化学反応して、固体のＡＬＤ層を形成する。上述した２つのプロセスステップは所望の厚さのＡＬＤ層が得られるまで多数回反復される。
ＮＬＤ法とは、層厚さが所定の値に達した後、ＣＶＤ層の層成長が中断されるＣＶＤプロセスのことである。ここでの所定の値は有利には０．５ｎｍ以上５ｎｍ以下である。次のステップでは当該層がプラズマ処理にかけられる。有利にはふつう、プラズマ処理によってガス状の出発材料が不完全に反応して生じた一般に有機的性質を有する残留物が取り除かれる。これはふつう、層特性にポジティブに作用する。この場合にも、ＣＶＤ堆積ステップおよびプラズマ処理ステップは所望の厚さのＮＬＤ層が得られるまで多数回反復される。
ＡＬＤ法とは異なり、ＮＬＤ法では、ＣＶＤ層の厚さが１原子層を上回るＣＶＤ層の堆積が１回のプロセスステップで可能となる。
ＣＶＤ法とは、特に、容積空間内に、コーティングすべき表面のほか、コーティングすべき表面の化学基と化学反応して固体のＣＶＤ層を形成するガス状出発材料が１つしか供給されないプロセスであると理解されたい。例えば、容積空間内にガス状のヘクサメチルジシラザンＨＭＤＳを出発材料として供給することができる。この物質は、例えば半導体表面である表面のＯＨ基と化学反応して、ＣＶＤ層としての固体ＨＭＤＳ層を形成する。
ＰＶＤ法の期間中、構造上の非平坦性による構造的脆弱箇所がＰＶＤ層に生じることがある。これは例えば、出発材料がコーティングすべき表面に対して斜めに入射したり、形成されるＰＶＤ層によるシェーディングが生じたり、堆積される出発材料の表面運動力が不足したりすることによって起こる。
中心となるアイデアは、コーティングすべき表面の構造的脆弱箇所、つまりＰＶＤ層の特に構造上の非平坦性に生じる構造的脆弱箇所を、第２の層によって閉塞させるということである。構造的脆弱箇所はしばしば高いアスペクト比を有する。当該閉塞には、高いコンフォーマル性を特長とするＣＶＤ法が特に適している。
本発明の薄膜封止体は、一般に、半導体テクノロジにおけるウェットケミカルエッチングで用いられるような侵襲性液体に対して密であるという利点を有する。また、薄膜封止体は有利にはほぼ気密であり、通常は原子もしくはイオン（例えば金属イオン）の拡散を阻止する。
特に有利には、ＣＶＤ層およびＰＶＤ層を含む薄膜封止体は、アスペクト比が２０：１より大きい非平坦性を有する表面を環境影響、特に液体に対して密に封止することに適している。また、薄膜封止体は、より小さなアスペクト比を有するパターニング表面を確実に封止することにも適している。
特に有利には、ＰＶＤ層およびＣＶＤ層は共通の界面を形成している。つまり、ＰＶＤ層とＣＶＤ層とは相互に直接に接触する位置に存在している。
薄膜封止体の有利な実施形態によれば、ＰＶＤ層は導電性を有するように構成されている。これにより、特に、導電性の薄膜封止体が形成され、この薄膜封止体を介して封止された半導体基体の電気コンタクトを形成することができる。
有利には、ＰＶＤ層の厚さは５０ｎｍ以上４００ｎｍ以下である。
薄膜封止体の有利な実施形態によれば、ＰＶＤ層は、チタン、タングステン、チタンタングステン、チタン窒化物、タングステン窒化物、チタンタングステン窒化物、白金、ニッケル、金、タンタルの材料のうち少なくとも１つを含む。これらの材料のうち少なくとも１つから成るかまたはこれらの材料のうち少なくとも１つを含むＰＶＤ層は、一般に、導電性を有する。
有利には、ＣＶＤ層の厚さは２ｎｍ以上２０ｎｍ以下である。
有利な別の実施形態によれば、ＣＶＤ層は、ケイ素、ケイ素酸化物、ケイ素窒化物、チタン窒化物の材料のうち少なくとも１つを含むかまたはこれらの材料のうち少なくとも１つから成る。これらの材料のうち少なくとも１つから成るかまたはこれらの材料の少なくとも１つを含むＣＶＤ層は、一般に、導電性を有する。
薄膜封止体の有利な実施形態によれば、ＣＶＤ層は電気的絶縁材料を含むか、または、こうした電気的絶縁材料から成る。電気的絶縁材料は，一般に、チタン窒化物などの導電性材料よりも格段に低価格であり、ＣＶＤ法による小さな操作コストで堆積可能となる。
さらに、薄膜封止体を、交互に配置された複数のＣＶＤ層と複数のＰＶＤ層とから形成することもできる。この場合、各ＰＶＤ層および各ＣＶＤ層は必ずしも同じ材料及び／又は同じ厚さを有さなくてよい。
薄膜封止体の有利な別の実施形態によれば、ＣＶＤ層は直接にＰＶＤ層上に設けられ、ＣＶＤ層はこのＣＶＤ層がＰＶＤ層内の構造的脆弱箇所のみを充填するようにエッチバックされる。このようにすれば、ＰＶＤ層として導電性材料が使用される場合に、絶縁材料を含むＣＶＤ層によって、導電性の薄膜封止体を得ることができるので有利である。
この実施形態では、特に有利に、ＰＶＤ層が封止すべき半導体基体の表面に直接に接触する。有利には、この実施例の薄膜封止体は、唯一のＣＶＤ層と唯一のＰＶＤ層とを有する。特に有利には、この実施例の薄膜封止体は、唯一のＣＶＤ層および唯一のＰＶＤ層のみから成る。
表面でのＣＶＤ層のエッチバックは、バックスパッタリングなどの方向性エッチングプロセスによって行われる。ここで利用されるプロセスは、材料がエッチング表面から異方的に除去される方式のエッチングであると理解されたい。
有利には、エッチバックは、ＣＶＤ層がコーティング表面のうち構造上の非平坦性及び／又は空隙を有さない部分に達するまで確実に除去される一方、構造的脆弱箇所にＣＶＤ層の材料が残るように行われる。このアプローチで有利なのは、ＣＶＤ材料の選択に大きな自由度が得られることである。特に、ＣＶＤ層に対してケイ素窒化物などの絶縁材料を利用でき、その場合にも導電性の薄膜封止体を実現できる。
別の有利な実施形態では、エッチバックされたＣＶＤ層上に、上述したのと同様にＰＶＤ法によって別のＰＶＤ層が堆積される。
別の有利な実施形態では、ＣＶＤ層は直接にコーティングすべき半導体基体上に堆積される。ＣＶＤ層の上方にＰＶＤ層が設けられ、有利にはＣＶＤ層に直接に接する。ＰＶＤ層は、機械的侵襲および／または化学的侵襲からＣＶＤ層を保護するために用いられる。
本願の薄膜封止体は、特に、オプトエレクトロニクス半導体基体、有利には発光半導体基体での使用に適している。特に有利には、本願の薄膜封止体は、半導体基体の金属要素、例えば電気コンタクトもしくは反射層などを封止して環境影響から保護する。この場合、薄膜封止体は一般に半導体基体内に集積される。特に有利には、薄膜封止体は、封止すべき要素に直接に接触するよう、その上に設けられる。
また、本願の薄膜封止体は、研磨された表面、例えば、一般に研磨工具によって強く研磨されたウェハ表面を密に封止するのに適している。
オプトエレクトロニクス半導体基体の１つの実施形態によれば、金属要素は、銀、アルミニウム、金、チタン、ニッケルの材料のうち少なくとも１つを含むかもしくはこれらの材料のうち少なくとも１つから成る。
例えば、半導体基体のエピタキシャル半導体積層体の活性領域で形成される電磁放射を反射するための反射性金属層が設けられる。
有利には、金属層の厚さは５０ｎｍ以上２５０ｎｍ以下である。
有利には、反射性金属層はエピタキシャル半導体積層体を完全には覆わず、少なくともエピタキシャル半導体積層体の側方の部分領域が露出されたまま残る。これにより、半導体積層体と金属層との表面に、構造上の非平坦性となるエッジが生じる。
金属層は例えば半導体基体の製造時のウェットケミカルプロセスに対して特に敏感である。このため金属層を少なくとも液体に対して確実に封止しなければならない。このような場合に特に上述した薄膜封止体が適している。
オプトエレクトロニクス半導体基体は、例えば、発光ダイオードまたは薄膜発光ダイオードである。薄膜発光ダイオードとは、エピタキシャル半導体積層体のエピタキシャル成長に用いられた成長基板が除去もしくは切削されて、成長基板単独ではエピタキシャル半導体積層体を機械的に安定化させるのに適さなくなっているダイオードであると理解されたい。この場合、薄膜発光ダイオードには、金属層の直上もしくは上方に個別に被着される支持体が設けられる。
特に、薄膜封止体の製造方法は、ＰＶＤ法によりＰＶＤ層を堆積するステップと、ＣＶＤ法によりＣＶＤ層を堆積するステップとを含む。
その他、薄膜封止体に関連して説明した特徴は、薄膜封止体の製造方法にも該当する。
本発明の有利な実施の態様を、図示の実施例に則して、以下に説明する。
図中、同一の要素または同様の機能を有する要素には同じ参照番号を付してある。図示されている要素の寸法比は縮尺通りに描かれておらず、むしろ、表示しやすくするため、および／または、理解しやすくするために、意図的に大きめに描かれている点に注意されたい。
図１のＡにはオプトエレクトロニクス半導体基体の第１の実施例として、光形成のための活性領域２を含むエピタキシャル半導体積層体１を含むオプトエレクトロニクス半導体基体が示されている。
活性領域２は、有利には、光形成のために、ｐｎ接合領域、ダブルへテロ構造、単一量子井戸構造、または特に有利には多重量子井戸構造ＭＱＷを含む。量子井戸構造とはここでは量子化の次元についての詳細を問わない。ここでの量子井戸構造は、量子ドット、量子ワイヤ、量子ウェル、または、これらの構造の組み合わせのいずれであってもよい。
エピタキシャル半導体積層体１は成長基板３上にエピタキシャル成長されている。
エピタキシャル半導体積層体１のうち成長基板３とは反対の側に直接に接するように、活性領域２の光を反射するのに適した金属要素としての金属層４が被着されている。この場合、有利には、金属層４は銀から成るかまたは銀を含む。金属層４の厚さはふつう５０ｎｍ以上２５０ｎｍ以下である。金属層４は活性領域２で形成された光を半導体基体の発光前面５のほうへ反射するために設けられている。
金属層４は、エピタキシャル半導体積層体１の全面にわたって被着されるわけではなく、エピタキシャル半導体積層体１の表面の一部の領域のみを覆う。よって、金属層４の側方には、エピタキシャル半導体積層体１の表面のうち金属層４の存在しない部分領域が存在する。
金属層４上およびエピタキシャル半導体積層体１の側方の露出面上には、ＰＶＤ法によって堆積されたＰＶＤ層６が設けられている。ＰＶＤ層６は金属層４およびエピタキシャル半導体積層体１の表面に直接に接触する。
ＰＶＤ層６は有利には５０ｎｍ以上４００ｎｍ以下の厚さを有する。ＰＶＤ層６は導電性を有するように構成され、例えばチタンタングステン窒化物を含む。これに代えて、ＰＤ層６が、チタン、タングステン、チタンタングステン、チタン窒化物、タングステン窒化物、チタンタングステン窒化物、白金、ニッケル、金、タンタルのグループから選択される少なくとも１つの材料を含むかもしくは少なくとも１つの材料から成っていてもよい。製造プロセスのためにＰＶＤ層６は粒界７を有する。
金属層４の厚さに基づいて、金属層４からエピタキシャル半導体積層体１への移行部の半導体基体の表面に１つずつエッジ８が生じる。２つのエッジ８によって形成される構造上の非平坦性により、ＰＶＤ層６はこの位置に空隙９を有する。
ＰＶＤ層６内の空隙９を充填するために、次のステップで、ＣＶＤ層１０がＣＶＤ法によってＰＶＤ層６に直接に接するようにＰＶＤ層６上に堆積される（図１Ｂ）。ＰＶＤ層６およびＣＶＤ層１０は薄膜封止体１１を形成する。
例えば薄膜封止体１１を介してエピタキシャル半導体積層体１に電気的にコンタクトを形成できるように、導電性の薄膜封止体１１が実現される場合、導電性の出発材料、例えばチタン窒化物などから成るＣＶＤ層１０が形成される。このＣＶＤ層１０の厚さは有利には２ｎｍ以上２０ｎｍ以下である。ＣＶＤ層１０は下方に位置するＰＶＤ層６の空隙９を充填し、粒界７を封止する。このように、薄膜封止体１１は、特に液体に対して敏感な金属層４を確実に封止する。
次のステップでは、支持体１２が薄膜封止体１１の直上もしくは上方に配置され、成長基板３が、エピタキシャル半導体積層体１単独では充分な機械的安定性が得られない程度にまで除去ないし薄膜化される。成長基板３に代わって支持体１２がエピタキシャル半導体積層体１を機械的に安定化させる（図１のＣ）。
図２の実施例のオプトエレクトロニクス半導体基体は、図１のＣの実施例のオプトエレクトロニクス半導体基体とは異なり、ＣＶＤ層１０が金属層４に直接に接する形態の薄膜封止体１１を有する。また、ＣＶＤ層１０は金属層４の側方でもエピタキシャル半導体積層体１の表面に設けられている。さらに、ＰＶＤ層６がＣＶＤ層１０に直接に接するように設けられている。この場合、ＰＶＤ層６は、ＣＶＤ層１０を機械的侵襲および化学的侵襲から保護するのに適している。
図３のＡの実施例のオプトエレクトロニクス半導体基体では、図１のＢのステップとは異なり、ＣＶＤ層１０が電気的絶縁性を有するように構成される。このため、ＣＶＤ層１０は有利にはケイ素窒化物を含むかもしくはケイ素窒化物から成る。
次のステップでは、図３のＢからわかるように、電気的絶縁性のＣＶＤ層１０が、適切なプロセス、例えばスパッタリングにより、エッチバックされる。
エッチバックの際には、第１のＰＶＤ層６の表面のうち、下方のエッジ８によって脆弱箇所を有さない部分が完全に露出される。金属層４とエピタキシャル半導体積層体１との間に高さの差があるために第１のＰＶＤ層６に発生する、金属層４側方の空隙９のみが、ＰＶＤ層６の材料によって密に充填される。
次のステップでは、第２のＰＶＤ層１３がＰＶＤ法によって堆積される（図３Ｃ）。第２のＰＶＤ層１３は第１のＰＶＤ層６の露出表面に直接に接するように堆積される。第２のＰＶＤ層１３は例えば第１のＰＶＤ層６と同様に構成することができる。
図４の実施例の半導体基体における薄膜封止体１１は、金属層４に直接に接するようにＰＶＤ法によって堆積された第１のＰＶＤ層６を有する。第１のＰＶＤ層６は、例えば約１００ｎｍの厚さを有し、チタンタングステン窒化物から形成される。ＣＶＤ層１０はＰＶＤ層６に直接に接するようにＣＶＤ法により堆積される。ＣＶＤ層１０は、例えば約１０ｎｍの厚さを有し、チタン窒化物から形成される。さらに、第２のＰＶＤ層１３がＣＶＤ層１０に直接に接するようにＰＶＤ法により堆積される。第２のＰＶＤ層１３は、この実施例では、第１のＰＶＤ層６と同様に構成される。これに代えて、第２のＰＶＤ層１３を材料組成および／または厚さの点で第１のＰＶＤ層６と異ならせてもよい。薄膜封止体１１は第１のＰＶＤ層６およびＣＶＤ層１０および第２のＰＶＤ層１３によって形成される。第１のＰＶＤ層６およびＣＶＤ層１０および第２のＰＶＤ層１３は導電性材料から形成されるので、薄膜封止体１１は導電性を有する。
図５のＡ−Ｃの実施例の方法で製造されるオプトエレクトロニクス半導体基体は、電磁放射を形成するのに適した活性領域２を備えた半導体積層体１を含む。半導体積層体１は成長基板３上にエピタキシャル成長される。半導体積層体１は、活性領域２を貫通するように、先行のステップで例えばドライエッチングにより形成された段状陥入部を有している。
半導体積層体１上の段状陥入部の側方に、第１の電気コンタクト１４が半導体基体全体を取り巻くように配置される。第１の電気コンタクト１４は例えばｐ型コンタクトである。ｐ型コンタクトには絶縁層１５が被着されており、例えばケイ素酸化物を含むかまたはケイ素酸化物から成る。絶縁層１５には段状陥入部の中央凹部１７を露出させるためのフォトレジスト層１６が被着される。
段状陥入部の中央凹部１７には、図５のＡのステップ中に金属材料１８が堆積され、これにより第２の電気コンタクト１９、例えばｎ型コンタクトが形成される。金属材料１８の堆積は、例えば電子ビーム蒸着法もしくは熱蒸着法によって行われる。図５のＡに矢印で示されているように、ここでの材料堆積は僅かに斜めに行われることがある。これにより、中央凹部１７の一方側に金属材料１８の存在しない領域が生じており、他方側に材料の集中した過剰領域が生じている。このように、中央凹部１７の各側に構造上の非平坦性が生じうる。
中央凹部１７での金属材料１８の堆積により形成される第２の電気コンタクト１９は、例えば、銀、アルミニウム、金、チタン、ニッケルの材料のうち少なくとも１つを含むかまたはこれらの材料のうち少なくとも１つから成る金属要素である。
図示されていない次のステップで、フォトレジスト層１６が除去される。
さらなるステップで、第２の電気コンタクト１９を封止するために、ＰＶＤ層６が半導体基体の上方に図５のＢに示されているように堆積される。ＰＶＤ層６は金属製の第２の電気コンタクトに直接に接するようにその上に設けられる。構造上の非平坦性が生じている箇所では、ＰＶＤ層６内に脆弱箇所が生じている。
次のステップでは、図５のＣに示されているように、ＰＶＤ層６に直接に接するように、脆弱箇所を密閉するためのＣＶＤ層１０がＰＶＤ層６上に堆積される。この実施例ではＰＶＤ層６およびＣＶＤ層１０から成る薄膜封止体１１は導電性を有するので、活性領域２は薄膜封止体１１を通して電気的にコンタクト可能である。
図示されていない次のステップでは、後面側で、ＣＶＤ層１０の上方に、例えばゲルマニウムまたはケイ素から成る支持体が被着される。当該支持体は一般に適切なはんだによってＣＶＤ層１０に接合される。続いて、成長基板３がエピタキシャル半導体積層体１から除去される。このようにして露出された半導体基体の面が、通常、光出射面として用いられる。
本願は独国出願第１０２０１００４４７３８．２号の優先権を主張するものであり、この文献の開示内容は引用により本願に含まれるものとする。
本発明は上述した実施例のみに限定されない。本願の新規な特徴は、その実施例が明細書、特許請求の範囲、図面に明示されていない場合でも、単独でまたは任意に組み合わせて、本願の対象となりうる。
Claims (15)
- オプトエレクトロニクス半導体基体用の薄膜封止体（１１）であって、
ＰＶＤ法によって堆積されたＰＶＤ層（６）と、
ＣＶＤ法によって堆積されたＣＶＤ層（１０）と
を含む
ことを特徴とする薄膜封止体（１１）。 - 前記ＰＶＤ層（６）および前記ＣＶＤ層（１０）は共通の界面を形成している、請求項１記載の薄膜封止体（１１）。
- 前記ＰＶＤ層（６）は導電性を有するように構成されている、請求項２記載の薄膜封止体（１１）。
- 前記ＰＶＤ層（６）の厚さは５０ｎｍ以上４００ｎｍ以下である、請求項１から３までのいずれか１項記載の薄膜封止体（１１）。
- 前記ＰＶＤ層（６）は、チタン、タングステン、チタンタングステン、チタン窒化物、タングステン窒化物、チタンタングステン窒化物、白金、ニッケル、金、タンタルの材料のうち１つを含む、請求項１から４までのいずれか１項記載の薄膜封止体（１１）。
- 前記ＣＶＤ層（１０）の厚さは２ｎｍ以上２０ｎｍ以下である、請求項１から５までのいずれか１項記載の薄膜封止体（１１）。
- 前記ＣＶＤ層（１０）は、ケイ素、ケイ素酸化物、ケイ素窒化物、チタン窒化物の材料のうち１つを含む、請求項１から６までのいずれか１項記載の薄膜封止体（１１）。
- 交互に配置された複数の前記ＣＶＤ層（１０）と複数の前記ＰＶＤ層（６，１３）とが設けられている、請求項１から７までのいずれか１項記載の薄膜封止体（１１）。
- 前記ＣＶＤ層（１０）は直接に前記ＰＶＤ層（６）上に設けられており、前記ＣＶＤ層（１０）は該ＣＶＤ層（１０）が前記ＰＶＤ層（６）内の脆弱箇所のみを充填するようにエッチバックされている、請求項１から８までのいずれか１項記載の薄膜封止体（１１）。
- 前記エッチバックされたＣＶＤ層（１０）上に、ＰＶＤ法によって堆積された別のＰＶＤ層（１３）が設けられている、請求項９記載の薄膜封止体（１１）。
- 前記ＣＶＤ層（１０）は電気的絶縁材料を含む、請求項９または１０記載の薄膜封止体（１１）。
- 請求項１から１０までのいずれか１項記載の薄膜封止体（１１）が半導体基体の金属要素を封止していることを特徴とするオプトエレクトロニクス半導体基体。
- 前記金属要素は電気コンタクトまたは反射層（４）である、請求項１２記載のオプトエレクトロニクス半導体基体。
- 前記金属要素は、銀、アルミニウム、金、チタン、ニッケルの材料のうちいずれかを含む、請求項１２または１３記載のオプトエレクトロニクス半導体基体。
- 薄膜封止体（１１）の製造方法であって、
ＰＶＤ法によりＰＶＤ層（６）を堆積するステップと、
ＣＶＤ法によりＣＶＤ層（１０）を堆積するステップと
を含む
ことを特徴とする薄膜封止体の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102010044738A DE102010044738A1 (de) | 2010-09-08 | 2010-09-08 | Dünnschichtverkapselung, optoelektronischer Halbleiterkörper mit einer Dünnschichtverkapselung und Verfahren zur Herstellung einer Dünnschichtverkapselung |
| DE102010044738.2 | 2010-09-08 | ||
| PCT/EP2011/064098 WO2012031858A1 (de) | 2010-09-08 | 2011-08-16 | Dünnschichtverkapselung, optoelektronischer halbleiterkörper mit einer dünnschichtverkapselung und verfahren zur herstellung einer dünnschichtverkapselung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013544953A true JP2013544953A (ja) | 2013-12-19 |
Family
ID=44510971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013527528A Withdrawn JP2013544953A (ja) | 2010-09-08 | 2011-08-16 | 薄膜封止体、薄膜封止体を備えたオプトエレクトロニクス半導体基体、ならびに、薄膜封止体の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8896019B2 (ja) |
| EP (1) | EP2614536B1 (ja) |
| JP (1) | JP2013544953A (ja) |
| KR (1) | KR20130065707A (ja) |
| CN (1) | CN103109384B (ja) |
| DE (1) | DE102010044738A1 (ja) |
| TW (1) | TW201212300A (ja) |
| WO (1) | WO2012031858A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010044738A1 (de) | 2010-09-08 | 2012-03-08 | Osram Opto Semiconductors Gmbh | Dünnschichtverkapselung, optoelektronischer Halbleiterkörper mit einer Dünnschichtverkapselung und Verfahren zur Herstellung einer Dünnschichtverkapselung |
| DE102011077687B4 (de) | 2011-06-17 | 2021-05-12 | Pictiva Displays International Limited | Organische leuchtdiode, verfahren zur herstellung einer organischen leuchtdiode und modul mit mindestens zwei organischen leuchtdioden |
| DE102013103079A1 (de) * | 2013-03-26 | 2014-10-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| DE102014208216A1 (de) * | 2014-04-30 | 2015-11-05 | Siemens Aktiengesellschaft | CMAS resistente keramische Schicht durch Nanoporosität |
| DE102015102378B4 (de) | 2015-02-19 | 2022-09-15 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Halbleiterkörpers |
| DE102015102374A1 (de) * | 2015-02-19 | 2016-08-25 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterkörpers |
| CN105870288B (zh) * | 2016-04-27 | 2018-08-14 | 天津三安光电有限公司 | 发光二极管及其制作方法 |
| KR20200030162A (ko) * | 2018-09-11 | 2020-03-20 | 에이에스엠 아이피 홀딩 비.브이. | 박막 증착 방법 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60258499A (ja) | 1984-06-04 | 1985-12-20 | Kawasaki Steel Corp | 電気抵抗溶接用表面処理鋼板の製造方法 |
| JP3586594B2 (ja) | 1999-08-25 | 2004-11-10 | シャープ株式会社 | 半導体発光素子およびその製造方法 |
| JP4556282B2 (ja) * | 2000-03-31 | 2010-10-06 | 株式会社デンソー | 有機ｅｌ素子およびその製造方法 |
| JP2002033318A (ja) * | 2000-07-18 | 2002-01-31 | Sony Corp | 半導体装置の製造方法 |
| US7211833B2 (en) * | 2001-07-23 | 2007-05-01 | Cree, Inc. | Light emitting diodes including barrier layers/sublayers |
| JP4148494B2 (ja) | 2001-12-04 | 2008-09-10 | シャープ株式会社 | 窒化物系化合物半導体発光素子およびその製造方法 |
| US20040229051A1 (en) * | 2003-05-15 | 2004-11-18 | General Electric Company | Multilayer coating package on flexible substrates for electro-optical devices |
| KR100604903B1 (ko) * | 2004-09-30 | 2006-07-28 | 삼성전자주식회사 | 단차피복성을 향상시킨 반도체 웨이퍼 및 그 제조방법 |
| US7274040B2 (en) * | 2004-10-06 | 2007-09-25 | Philips Lumileds Lighting Company, Llc | Contact and omnidirectional reflective mirror for flip chipped light emitting devices |
| TWI389334B (zh) * | 2004-11-15 | 2013-03-11 | Verticle Inc | 製造及分離半導體裝置之方法 |
| DE102005029272A1 (de) | 2005-03-31 | 2006-10-12 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines Halbleiterkörpers für einen derartigen Halbleiterchip |
| US20060250084A1 (en) * | 2005-05-04 | 2006-11-09 | Eastman Kodak Company | OLED device with improved light output |
| JP2006324331A (ja) * | 2005-05-17 | 2006-11-30 | Sony Corp | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 |
| US8124454B1 (en) * | 2005-10-11 | 2012-02-28 | SemiLEDs Optoelectronics Co., Ltd. | Die separation |
| US8778780B1 (en) * | 2005-10-13 | 2014-07-15 | SemiLEDs Optoelectronics Co., Ltd. | Method for defining semiconductor devices |
| US7452739B2 (en) * | 2006-03-09 | 2008-11-18 | Semi-Photonics Co., Ltd. | Method of separating semiconductor dies |
| JP4172515B2 (ja) * | 2006-10-18 | 2008-10-29 | ソニー株式会社 | 発光素子の製造方法 |
| WO2008047923A1 (fr) * | 2006-10-20 | 2008-04-24 | Mitsubishi Chemical Corporation | Dispositif de diode émettrice de lumière à semi-conducteur à base de nitrure |
| US7560747B2 (en) * | 2007-05-01 | 2009-07-14 | Eastman Kodak Company | Light-emitting device having improved light output |
| JP4367531B2 (ja) * | 2007-06-06 | 2009-11-18 | ソニー株式会社 | 発光素子における電極構造の形成方法、及び、積層構造体の形成方法 |
| DE102007052181A1 (de) * | 2007-09-20 | 2009-04-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| JP5258666B2 (ja) * | 2009-04-22 | 2013-08-07 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法および成膜用基板 |
| KR101097321B1 (ko) * | 2009-12-14 | 2011-12-23 | 삼성모바일디스플레이주식회사 | 유기 발광 장치 및 이의 제조 방법 |
| DE102010044738A1 (de) | 2010-09-08 | 2012-03-08 | Osram Opto Semiconductors Gmbh | Dünnschichtverkapselung, optoelektronischer Halbleiterkörper mit einer Dünnschichtverkapselung und Verfahren zur Herstellung einer Dünnschichtverkapselung |
-
2010
- 2010-09-08 DE DE102010044738A patent/DE102010044738A1/de not_active Withdrawn
-
2011
- 2011-08-16 JP JP2013527528A patent/JP2013544953A/ja not_active Withdrawn
- 2011-08-16 EP EP11748627.4A patent/EP2614536B1/de active Active
- 2011-08-16 WO PCT/EP2011/064098 patent/WO2012031858A1/de active Application Filing
- 2011-08-16 KR KR1020137008806A patent/KR20130065707A/ko not_active Application Discontinuation
- 2011-08-16 US US13/821,281 patent/US8896019B2/en active Active
- 2011-08-16 CN CN201180043513.5A patent/CN103109384B/zh active Active
- 2011-09-06 TW TW100132004A patent/TW201212300A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| DE102010044738A1 (de) | 2012-03-08 |
| US8896019B2 (en) | 2014-11-25 |
| EP2614536A1 (de) | 2013-07-17 |
| KR20130065707A (ko) | 2013-06-19 |
| EP2614536B1 (de) | 2016-01-27 |
| CN103109384A (zh) | 2013-05-15 |
| CN103109384B (zh) | 2015-09-30 |
| WO2012031858A1 (de) | 2012-03-15 |
| TW201212300A (en) | 2012-03-16 |
| US20130292736A1 (en) | 2013-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013544953A (ja) | 薄膜封止体、薄膜封止体を備えたオプトエレクトロニクス半導体基体、ならびに、薄膜封止体の製造方法 | |
| KR101996665B1 (ko) | 광전자 반도체칩의 제조 방법 및 광전자 반도체칩 | |
| US7998761B2 (en) | Light emitting diode with ITO layer and method for fabricating the same | |
| JP6116690B2 (ja) | 反射性電極を有するオプトエレクトロニクス半導体チップの製造方法 | |
| JP5340398B2 (ja) | 半導体コンポーネント用の担体、半導体コンポーネントおよび担体の製造方法 | |
| JP6211176B2 (ja) | 複数の光電子半導体チップを製造する方法及び光電子半導体チップ | |
| US8552459B2 (en) | Radiation-emitting component and method for its manufacture | |
| TW201029232A (en) | Radiation-emitting semiconductor chip | |
| JP2008504699A (ja) | Ｉｉｉ族／ｖ族化合物半導体材料上に被着される複数の層を備えた反射層列 | |
| JP2012504875A (ja) | オプトエレクトロニクス半導体素子の製造方法及びオプトエレクトロニクス半導体素子 | |
| JP6165881B2 (ja) | Ａｌｄ層によって封止したオプトエレクトロニクス半導体チップおよび対応する製造方法 | |
| JP2017512380A (ja) | 半導体構成素子を製造する方法、及び、半導体構成素子 | |
| TWI557944B (zh) | 光電半導體晶片 | |
| JP2008515210A (ja) | 薄膜半導体チップの製造方法 | |
| JP6548053B2 (ja) | 半導体ボディの製造方法 | |
| US20160027972A1 (en) | Method of encapsulating an optoelectronic device and light-emitting diode chip | |
| TW200840101A (en) | Semiconductor chip and method of manufacturing semiconductor chip | |
| TW201236195A (en) | Optoelectronic semiconductor chip | |
| US11239402B2 (en) | Optoelectronic semiconductor component, and method for producing an optoelectronic semiconductor component | |
| TWI404186B (zh) | 半導體組件用之電連接導體、半導體組件以及電連接導體之製造方法 | |
| US20230047118A1 (en) | Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip | |
| KR102227999B1 (ko) | 금속 반사판 일체형 광소자 및 그 제조 방법 | |
| TW201013990A (en) | Optoelectronic semiconductor chip | |
| TWI282630B (en) | Reflective layer-system with several layers for applying on a III/V-compound semiconductor material | |
| KR20230058669A (ko) | 광전자 반도체 컴포넌트 및 하나 이상의 광전자 반도체 컴포넌트를 제조하기 위한 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20140311 |