JP2013537511A - 半導体材料にドープするための方法 - Google Patents

半導体材料にドープするための方法 Download PDF

Info

Publication number
JP2013537511A
JP2013537511A JP2013519122A JP2013519122A JP2013537511A JP 2013537511 A JP2013537511 A JP 2013537511A JP 2013519122 A JP2013519122 A JP 2013519122A JP 2013519122 A JP2013519122 A JP 2013519122A JP 2013537511 A JP2013537511 A JP 2013537511A
Authority
JP
Japan
Prior art keywords
dopant
sacrificial
receptor
crucible
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013519122A
Other languages
English (en)
Other versions
JP5833115B2 (ja
Inventor
マキシム、フォルスト
エルバン、フルモン
ジャッキー、スタドル
ローラント、アインハウス
ユベール、ラブレー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apollon Solar SAS
Siltronix
Original Assignee
Apollon Solar SAS
Siltronix
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apollon Solar SAS, Siltronix filed Critical Apollon Solar SAS
Publication of JP2013537511A publication Critical patent/JP2013537511A/ja
Application granted granted Critical
Publication of JP5833115B2 publication Critical patent/JP5833115B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/04Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus
    • Y10T117/1024Apparatus for crystallization from liquid or supercritical state
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus
    • Y10T117/1024Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1032Seed pulling

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Silicon Compounds (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

半導体材料から成る原料(4)がるつぼ(1)内に配置される。ドーパント材料(6)を収容する閉じられた犠牲受容体(5)がるつぼ(1)内に配置される。るつぼ(1)の内容物が溶融され、それにより、溶融材料浴液中にドーパントが取り込まれる。減圧下で温度が高められる。

Description

本発明は、半導体材料にドープするための方法に関する。
エレクトロニクスおよび光起電力技術の分野では、半導体材料の結晶マトリックス中に存在するドーピング不純物の量を制御することが重要である。
所要の濃度の電気的に活性な不純物を備える半導体材料を製造することの困難性に直面して、業界は、非常に弱くドープされる材料を得るために不純物を排除することを選択してきた。材料からこれらの不純物が取り除かれると、材料は、成形された後に、ドーパントレベルのより良い制御を確保する他の技術を用いて再びドープされる。
この製造方法は、その後に所要の濃度で再導入されるようになるドーパント不純物の排除を必要とするため、時間がかかり、高価である。
ドーパントが半導体材料中に取り込まれるようになっている場合には、これらのドーパントは、結晶化の前に、溶融された原料中にあるいは溶融ステップ前の原料中に取り込まれる。しかしながら、いずれの場合においても、結晶半導体材料中のドーパントの最終的な量は、るつぼ内に堆積された量に必ずしも対応するとは限らない。ドーパントを取り込むための様々な方法が一般に使用されるが、これらの方法の全ては、汚染の危険を伴い、および/または、取り込まれたドーパントの正確な量を制御するという課題を伴う。同様に、るつぼ内のドーパントの分布が均一ではなく、そのため、半導体材料の電気的特性が関与する限りにおいて不均衡が生じる。
実施が容易で、経済的であるとともに、取り込まれるドーパントの量をうまく統制できる、半導体材料にドープするための方法を提供する要求が存在することが確認される。
本発明に係る方法は、それが、
前記半導体材料から成る原料を収容するるつぼを用意するステップと、
閉じられた犠牲受容体内にドーパント材料を配置するステップであって、犠牲受容体が前記半導体材料により形成されるステップと、
るつぼの内容物を溶融するステップと、
を備えるという事実によって特徴付けられる。
他の利点および特徴は、非限定的な例示目的で与えられて添付図面に表わされる本発明の特定の実施形態の以下の説明から更に明確に分かる
犠牲受容体を備える半導体材料から成る原料を収容するるつぼの概略断面図。
図1に示されるように、るつぼ1は、底部2と側壁3とを備える。るつぼ1は、半導体材料から成る原料4により満たされる。半導体材料は、例えば、シリコン、シリコン−ゲルマニウム合金、SiC、GaAsまたはCdTeなどのIII−V族またはII−VIの二元化合物、あるいは、AlGaAsまたはHgCdTeなどのIII−V族またはII−VI族の三元化合物である。
対象の技術分野に応じて、半導体材料から成る原料4は、明確な電気的に活性の不純物準位を備える。これらの不純物準位は、選択された用途に適合する固体半導体材料をもたらすように規定される。マイクロエレクトロニクスタイプの用途においては、半導体材料から成る原料4が非常に弱くドープされる。光起電力タイプの用途においては、半導体材料から成る原料4がより多くのドーパント不純物を含み得る。原料4中における不純物の分布は、溶融前においては自由である。原料4は、より強くドープされた半導体材料のブロックに隣接して、非常に弱くドープされた半導体材料を含み得る。また、原料4は、るつぼ1の内側のドーパント材料の1つ以上のブロックを含み得る。
結果的に、結晶材料中に所要のドーパント濃度を得るため、原料4は、存在する半導体材料の量、存在するドーパントの量、および、取り込まれるべき不純物の量を測定するために分析される。このステップは、充填物の溶融前にいつでも行なうことができる。
1つ以上のドーパント材料6を収容する閉じられた犠牲受容体5が、るつぼ1の内側の半導体材料から成る原料4中に配置される。特定の実施形態では、複数の閉じられた犠牲受容体5が原料4中に配置される。受容体を任意の態様で分布させることができ、あるいは、溶融の開始時点から非常に良好な均一性を得るように受容体の分布を選択できる。原料中に存在する更なる犠牲受容体は、犠牲受容体と同じドーパントまたはドーパント混合物を収容できる。他の実施形態では、更なる犠牲受容体が、犠牲受容体とは異なるドーパントを収容する。
同じドーパントまたは異なるドーパントを収容する幾つかの受容体5a,5bの使用は、溶融された充填物の均一性を高める。また、これにより、異なる溶融温度を有する受容体5a,5bも使用でき、その結果、ドーパントを原料中に徐々に取り込むことができ、あるいは、2つの異なるドーパントの同時取り込みが回避される。このとき、互いに異なる溶融温度を有する犠牲受容体5を使用するのが有益である。
受容体5は、それが結晶半導体材料を与える液体状態で原料4の一部を形成するように溶融されるため、犠牲的である。犠牲受容体5は、原料4の一部を形成する材料によって形成される。閉じられた受容体5を構成する材料は、溶融されるべき半導体材料であることが好ましい。この半導体材料はドープしてもしなくてもよい。しかしながら、閉じられた受容体5を、他の材料によって、例えば、取り込まれるべきドーピング不純物によって形成することもできる。
好ましい実施形態において、犠牲受容体5は、溶融されるべき原料4の主成分の溶融温度に近いあるいは等しい溶融温度を有する材料から形成される。このようにすると、犠牲受容体5は、原料4から生じる十分な量の溶融材料によって取り囲まれるおよび/または覆われる前に劣化されない。
優先的な態様では、十分な量の溶融材料が存在するときにドーパント材料6の解放が行なわれるように犠牲受容体5の寸法を選択することもできる。受容体の寸法はドーパントの粒度分布によって決まる。優先的な態様では、受容体5の体積は数立方ミリメートル〜数立方センチメートルである。しかしながら、幾つかの受容体5と協働することが好ましくなる場合であっても、更に大きな寸法を使用できる。
1つ以上のドーパントを収容する閉じられた受容体5と共に半導体材料から成る原料4がるつぼ1内に配置されたら、原料4が溶融される。犠牲受容体5も溶融され、それにより、受容体5内に配置されるドーパント6を解放する。このようにすると、ドーパント不純物6がるつぼ1内の溶融浴液中に取り込まれる。るつぼ1の内容物全体が溶融されて結晶半導体材料を形成するために使用される。
少なくとも1つのドーパント不純物6を収容する閉じられた犠牲受容体5の使用は特に有益である。ドーパント不純物6は純粋体または合金の状態となることができる。
犠牲受容体5が原料4の残りの部分の溶融温度と同一のあるいは略同一の溶融温度を有する場合には、ドーパント材料6が溶融した原料4中に直接に取り込まれる。これは、るつぼ1の温度勾配が起こるとき、例えば、原料を構成する半導体材料の溶融温度よりも低い溶融温度を有するドーパントが取り込まれるようになっているときのドーパント材料の蒸発の問題を大幅に減らす。この実施形態は、犠牲受容体5を密閉状態にすることによって改善され得る。
耐密性のある受容体の使用は、るつぼ1が減圧および更には真空状態の筐体7内に配置されるときに更に一層有益である。例示目的のため、この実施形態は、作動圧力が大気圧〜10−5mbarの場合に特に有益である。低圧での作業は、高い飽和蒸気圧を有するドーパント6、例えばガリウムまたはリンを取り込むことが求められるときには困難でありあるいは不可能でさえある。
この場合、減圧で、一般的には先に規定された圧力範囲内で、原料4の温度を高めて、寄生不純物を排除することができ、また、その後、更に高い圧力で溶融を行なって、原料4中に意図的に取り込まれるドーパント不純物6の蒸発を防止することができる。
ドーパント不純物6が溶融浴液中に直接に配置されるため、半導体材料中へのドーパント不純物の取り込みがより良く制御される。これにより、損失が低減されるため、最終材料中に存在するドーパント量の精度が更に高まるとともに、溶融浴液内のドーパントの均一性、したがって、結晶材料の均一性が更に高まる。また、ドーパント不純物6が溶融ステップの前にるつぼ1内に取り込まれるため、溶融方法の過程でドーパント不純物を取り込む必要がもはやなく、そのため、不純物が例えばスティックによって取り込まれるときの汚染のリスクが排除される。また、これにより、原料4の溶融を行なうために使用できる器具が簡素化される。
ドーパント6を収容する犠牲受容体5は、固体材料をるつぼ内に取り込んで、この固体材料を溶融し、該材料を凝固させる多数の技術で使用することができる。
半導体材料の従来のドーパント、例えば、ホウ素、リン、ガリウム、インジウム、および、ゲルマニウムを犠牲受容体5内に組み込むことができる。有利な態様では、原料の残りの部分と比べて低い溶融温度および/または溶融方法と不適合な平衡蒸気圧を有するドーパントが受容体5内に封入される。
犠牲受容体5は、任意の適した技術によって、例えば、原料4を構成する半導体材料のブロックをタップ加工することによって、あるいは、他の機械加工技術によって製造される。
犠牲受容体5は、純粋な材料、合金、または、ドープされた材料によって形成することができる。犠牲受容体5内に収容されるドーパント6は、受容体の材料とは異なる材料である。優先的な態様では、ドーパント6が純粋な材料あるいはほぼ純粋な材料である。
好ましい実施形態において、犠牲受容体5は、底部2、側壁3、および、充填物の上端と接触されずに原料4の内側に配置される。より優先的な態様において、犠牲受容体5は、溶融されるべき原料4の上端から1/3と底部から1/3との間に配置される。これにより、原料4と比べて遅い犠牲受容体5の溶融を得ることができる。また、受容体があまりにも簡単に浮かないように、受容体を底部から1/3に配置させることもできる。
別の実施形態では、1または複数の犠牲受容体が溶融ステップ後に原料中に配置される。このようにすると、充填物の溶融後にドーパントが取り込まれる。異なる実施形態の場合と同様に、受容体は、寄生反応を防止するために、互いに異なるドーパントまたはドーパント混合物を取り込むことができる。受容体は、溶融状態へと変わる前に原料の中心にドーパントをより良く取り込むことができるようにする。
蒸発によって失われるドーパントの量が減少される限りにおいて、非常に低く且つ非常にうまく統制できる付加的なドーパント濃度を伴う結晶半導体材料を得ることができる。

Claims (6)

  1. 半導体材料にドープするための方法であって、
    前記半導体材料から成る原料(4)を収容するるつぼ(1)を用意するステップと、
    前記半導体材料により形成される閉じられた犠牲受容体(5)内に、ドーパント材料(6)を配置するステップと、
    前記るつぼ(1)内に前記受容体(5)を挿入するステップと、
    前記るつぼ(1)の内容物を溶融するステップと、
    を備えることを特徴とする方法。
  2. 閉じられた前記犠牲受容体(5)が密閉されることを特徴とする請求項1に記載の方法。
  3. 前記るつぼ(1)が減圧で動作する筐体(7)内に配置されることを特徴とする請求項1および請求項2のいずれか一項に記載の方法。
  4. 閉じられた前記犠牲受容体(5)が半導体材料から成る前記原料(4)の底部から1/3に配置されることを特徴とする請求項1から請求項3のいずれか一項に記載の方法。
  5. 更なる犠牲受容体(5a,5b)の使用を含むことを特徴とする請求項1から請求項4のいずれか一項に記載の方法。
  6. 前記犠牲受容体(5a)と前記更なる犠牲受容体(5b)とが異なる溶融温度を有することを特徴とする請求項5に記載の方法。
JP2013519122A 2010-07-16 2011-07-01 半導体材料にドープするための方法 Expired - Fee Related JP5833115B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1003009A FR2962849B1 (fr) 2010-07-16 2010-07-16 Procede de dopage d'un materiau semi-conducteur
FR1003009 2010-07-16
PCT/FR2011/000385 WO2012007653A1 (fr) 2010-07-16 2011-07-01 Procédé de dopage d'un matériau semi-conducteur

Publications (2)

Publication Number Publication Date
JP2013537511A true JP2013537511A (ja) 2013-10-03
JP5833115B2 JP5833115B2 (ja) 2015-12-16

Family

ID=43334566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013519122A Expired - Fee Related JP5833115B2 (ja) 2010-07-16 2011-07-01 半導体材料にドープするための方法

Country Status (11)

Country Link
US (1) US8900981B2 (ja)
EP (1) EP2593593B1 (ja)
JP (1) JP5833115B2 (ja)
CN (1) CN103119206B (ja)
BR (1) BR112013001064A2 (ja)
CA (1) CA2804613A1 (ja)
EA (1) EA023641B1 (ja)
ES (1) ES2528618T3 (ja)
FR (1) FR2962849B1 (ja)
WO (1) WO2012007653A1 (ja)
ZA (1) ZA201300367B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106591942B (zh) * 2016-12-30 2019-06-11 江西赛维Ldk太阳能高科技有限公司 多晶硅铸锭用坩埚及其制备方法和多晶硅锭及其制备方法
CN108360060B (zh) * 2017-12-08 2019-07-09 中国电子科技集团公司第十三研究所 一种化合物晶体合成后旋转垂直温度梯度晶体生长装置
CN108360061B (zh) * 2017-12-08 2019-07-09 中国电子科技集团公司第十三研究所 一种水平注入合成后旋转连续vgf晶体生长的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312683A (ja) * 1998-04-28 1999-11-09 Sumitomo Metal Ind Ltd 半導体単結晶シリコンの製造方法
JP2002104898A (ja) * 2000-09-28 2002-04-10 Shin Etsu Handotai Co Ltd シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
JP2004224582A (ja) * 2003-01-20 2004-08-12 Shin Etsu Handotai Co Ltd 単結晶の製造方法
JP2009035455A (ja) * 2007-08-02 2009-02-19 Sumco Techxiv株式会社 半導体単結晶の製造装置
JP2009249262A (ja) * 2008-04-10 2009-10-29 Sumco Corp シリコン単結晶の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789596A (en) * 1987-11-27 1988-12-06 Ethyl Corporation Dopant coated bead-like silicon particles
JPH0446097A (ja) * 1990-06-11 1992-02-17 Mitsubishi Materials Corp 化合物半導体単結晶成長におけるドーピング方法
US5406905A (en) * 1993-05-28 1995-04-18 Simco/Ramic Corporation Cast dopant for crystal growing
US6179914B1 (en) * 1999-02-02 2001-01-30 Seh America, Inc. Dopant delivery system and method
DE10007179B4 (de) * 2000-02-17 2004-08-19 Siltronic Ag Verfahren und Vorrichtung zum Dotieren einer Schmelze mit einem Dotierstoff
DE102005032790A1 (de) * 2005-06-06 2006-12-07 Deutsche Solar Ag Behälter mit Beschichtung und Herstellungsverfahren
KR20100049078A (ko) * 2007-07-20 2010-05-11 비피 코포레이션 노쓰 아메리카 인코포레이티드 시드 결정으로부터 캐스트 실리콘을 제조하는 방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312683A (ja) * 1998-04-28 1999-11-09 Sumitomo Metal Ind Ltd 半導体単結晶シリコンの製造方法
JP2002104898A (ja) * 2000-09-28 2002-04-10 Shin Etsu Handotai Co Ltd シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
JP2004224582A (ja) * 2003-01-20 2004-08-12 Shin Etsu Handotai Co Ltd 単結晶の製造方法
JP2009035455A (ja) * 2007-08-02 2009-02-19 Sumco Techxiv株式会社 半導体単結晶の製造装置
JP2009249262A (ja) * 2008-04-10 2009-10-29 Sumco Corp シリコン単結晶の製造方法

Also Published As

Publication number Publication date
WO2012007653A8 (fr) 2012-08-02
JP5833115B2 (ja) 2015-12-16
EA201390127A1 (ru) 2013-05-30
FR2962849A1 (fr) 2012-01-20
EP2593593B1 (fr) 2014-11-19
EP2593593A1 (fr) 2013-05-22
WO2012007653A1 (fr) 2012-01-19
CN103119206B (zh) 2015-11-25
ES2528618T3 (es) 2015-02-11
CA2804613A1 (en) 2012-01-19
EA023641B1 (ru) 2016-06-30
US20130115762A1 (en) 2013-05-09
ZA201300367B (en) 2013-09-25
US8900981B2 (en) 2014-12-02
BR112013001064A2 (pt) 2016-05-24
CN103119206A (zh) 2013-05-22
FR2962849B1 (fr) 2014-03-28

Similar Documents

Publication Publication Date Title
TWI526584B (zh) 摻雜鎵、銦或鋁之矽單晶
JP5566699B2 (ja) 結晶化中にドープ半導体チャージを添加する半導体の凝固方法
TWI745520B (zh) 形成具有經改善之電阻率控制之單晶矽錠之方法
JP2014144909A (ja) インゴットおよびシリコンウェハ
USRE39778E1 (en) Method of preparing group III-V compound semiconductor crystal
US20120048183A1 (en) Method and apparatus for growth of multi-component single crystals
WO2006106644A1 (ja) SiドープGaAs単結晶インゴットおよびその製造方法、並びに、当該SiドープGaAs単結晶インゴットから製造されたSiドープGaAs単結晶ウェハ
KR101073517B1 (ko) 실리콘 단결정 제조방법 및 실리콘 단결정
KR20130055534A (ko) 실리콘 블록 및 이의 제조방법
JP5833115B2 (ja) 半導体材料にドープするための方法
JP6749309B2 (ja) 化合物半導体ウエハ、および光電変換素子
WO2013023194A1 (en) Low etch pit density (epd) semi-insulating iii-v wafer
US20210108335A1 (en) Compound semiconductor and method for producing single crystal of compound semiconductor
Kearns Silicon single crystals
US6613162B1 (en) Multicomponent homogeneous alloys and method for making same
CN104010968A (zh) 多晶硅锭、其制造方法及其用途
TWI544655B (zh) Production method of compound semiconductor single crystal for photoelectric conversion element, photoelectric conversion element, and compound semiconductor single crystal for photoelectric conversion element
JP2006273669A (ja) 半導体インゴットの製造方法
JP2010030868A (ja) 半導体単結晶の製造方法
US10815586B2 (en) Gallium-arsenide-based compound semiconductor crystal and wafer group
JPS5935589Y2 (ja) 液相式結晶成長装置
CN106794993B (zh) 多晶硅锭制造方法、多晶硅锭的用途的制造方法和多晶硅锭
KR101390802B1 (ko) 실리콘 단결정의 제조방법 및 실리콘 단결정 용융액
JP2730235B2 (ja) 液相エピタキシヤル成長用るつぼ
JP2011042539A (ja) 亜鉛添加リン化ガリウム単結晶成長用融液の生成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151028

R150 Certificate of patent or registration of utility model

Ref document number: 5833115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees