JP2013529435A - エリア効率の良い同時整合トランシーバ - Google Patents

Abstract

送信および受信整合のための集積回路が説明されている。集積回路は送信増幅器を含む。送信増幅器は第１のトランジスタ、第２のトランジスタおよび第１のインダクタを含む。第１のインダクタは、第１のトランジスタを第２のトランジスタに結合する。集積回路はまた、低雑音増幅器を含む。低雑音増幅器は、第３のトランジスタ、第４のトランジスタ、第１のインダクタ、第２のインダクタ、第３のインダクタおよび変圧器を含む。第２のインダクタは、第１のインダクタを第３のトランジスタに結合する。第３のインダクタは第３のトランジスタをグラウンドに結合する。

Description

[関連出願］
本願は、「Concurrent Matching Transceiver Frontend with Impedance Transformation for High Power PA」に関する２０１０年５月１３日に出願された米国仮出願番号第６１／３３４，４９４号に関し、その優先権を主張する。

[技術分野］
本開示は、一般的に無線通信システムに関する。より具体的には、本開示は、エリア効率の良い同時整合トランシーバ（area efficient concurrent matching transceiver）のためのシステムおよび方法に関する。

[背景]
無線通信デバイスは、消費者のニーズを満たすために、そして、携帯性および利便性を改善するために、より小型化し、高性能となった。消費者は、セルラ電話、携帯情報端末（ＰＤＡ）、ラップトップコンピュータおよび同様なもののような無線通信デバイスに依存するようになった。消費者は、信頼性のあるサービス、拡張されたカバレッジのエリア、そして増加した機能性を期待するようになった。

無線通信システムは、例えば音声、ビデオ、データ等のような様々なタイプの通信コンテンツを提供するように広く展開されている。これらのシステムは、１つまたは複数の基地局との複数の端末の同時通信をサポートすることができる多元接続システムでありうる。

無線通信デバイスまたは基地局は１つ以上の集積回路を含めうる。これらの集積回路は無線通信に必要なアナログおよびデジタル回路を含めうる。このような回路はインダクタ(inductor)と変圧器を含めうる。無線デバイスにおいて空間と電力を節約するために、整合回路は、ディスクリートコンポーネントから集積回路コンポーネントへ切り替えられうる。整合回路を集積回路上へと移動することによって利点が実現されうる。

送信および受信整合のための集積回路が説明されている。集積回路は送信増幅器(transmit amplifier)を含む。送信増幅器は、第１のトランジスタ、第２のトランジスタおよび第１のインダクタを含む。第１のインダクタは、第１のトランジスタを第２のトランジスタに結合する。集積回路はまた、低雑音増幅器を含む。低雑音増幅器は、第３のトランジスタ、第４のトランジスタ、第１のインダクタ、第１のインダクタを第３のトランジスタに結合する第２のインダクタを含む。低雑音増幅器はまた、第３のトランジスタをグラウンドに結合する第３のインダクタを含む。低雑音増幅器はさらに変圧器を含む。

送信増幅器は駆動増幅器(driver amplifier)でありうる。第１のトランジスタはｎタイプトランジスタでありうる。第２のトランジスタはｐタイプトランジスタでありうる。駆動増幅器入力は第１のトランジスタのゲートに結合されうる。第１のトランジスタはｐタイプトランジスタであり、第２のトランジスタはｎタイプトランジスタでありうる。駆動増幅器入力はその後で第１のトランジスタのゲートに結合されうる。

第１のトランジスタのドレインは第１のノードに結合されうる。第１のインダクタは第１のノードと第２のノードとの間で結合されうる。第２のトランジスタのソースは第２のノードに結合されうる。第３のトランジスタはｎタイプトランジスタでありうる。第４のトランジスタはｎタイプトランジスタでありうる。第３のインダクタは第３のトランジスタのソースに結合されうる。第３のトランジスタのドレインは第４のトランジスタのソースに結合されうる。第４のトランジスタのドレインは変圧器に結合されうる。

第１のトランジスタと第２のトランジスタは受信モード中にＯＦＦにされうる。第３のトランジスタと第４のトランジスタは送信モード中にＯＦＦにされうる。磁気結合(magnetic coupling)が、第１のインダクタ、第２のインダクタ、および第３のインダクタの間で生じうる。第１のインダクタ、第２のインダクタ、および第３のインダクタは、結合整合回路(combined maching circuitry)の一部でありうる。集積回路はまた、第２の調和トラップ(2^nd harmonic trap)を含めうる。

送信増幅器は電力増幅器でありうる。送信増幅器は、第１のトランジスタに結合された第４のインダクタを含めうる。第１のトランジスタと第２のトランジスタの間の結合は、第１のインダクタと第４のインダクタとの間の磁気結合でありうる。第１のインダクタは第１のノードに結合され、第１のノードはダイプレクサ(diplexer)に結合されうる。

集積回路はまた、第１のノードとダイプレクサとの間で結合された第１の直流ブロッキングキャパシタ(direct current blocking capacitor)を含めうる。集積回路は、第３のインダクタと第３のトランジスタのゲートとの間で結合された第２の直流ブロッキングキャパシタをさらに含めうる。集積回路はまた、第５のインダクタと第５のトランジスタを含めうる。第１のインダクタと第５のインダクタは、第５のトランジスタと第２のトランジスタとの間で磁気結合を形成しうる。

第１のトランジスタのゲートは、第１の差動電力増幅器入力に結合されうる。第５のトランジスタのゲートは、第２の差動電力増幅器入力に結合されうる。集積回路はまた、キャパシタと第６のトランジスタを含めうる。キャパシタは、第１のインダクタと第６のトランジスタとの間で結合されうる。

第１のインダクタは第１のノードに結合されうる。第１のノードはダイプレクサに結合されうる。送信増幅器は第６のトランジスタと第７のトランジスタを含めうる。第６のトランジスタは、第１のカスコードデバイス(cascode device)を形成するために、第１のトランジスタと第４のインダクタとの間で結合されうる。第７のトランジスタは、第２のカスコードデバイスを形成するために、第５のトランジスタと第５のインダクタとの間で結合されうる。集積回路はまた、第１のノードに結合された駆動増幅器回路を含めうる。駆動増幅器回路は、駆動増幅器と、駆動増幅器と第１のノードの間の結合をＯＮとＯＦＦに切り替えるための回路と、を含めうる。

駆動増幅器と第１のノードの間の結合を切り替えるための回路は、低電力送信モード中はＯＮであり、そうでない場合にはＯＦＦである。高電力送信モード中に、駆動増幅器回路、第３のトランジスタおよび第４のトランジスタはＯＦＦにされうる。第１のトランジスタ、第２のトランジスタおよび第６のトランジスタは、高電力送信モード中にＯＮにされうる。

集積回路上の送信モードおよび受信モード間で切り替えるための方法が説明されている。方法は、送信モードで動作することへ切り替えることを含む。送信増幅器デバイスがＯＮにされる。送信増幅器デバイスは第１のトランジスタと第２のトランジスタを含める。第１のインダクタは、第１のトランジスタを第２のトランジスタに結合する。低雑音増幅器デバイスがＯＦＦにされる。低雑音増幅器デバイスは第３のトランジスタを含める。第２のインダクタは、第１のインダクタを第３のトランジスタに結合する。第３のインダクタは第３のトランジスタをグラウンドに結合する。低雑音増幅器デバイスはまた、第４のトランジスタを含む。変圧器は、ミキサに第４のトランジスタを結合する。

送信信号はダイプレクサへ送信される。方法はさらに、受信モードで動作することへ切り替えることを含む。低雑音増幅器デバイスがＯＮにされる。送信増幅器デバイスがＯＦＦにされる。信号はダイプレクサから受信される。駆動増幅器回路がＯＮにされうる。

送信モードおよび受信モード間で切り替えるための装置が説明されている。装置は、送信モードで動作することへ切り替えるための手段を含む。装置はまた、送信増幅器デバイスをＯＮにするための手段を含む。送信増幅器デバイスは第１のトランジスタと第２のトランジスタを含める。第１のインダクタは、第１のトランジスタを第２のトランジスタに結合する。装置はさらに、低雑音増幅器デバイスをＯＦＦにするための手段を含む。低雑音増幅器デバイスは第３のトランジスタを含める。第２のインダクタは、第１のインダクタを第３のトランジスタに結合する。第３のインダクタは第３のトランジスタをグラウンドに結合する。低雑音増幅器デバイスはまた、第４のトランジスタを含む。変圧器は、ミキサに第４のトランジスタを結合する。

装置はまた、ダイプレクサへ送信信号を送信するための手段を含む。装置はさらに、受信モードで動作することへ切り替えるための手段を含む。装置はまた、低雑音増幅器デバイスをＯＮにするための手段を含む。装置はさらに、送信増幅器デバイスをＯＦＦにするための手段を含む。装置はまた、ダイプレクサから信号を受信するための手段を含む。

送信モードおよび受信モード間で切り替えるために構成された無線デバイスのためのコンピュータプログラムプロダクトもまた説明されている。コンピュータプログラムプロダクトは、命令を有する非一時的コンピュータ可読媒体を含む。命令は、送信モードで動作することへ無線デバイスに切り替えさせるためのコードを含む。命令はまた、送信増幅器デバイスを無線デバイスにＯＮにさせるためのコードを含む。送信増幅器デバイスは第１のトランジスタと第２のトランジスタを含める。第１のインダクタは、第１のトランジスタを第２のトランジスタに結合する。

命令はまた、低雑音増幅器デバイスを無線デバイスにＯＦＦにさせるためのコードを含む。低雑音増幅器デバイスは第３のトランジスタを含める。第２のインダクタは、第１のインダクタを第３のトランジスタに結合する。第３のインダクタは第３のトランジスタをグラウンドに結合する。低雑音増幅器デバイスはまた、第４のトランジスタを含む。変圧器は、ミキサに第４のトランジスタを結合する。

命令はさらに、ダイプレクサへ送信信号を無線デバイスに送信させるためのコードを含む。命令はまた、受信モードで動作することへ無線デバイスに切り替えさせるためのコードを含む。命令はさらに、低雑音増幅器デバイスを無線デバイスにＯＮにさせるためのコードを含む。命令はまた、送信増幅器デバイスを無線デバイスにＯＦＦにさせるためのコードを含む。命令はさらに、ダイプレクサから信号を無線デバイスに受信させるためのコードを含む。

図１は、本システムおよび方法で使用するための無線デバイスを図示する。 図２Ａは、スイッチング回路を伴う無線デバイスを図示するシンボリック図である。 図２Ｂは、スイッチング回路を伴う無線デバイスを図示する回路図である。 図３は、集積回路の結合整合回路を使用して送信モードおよび受信モード間で切り替えるための方法のフロー図である。 図４は、受信モードで動作するスイッチング回路を伴う無線デバイスを図示する回路図である。 図５は、送信モードで動作するスイッチング回路を伴う無線デバイスを図示する回路図である。 図６は、すべてのインダクタが磁気的に結合されるスイッチング回路を伴う無線デバイスを図示する回路図である。 図７は、第１のインダクタＬ１、第２のインダクタＬ２、第３のインダクタＬ３およびインダクタＬ２ｎｄ−ｐの１つのレイアウト例を図示する。 図８Ａは、高出力送信電力のためのスイッチング回路を伴う無線デバイスを図示するシンボリック図である。 図８Ｂが、高出力送信電力のためのスイッチング回路を伴う無線デバイスを図示する回路図である。 図９は、受信モードで動作している高出力送信電力のためのスイッチング回路を伴う無線デバイスを図示する回路図である。 図１０は、送信モードで動作している高出力送信電力のためのスイッチング回路を伴う無線デバイスを図示する回路図である。 図１１Ａは、スイッチング回路を伴う無線デバイスを図示するシンボリック図である。 図１１Ｂは、差動電力増幅器（ＰＡ）を備える高出力電力のためのスイッチング回路を伴う無線デバイスを図示する回路図である。 図１２は、第１のインダクタＬ１、第２のインダクタＬ２、第３のインダクタＬ３および第４のインダクタＬ４ｎおよびＬ４ｐの別の起こりうるレイアウトを図示するレイアウト例である。 図１３は、低送信電力のための駆動増幅器（ＤＡ）と、高送信電力のためのカスコード差動電力増幅器（ＰＡ）と、を含んでいるスイッチング回路を伴う無線デバイスを図示する回路図である。 図１４は、集積回路の結合整合回路を使用して送信モードおよび受信モード間で切り替えるための別の方法のフロー図である。 図１５は、受信モードで動作している高電力信号および低電力信号の両方のためのスイッチング回路を伴う無線デバイスを図示する回路図である。 図１６は、高電力送信モードで動作している高電力信号および低電力信号の両方のためのスイッチング回路を伴う無線デバイスを図示する回路図である。 図１７は、低電力送信モードで動作している高電力信号および低電力信号の両方のためのスイッチング回路を伴う無線デバイスを図示する回路図である。 図１８は、無線デバイス内に含まれうるあるコンポーネントを図示する。

図１は、本システムおよび方法で使用するための無線デバイス１０２を図示する。無線デバイス１０２は、基地局、無線通信デバイス、コントローラ、または同様なものでありうる。基地局は、１つまたは複数の無線通信デバイスと通信する局である。基地局はまた、アクセスポイント、ブロードキャスト送信機、ＮｏｄｅＢ、発展型ＮｏｄｅＢ等と呼ばれ、それらの機能のうちのいくつかまたはすべてを含めうる。用語「基地局」はここにおいて使用されるであろう。各基地局は、特定の地理領域のための通信カバレッジを提供する。基地局は、１つまたは複数の無線通信デバイスに対して、通信カバレッジを提供しうる。用語「セル」は、用語が使用される文脈によって、基地局および／またはそのサービスエリアを指すことができる。

無線通信デバイスはまた、端末、アクセス端末、ユーザ機器（ＵＥ）、加入者ユニット、局等とも呼ばれ、それらの機能性のいくつかまたはすべてを含めうる。無線通信デバイスは、セルラ電話、携帯情報端末（ＰＤＡ）、無線デバイス、無線モデム、ハンドヘルドデバイス、ラップトップコンピュータ等でありうる。無線通信デバイスは、いずれの所与の時においても、ダウンリンクおよび／またはアップリンクで０、１、または複数の基地局と通信しうる。ダウンリンク（または順方向リンク）は、基地局から無線通信デバイスまでの通信リンクを指し、アップリンク（または逆方向リンク）は、無線通信デバイスから基地局までの通信リンクを指す。

基地局と無線通信デバイスは無線通信システムにおいて互いに通信しうる。無線通信システムは、利用可能なシステムリソース（例えば、帯域幅および送信電力）を共有することにより、複数のユーザとの通信をサポートすることができる多元接続システムでありうる。このような多元接続システムの例は、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、空間分割多元接続（ＳＤＭＡ）システム、無線ローカルエリアネットワーク（ＷＬＡＮ）システムおよびＢｌｕｅｔｏｏｔｈ（登録商標）システムを含む。

無線デバイス１０２は、時分割デュプレクス（ＴＤＤ）を活用しうる。ＴＤＤでは、信号は、同じアンテナ１１２を使用して同じチャネル上で送信および受信されうる。無線デバイス１０２上の送信機および受信機は、アンテナ１１２を使用して交替で実行するので、リソースが時間で切り替えることを可能にする。ＴＤＤを実装するために、ダイプレクサ１１０が使用されうる。ダイプレクサ１１０は周波数領域多重化を実装する受動デバイスである。一構成では、ダイプレクサ１１０は取り除かれ、スイッチング回路１０８がアンテナ１１２に直接結合されうる。

無線デバイス１０２は集積回路１０４を含めうる。集積回路１０４はトランシーバ１０６（送信機と受信機の組み合わせ）を含めうる。一構成では、ダイプレクサ１１０はトランシーバ１０６の一部でありうる。ダイプレクサ１１０は、集積回路１０４から離れて位置されるディスクリートコンポーネントである。一般的に、トランシーバ１０６は、無線デバイス１０２上でカスケードされたディスクリートコンポーネントである送信／受信（Ｔ／Ｒ）スイッチを含めうる、その結果、システムに対し多くのエリアを占める。構成要素のカスケードは、システム雑音の形状(system noise figure)を傷つけることがある。例えば、ディスクリートコンポーネントである送信／受信（Ｔ／Ｒ）スイッチは、１デシベル（ｄＢ）の損失を有しうる。さらに、送信／受信（Ｔ／Ｒ）スイッチは送信機と受信機のための整合回路を必要とする。すべてのコンポーネントの集積化は、フロントエンドアナログとベースバンドデジタルとを含むトゥルー・シングル・チップ・ソリューション(true single chip solution)を目指す究極の目標である。

送信／受信（Ｔ／Ｒ）スイッチと整合回路の集積化は困難であり、特に相補形金属酸化膜(complementary metal oxide)（ＣＭＯＳ）技術において困難である。これは、高周波数での無線周波数（ＲＦ）フロントエンド設計に必須である、オンチップインダクタのようなコンポーネントの限定された品質（Ｑ）に所以する。オフチップインダクタは、Ｑ＞４０の品質（Ｑ）を有し、一般的なオンチップインダクタは、Ｑ＜１０の品質（Ｑ）を有する。送信／受信（Ｔ／Ｒ）スイッチの必要性を削除し、整合回路を集積回路１０４上に組み合わせることによって、より少ないエリアの使用、より低い電力消費、およびより良質な性能が得られる。

トランシーバ１０６は結合整合回路１１４を含めうる。結合整合回路１１４は、トランシーバ１０６上で、受信（Ｒｘ）チェイン１１６と送信（Ｔｘ）チェイン１３０のためのインピーダンス整合を提供しうる。受信（Ｒｘ）チェイン１１６は低雑音増幅器（ＬＮＡ）１２０、ミキサ１２４、ベースバンドフィルタ１２６およびアナログ・ツー・デジタル変換器（ＡＤＣ）１２８を含めうる。受信（ＲＸ）チェイン１１６は結合整合回路１１４によってダイプレクサ１１０から受信信号１１８を受信しうる。低雑音増幅器（ＬＮＡ）は、ミキサ１２４に供給される低雑音増幅器（ＬＮＡ）出力１２２を有しうる。送信（Ｔｘ）チェイン１３０は、送信増幅器１３４（例えば、駆動増幅器（ＤＡ）あるいは電力増幅器（ＰＡ））、ミキサ１３８、ベースバンドフィルタ１４０およびデジタル・ツー・アナログ（ＤＡＣ）コンバータ１４２を含めうる。送信増幅器１３４は、ミキサ１３８から送信増幅器入力１３６を受信しうる。送信（Ｔｘ）チェイン１３０は、結合整合回路１１４によってダイプレクサへ送信信号１３２を提供しうる。結合整合回路１１４、低雑音増幅器（ＬＮＡ）１２０および送信増幅器１３４は、スイッチング回路１０８と呼ばれる。

図２Ａは、スイッチング回路２３７を伴う無線デバイス２３１を図示するシンボリック図である。図２Ａの無線デバイス２３７は、図１の無線通信デバイス１０２の一構成でありうる。図２Ａのスイッチング回路２３７は、図１のスイッチング回路１０８の一構成でありうる。スイッチング回路２３７は、無線デバイス１０２の集積回路１０４上に配置されうる。スイッチング回路２３７は、ダイプレクサ２３５によってアンテナ２３３に結合されうる。

一構成では、スイッチング回路２３７は、相補形金属酸化膜半導体（ＣＭＯＳ）技術を使用して実装されうる。スイッチング回路２３７も、バイポーラ・トランジスタ、ガリウムひ素(gallium arsenide)（ＧａＡｓ）半導体素子等のような他のプロセスを使用して実装されうる。

スイッチング回路２３７は、ダイプレクサ２３５に結合された第１のノード２４３を含めうる。駆動増幅器（ＤＡ）２４１は第１のノード２４３に結合されうる。第１のインダクタＬ１ ２４５ａも第１のノード２４３に結合されうる。第１のインダクタＬ１ ２４５ａは第２のノード２４９に結合されうる。駆動増幅器スイッチ２３９は、第２のノード２４９とＡＣ／ＤＣグラウンドの間で結合されうる。第２のインダクタＬ２ ２４５ｂはまた、第２のノード２４９に結合されうる。第２のインダクタＬ２ ２４５ｂも低雑音増幅器（ＬＮＡ）２４７に結合されうる。スイッチング回路２３７は、その後で駆動増幅器（ＤＡ）２４１を使用して送信することと、低雑音増幅器（ＬＮＡ）２４７を使用して受信することとの間で切り替える。

図２Ｂは、スイッチング回路２０８を伴う無線デバイス２０２を図示する回路図である。図２Ｂの無線デバイス２０２は、図１の無線デバイス１０２の一構成でありうる。図２Ｂのスイッチング回路２０８は図１のスイッチング回路１０８の一構成でありうる。スイッチング回路２０８は、無線デバイス２０２の集積回路１０４上に配置されうる。スイッチング回路２０８は、整合回路を伴う駆動増幅器（すなわち送信増幅器１３４）、そして、整合回路を伴う低雑音増幅器（ＬＮＡ）１２０を含めうる。バイアスは図２Ｂでは図示されない。

無線デバイス２０２は、アンテナ２１２に結合されたダイプレクサ２１０を含めうる。ダイプレクサ２１０はまた、スイッチング回路２０８に結合されうる。スイッチング回路２０８は第１のＤＣ_{ｂｌｏｃｋ}キャパシタ２４４ａを含めうる。第１のＤＣ_{ｂｌｏｃｋ}キャパシタ２４４ａは、第１のノード２５６に結合されうる。第１のインダクタＬ１ ２４６ａは第１のノード２５６に結合されうる。トランジスタＭＮ_ＤＡ２５０は第１のノード２５６とグラウンドの間で結合されうる。トランジスタＭＮ_ＤＡ２５０は、ｎタイプトランジスタ（例えば、Ｎ型金属酸化膜半導体（ＮＭＯＳ）トランジスタ）またはｐタイプトランジスタ（例えば、Ｐ型金属酸化膜半導体（ＰＭＯＳ）トランジスタ）のいずれでもよいが、ここでは、第１のノード２５６に結合されたトランジスタＭＮ_ＤＡ２５０のドレインと、グラウンドに結合されたトランジスタＭＮ_ＤＡ２５０のソースと、を伴うＮＭＯＳトランジスタとして図示されている。トランジスタＭＮ_ＤＡ２５０のゲートは、駆動増幅器（ＤＡ）入力２３６（すなわち送信増幅器入力１３６）に結合されうる。トランジスタＭＮ_ＤＡ２５０は、電流ミラー（図示されず）を使用してＯＮにされ、ゲートにおいて、０ボルト（Ｖ）を置くことによってＯＦＦにされる。

第１のインダクタＬ１ ２４６ａはまた、第２のノード２５８に結合されうる。第２のインダクタＬ２ ２４６ｂはまた、第２のノード２５８に結合されうる。トランジスタＭＰ_ＤＡ２４８は第２のノードとソース電圧との間で結合されうる。一構成では、トランジスタＭＰ_ＤＡ２４８は、第２のノード２５８に結合されたソースと、ソース電圧に結合されたドレインと、を伴うＰＭＯＳトランジスタでありうる。トランジスタＭＰ_ＤＡ２４８のゲートは制御信号２６２に結合されうる。トランジスタＭＮ_ＰＡ２４８は、ゲート（トライオード領域）で０ボルト（Ｖ）を置くことによりＯＮにされ、ゲートで供給電圧を置くことによりＯＦＦにされる。

図２Ｂでは、トランジスタＭＰ_ＤＡ２４８はＰＭＯＳトランジスタとして図示され、トランジスタＭＮＤＡ２５０はＮＭＯＳトランジスタとして図示される。しかしながら、別の構成では、トランジスタＭＰ_ＤＡ２４８はＮＭＯＳトランジスタであり、トランジスタＭＮ_ＤＡ２５０はＰＭＯＳトランジスタでありうる。この構成は第２のＤＣ_{ｂｌｏｃｋ}キャパシタ２４４ｂをセーブすることができる。一構成では、トランジスタＭＰ_ＤＡ２４８とトランジスタＭＮ_ＤＡ２５０との間の整合は必要であることがある（すなわち、一方がＮＭＯＳトランジスタである場合には、他方はＰＭＯＳトランジスタでなければならない）。図２ＢのトランジスタＭＰ_ＤＡ２４８は、図２Ａの駆動増幅器スイッチ２３９の一構成でありうる。図２ＢのトランジスタＭＮ_ＰＡ２５０は、図２Ａの駆動増幅器（ＤＡ）２４１の一構成でありうる。

第２のインダクタＬ２ ２４６ｂは第２のＤＣ_{ｂｌｏｃｋ}キャパシタ２４４ｂに結合されうる。第２のＤＣ_{ｂｌｏｃｋ}キャパシタ２４４は第３のノード２７０に結合されうる。第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１２５４のゲートも、第３のノード２７０に結合されうる。第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１２５４はＮＭＯＳトランジスタでありうる。

第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１２５４のソースは、第４のノード２６８に結合されうる。第３のインダクタＬ３ ２４６ｃは、第４のノード２６８と低雑音増幅器（ＬＮＡ）グラウンド２７６の間で結合されうる。第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１２５４のドレインは、第５のノード２６６に結合されうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２２５２のソースは、第５のノード２６６に結合されうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２２５２はＮＭＯＳトランジスタでありうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２２５２は、ゲートに適用された制御信号２６４によってＯＮとＯＦＦにされうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２２５２のドレインは、２つのインダクタ間の磁気結合２５６で変圧器２７９に結合されうる。変圧器２７９は、次いで低雑音増幅器（ＬＮＡ）出力２２２に結合されうる。図１に関連して上述されるように、低雑音増幅器（ＬＮＡ）出力２２２はミキサ１２４に結合されうる。出力における第１のＤＣ_{ｂｌｏｃｋ}キャパシタ２４４ａと低雑音増幅器（ＬＮＡ）入力における第２のＤＣ_{ｂｌｏｃｋ}キャパシタ２４４ｂは、駆動増幅器（ＤＡ）は動作の異なるモードごとに異なる供給値（すなわち、クラス１．５／２／３）を使用することができるということを示す。クラスは異なる出力電力を指す。異なる出力電力を達成する最も容易な方法は異なる供給電圧を有することである。言いかえれば、より低い供給電圧はより低い出力電力をもたらす。トランジスタＭＮ_ＤＡ２５０およびトランジスタＭＰ_ＤＡ２４８は各々、故障(breakdown)を防ぐため２．５ボルト（Ｖ）デバイスである。例えば、２．５Ｖ供給がより高い出力電力に必要とされる場合、２．５Ｖデバイスは、高電力動作中にデバイスを壊さない唯一の選択である。これは、デバイスの本来の特徴である。１．３Ｖデバイスが２．５Ｖ供給下で使用される場合、１．３Ｖデバイスが２．５Ｖデバイスより高い性能を有するという事実にも関わらず、デバイスが壊れる可能性が十分ある。

図３は、集積回路１０４の結合整合回路１１４を使用して送信モードおよび受信モード間で切り替えるための方法３００のフロー図である。方法３００は、無線デバイス２１８によって実行されうる。無線デバイス１０２は、スイッチング回路１０８を含むトランシーバ１０６を含めうる。無線デバイス１０２は、トランシーバ１０６が受信モードまたは送信モードで動作しているかを決定する３０４。

トランシーバ１０６が受信モードで動作している場合、無線デバイス１０２はスイッチング回路１０８の送信増幅器１３４のデバイスをＯＦＦにする３０６。送信増幅器１３４のデバイスは、駆動増幅器（ＤＡ）と関連づけられたこれらのデバイスを含めうる。例えば、送信増幅器１３４のデバイスは、図２ＢのトランジスタＭＮ_ＤＡ２５０を含めうる。図２Ｂに図示されない送信増幅器１３４と関連づけられた他のデバイス（例えば、図８、１１および１３に関連して後述されているもの）もまた、オフにされうる。無線デバイス１０２は、次いで、ＭＰ_ＤＡスイッチをＯＦＦにする３０７。一構成では、ＭＰ_ＤＡスイッチはトランジスタＭＰ_ＤＡ２４８でありうる。

無線デバイス１０２は、スイッチング回路１０８の低雑音増幅器（ＬＮＡ）デバイスをＯＮにする３０８。低雑音増幅器（ＬＮＡ）デバイスは、低雑音増幅器（ＬＮＡ）１２０に関連したこれらのデバイスを含めうる。例えば、低雑音増幅器（ＬＮＡ）１２０のデバイスは、図２Ｂの第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１２５４、第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２２５２および変圧器２７９を含めうる。無線デバイス１０２は、次いで、ダイプレクサ１１０から信号を受信しうる。受信された信号は、受信（Ｒｘ）チェイン１１６の一部として、トランシーバ１０６上のミキサ１２４へ受け渡される前に、結合整合回路１１４によるインピーダンス整合の後に低雑音増幅器（ＬＮＡ）１２０によって受信され増幅されうる。無線デバイス１０２は、次いで、送信モード中のトランシーバ１０６を動作することへ切り替える３１２。

トランシーバ１０６が送信モードで動作している場合、無線デバイス１０２は低雑音増幅器（ＬＮＡ）デバイスをＯＦＦにする３１４。無線デバイス１０２はまた、ＭＰＤＡスイッチをＯＮにする１３１５。無線デバイス１０２は次いで、送信増幅器１３４のデバイスをＯＮにする３１６。無線デバイス１０２は、ダイプレクサ１１０へ送信信号を送信する３１８。送信信号は、送信（Ｔｘ）チェイン１３０の一部としてトランシーバ１０６上でミキサ１３８から駆動増幅器（ＤＡ）に入力された信号でありうる。無線デバイス１０２は、受信モードでトランシーバ１０６を動作することへ切り替える３２０。

図４は、受信モードで動作するスイッチング回路２０８を伴う無線デバイス４０２を図示する回路図である。図４のスイッチング回路２０８は図２Ｂのスイッチング回路２０８でありうる。無線デバイス４０２上のトランシーバ１０６が受信モードで動作している場合には、無線デバイス４０２は受信モードで動作している。図４では、駆動増幅器（ＤＡ）デバイス（すなわち、トランジスタＭＰ_ＤＡ２４８およびトランジスタＭＮ_ＤＡ２５０）は、ＯＦＦにされているので、図示されない。駆動増幅器（ＤＡ）デバイスがＯＦＦにされた場合、それらは低雑音増幅器（ＬＮＡ）１２０をロードダウンしない高インピーダンスを有する。

低雑音増幅器（ＬＮＡ）１２０のためのゲート整合インダクタを形成するために、第１のインダクタＬ１ ２４６ａおよび第２のインダクタＬ２ ２４６ｂが直列に接続されうる。したがって、ゲート整合インダクタは、低雑音増幅器（ＬＮＡ）１２０を整合する従来のソース・デジェネレーション(source degeneration)の一部を形成しうる。

図５は、送信モードで動作するスイッチング回路２０８を伴う無線デバイス５０２を図示する回路図である。図５のスイッチング回路２０８は図２Ｂのスイッチング回路２０８でありうる。無線デバイス５０２上のトランシーバ１０６が送信モードで動作している場合には、無線デバイス５０２は送信モードで動作している。図５では、低雑音増幅器（ＬＮＡ）デバイス（すなわち、低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１２５４と低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２２５２）がＯＦＦにされているので図示されていない。

送信モードで、トランジスタＭＰ_ＤＡ２４８は、トライオード領域で動作しうるので、観念的にはそれにわたる直流（ＤＣ）電圧降下を有さない。したがって、第２のノード２５８は、観念的には、グラウンドされた交流電流（ＡＣ）でありうる。駆動増幅器（ＤＡ）（すなわち、第１のノード２５６）の出力は、直接的に、（第１のＤＣ_{ｂｌｏｃｋ}キャパシタ２４４ａを介して）ダイプレクサ２１０の入力にある。したがって、さらなる損失は生じず、従来のシステム（すなわち、送信／受信（Ｔ／Ｒ）スイッチが必要とされるもの）と比べて電力が節約される。

図６は、すべてのインダクタが磁気的に結合されるスイッチング回路２０８を伴う無線デバイス６０２を図示する回路図である。図６のスイッチング回路２０８は図２Ｂのスイッチング回路２０８でありうる。しかしながら、図６のスイッチング回路２０８は第２の調和トラップ６５９を含めうる。第２の調和トラップ６５９は、グラウンドおよびキャパシタＣ２ｎｄ−ｓ６５７間で結合されたインダクタＬ２ｎｄ−ｓ６５５を含めうる。キャパシタＣ２ｎｄ−ｓ６５７は第１のノード２５６に結合されうる。インダクタＬ２ｎｄ−ｓ６５５およびキャパシタＣ２ｎｄ−ｓ６５７に対する値は、第２の調和周波数で共振する単純なＬＣタンクを提供しうる。所望の信号がタンクによって影響されないように、インダクタＬ２ｎｄ−ｓ６５５は、並列の共振タンク（すなわち、インダクタＬ２ｎｄ−ｓ６５５が変圧される）に分割されうる。変圧の後で、インダクタＬ２ｎｄ−ｓ６５５の副産物は、キャパシタＣ２ｎｄ−ｓ６５７とグラウンドとの間で並列してインダクタＬ２ｎｄｐ６５３とキャパシタＣ２ｎｄｐ６５１として図示される。求められる信号は、他の周波数でトラップ機能を維持しながら、新しく形成されたタンクに起因して維持されうる。

集積回路１０４上のリアルエステート(real estate)を効率的に使用するために、第１のインダクタＬ１ ２４６ａおよび第２のインダクタＬ２ ２４６ｂは、従来の低雑音増幅器（ＬＮＡ）整合設計として結合されうる。タップポイント（すなわち、第２のノード２５８）はトランジスタＭＰ_ＤＡ２４８（ヘッドスイッチと呼ばれる）に接続するために選択されうる。さらなるエリア縮小は、ゲートソース結合変圧器(gate source coupled transformer)として、第１のインダクタＬ１ ２４６ａおよび第２のインダクタＬ２ ２４６ｂで第３のインダクタＬ３ ２４６ｃを結合させることによって実行されることができる。第１のインダクタＬ１ ２４６ａ、第２のインダクタＬ２ ２４６ｂおよび第３のインダクタＬ３ ２４６ｃのための１つの起こりうるレイアウトは、図７に関連して後述される。

送信モードでは、大きな振幅を伴う信号は、第１のインダクタＬ１ ２４６ａから第２のインダクタＬ２ ２４６ｂの間で磁気的に結合しうる２６０ａ。グラウンドに対する低雑音増幅器（ＬＮＡ）入力（すなわち第３のノード２７０）におけるスイッチ（図示されず）は、低雑音増幅器（ＬＮＡ）入力におけるＡＣ信号がグラウンドにあることを確実にするためにＡＣ信号を短絡しうる。第１のインダクタＬ１ ２４６ａと第２のインダクタＬ２ ２４６ｂとの間の磁気結合の要因と、ターゲット出力電力はそれぞれあまり大きくなく、第１のインダクタＬ１ ２４６ａから第２のインダクタＬ２ ２４６ｂまでの磁気結合２６０ａは、スイッチング回路の性能にあまり影響を与えないことがある。磁気結合２６０ｂはまた、第２のインダクタＬ２ ２４６ｂと第３のインダクタＬ３ ２４６ｃとの間で生じうる。磁気結合２６０ｃはさらに、第１のインダクタＬ１ ２４６ａと第３のインダクタＬ３ ２４６ｃの間で生じうる。

図７は、磁気的に結合される、第１のインダクタＬ１ ７４６ａ、第２のインダクタＬ２ ７４６ｂ、第３のインダクタＬ３ ７４６ｃおよびインダクタＬ２ｎｄ−ｐ ７５３の一例を図示する。第１のＤＣ_{ｂｌｏｃｋ}キャパシタ２４４ａおよび第２のＤＣ_{ｂｌｏｃｋ}キャパシタ２４４ｂは、レイアウトに図示されない。

第２のインダクタ Ｌ２７４６ｂは、第１のインダクタＬ１ ７４６ａのコイル内でコイル状にされうる。第１のインダクタＬ１ ７４６ａは、第３のインダクタＬ３ ７４６ｃの１つのコイル内でコイル状にされうる。第３のインダクタＬ３ ７４６ｃは、低雑音増幅器（ＬＮＡ）グラウンド７７６および第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１２５４のソース７６８（すなわち、第４のノード２６８）に結合されうる。インダクタＬ２ｎｄ−ｐ７５３は、第１のインダクタＬ１ ７４６ａ、第２のインダクタＬ２ ７４６ｂ、および第３のインダクタＬ３ ７４６を、磁気結合を最小化にする合理的な間隔で囲みうる。インダクタＬ２ｎｄ−ｐ７５３は、第２の調和トラップインダクタ入力７７４から低雑音増幅器（ＬＮＡ）グラウンド７７６まで実行しうる。第１のインダクタＬ１ ７４６ａと第２のインダクタＬ２ ７４６ｂとの間のタップポイント７５８（すなわち、第２のノード２５８）もまた図示されている。第２のインダクタＬ２ ７４６ｂは、第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１２５４ゲート７７０に結合されうる。駆動増幅器（ＤＡ）出力／低雑音増幅器（ＬＮＡ）入力７５６（すなわち第２のノード２５６）もまた図示されている。最上の金属層はより良質な性能に使用されうる。

図８Ａは、高出力送信電力のためのスイッチング回路８３７を伴う無線デバイス８３１を図示するシンボリック図である。図８Ａの無線デバイス８３１は、図１の無線デバイス１０２の一構成でありうる。図１１Ａのスイッチング回路８３７は図１のスイッチング回路８０８の一構成でありうる。スイッチング回路８３７は、無線デバイス１０２の集積回路１０４上に配置されうる。スイッチング回路８３７は、ダイプレクサ８３５によってアンテナ８３３に結合されうる。

スイッチング回路８３７は、ダイプレクサ８３５に結合された第１のノード８５６を含めうる。第１のインダクタＬ１ ８４６ａは第１のノード８５６に結合されうる。第１のインダクタＬ１ ８４６ａはまた、第２のノード８５８に結合されうる。駆動増幅器スイッチ８３９は、第２のノード８５８とＡＣ／ＤＣグラウンドの間で結合されうる。第２のインダクタＬ２ ８４６ｂは、第２のノード８５８と低雑音増幅器８４７の間で結合されうる。

スイッチング回路８３７は、ソース電圧に結合されたインダクタＬ４ ８４６ｄを含めうる。インダクタＬ４ ８４６ｄは、電力増幅器（ＰＡ）８６１に、電力増幅器（ＰＡ）入力８３６と、結合されうる。第１のインダクタＬ１ ８４６ａとインダクタＬ４ ８４６ｄの間で磁気結合８５７が生じうる。電力増幅器（ＰＡ）８６１および低雑音増幅器（ＬＮＡ）８４７は、図８Ｂに関してさらに詳細に後述される。

図８Ｂは、高出力送信電力のためのスイッチング回路８０８を伴う無線デバイス８０２を図示する回路図である。図８Ｂの無線デバイス８０２は、図１の無線デバイス１０２の一構成でありうる。図８Ｂのスイッチング回路８０８は図１のスイッチング回路１０８の一構成でありうる。スイッチング回路８０８は、無線デバイス８０２の集積回路１０４上に配置されうる。図８Ｂのスイッチング回路８０８の構成はより高い出力電力を得るために選択されうる。スイッチング回路８０８は、整合回路を伴う電力増幅器（ＰＡ）または駆動増幅器（ＤＡ）、そして、整合回路を伴う低雑音増幅器（ＬＮＡ）１２０を含めうる。

無線デバイス８０２は、アンテナ８１２に結合されたダイプレクサ８１０を含めうる。ダイプレクサ８１０はまた、スイッチング回路８０８に結合されうる。スイッチング回路８０８は第１のＤＣ_{ｂｌｏｃｋ}キャパシタ８４４ａを含めうる。第１のＤＣ_{ｂｌｏｃｋ}キャパシタ８４４ａは、第１のノード８５６に結合されうる。第１のインダクタＬ１ ８４６ａはまた第１のノード８５６に結合されうる。

第１のインダクタＬ１ ８４６ａはまた、第２のノード８５８に結合されうる。第２のインダクタＬ２ ８４６ｂはまた、第２のノード８５８に結合されうる。トランジスタＭＮ_ＤＡ８４８のドレインは、第２のノード８５８に結合されうる。トランジスタＭＮ_ＤＡ８４８はＮＭＯＳトランジスタあるいはＰＭＯＳトランジスタであってもよい、しかしながら、図８ＢではＮＭＯＳトランジスタとして図示される。トランジスタＭＮ_ＤＡ８４８のソースは、グラウンドに結合されうる。トランジスタＭＰ_ＤＡ ＭＮ_ＤＡ８４８のゲートは制御信号８６２に結合されうる。第２のインダクタＬ２ ８４６ｂは第３のノード８７０に結合されうる。第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１８５４のゲートも、第３のノード８７０に結合されうる。第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１８５４はＮＭＯＳトランジスタでありうる。

第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１８５４のソースは、第４のノード８６８に結合されうる。第３のインダクタＬ３ ８４６ｃは、第４のノード８６８と低雑音増幅器（ＬＮＡ）グラウンド８７６の間で結合されうる。第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１８５４のドレインは、第５のノード８６６に結合されうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２８５２のソースは、第５のノード８６６に結合されうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２８５２はＮＭＯＳトランジスタでありうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２８５２は、ゲートに適用された制御信号８６４によってＯＮとＯＦＦにされうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２８５２のドレインは、変圧器８７９に結合されうる。２つのインダクタ間の磁気結合８５６が変圧器８７９において生じうる。変圧器８７９は、次いで低雑音増幅器（ＬＮＡ）出力８２２に結合されうる。図１に関連して上述されるように、低雑音増幅器（ＬＮＡ）出力８２２はミキサ１２４に結合されうる。

第４のインダクタＬ４ ８４６ｄは、トランジスタＭＮ_ＰＡ８５０のドレインに、そして、ソース電圧に結合されうる。トランジスタＭＮ_ＰＡ８５０はＮＭＯＳトランジスタまたはＰＭＯＳトランジスタでありうるが、ここでは、ＮＭＯＳトランジスタとして説明されている。トランジスタＭＮ_ＰＡ８５０のゲートは電力増幅器（ＰＡ）入力８３６に結合されうる。図８Ｂの電力増幅器（ＰＡ）入力８３６は図１の送信増幅器入力１３６でありうる。トランジスタＭＮ_ＰＡ８５０のソースは、グラウンドに結合されうる。第４のインダクタＬ４ ８４６ｄは、第１のインダクタＬ１ ８４６ａと第４のインダクタＬ４ ８４６ｄの間で磁気結合８５７が生じるように、第１のインダクタＬ１ ８４６ａの十分近くに配置されうる。出力電力は、第１のインダクタＬ１ ８４６ａと第４のインダクタＬ４ ８４６ｄの間のターン比(turn ratio)によって決定されうる。

一構成では、第１のインダクタＬ１ ８４６ａおよび第４のインダクタＬ４ ８４６ｄは、磁気的に互いに結合する。第２のインダクタＬ２ ８４６ｂおよび第３のインダクタＬ３ ８４６ｃは、磁気的に互いに結合する。一例では、第１のインダクタＬ１ ８４６ａおよび第４のインダクタ８４６ｄは、第２のインダクタＬ２ ８４６ｂおよび第３のインダクタ８４６ｃを結合しないことがある。これは部分的磁気結合と呼ばれる。第２のインダクタＬ２ ８４６ｂおよび第３のインダクタＬ３ ８４６ｃは互いに磁気的に結合されることを必要としていない。

図９は、受信モードで動作している高出力送信電力のためのスイッチング回路８０８を伴う無線デバイス９０２を図示する回路図である。図９のスイッチング回路８０８は図８Ｂのスイッチング回路８０８でありうる。無線デバイス９０２上のトランシーバ１０６が受信モードで動作している場合には、無線デバイス９０２は受信モードで動作している。図９では、電力増幅器（ＰＡ）デバイス（すなわち、トランジスタＭＮ_ＤＡ８４８およびトランジスタＭＮ_ＰＡ８５０）は、ＯＦＦにされているので、図示されていない。電力増幅器（ＰＡ）デバイスがＯＦＦにされた場合、それらは低雑音増幅器（ＬＮＡ）１２０をロードダウンしない高インピーダンスを有する。

第１のインダクタＬ１ ８４６ａと第４のインダクタＬ４ ８４６ｄの間の磁気結合８５７がいまだに生じうる。低雑音増幅器（ＬＮＡ）１２０のためのゲート整合インダクタを形成するために、第１のインダクタＬ１ ８４６ａおよび第２のインダクタＬ２ ８４６ｂは、直列に接続されうる。したがって、ゲート整合インダクタは、低雑音増幅器（ＬＮＡ）１２０を整合する従来のソース・デジェネレーションの一部を形成しうる。

図１０は、送信モードで動作している高出力送信電力のためのスイッチング回路８０８を伴う無線デバイス１００２を図示する回路図である。図１０のスイッチング回路８０８は図８Ｂのスイッチング回路８０８でありうる。無線デバイス１００２上のトランシーバ１０６が送信モードで動作している場合には、無線デバイス１００２は送信モードで動作している。図１０では、低雑音増幅器（ＬＮＡ）デバイス（すなわち、第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１８５４と第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２８５２）がＯＦＦにされているので図示されていない。

送信モードでは、トランジスタＭＮ_ＤＡ８４８は、第２のノード８５８にＡＣグラウンドを供給するためにＯＮにされる。電力増幅器（ＰＡ）の最適インピーダンスは、主として、第１のインダクタＬ１ ８４６ａおよび第４のインダクタＬ４ ８４６ｄのターン比に基づく。磁気結合８５７が、電力増幅器（ＰＡ）の動作の一部として、第１のインダクタＬ１ ８４６ａと第４のインダクタＬ４ ８４６ｄの間で生じうる。

図１１Ａは、スイッチング回路１１３７を伴う無線デバイス１１３１を図示するシンボリック図である。図１１Ａの無線デバイス１１３１は、図１の無線デバイス１０２の一構成でありうる。図１１Ａのスイッチング回路１１３７は、図１のスイッチング回路１１０８の一構成でありうる。スイッチング回路１１３７は、無線デバイス１０２の集積回路１０４上に配置されうる。スイッチング回路１１３７は、ダイプレクサ１１３５によってアンテナ１１３３に結合されうる。

スイッチング回路１１３７は、ダイプレクサ１１３５に結合された第１のノード１１５６を含めうる。第１のインダクタＬ１ １１４６ａは第１のノード１１５６に結合されうる。第１のインダクタＬ１ １１４６ａはまた、第２のノード１１５８に結合されうる。駆動増幅器スイッチ１１３９は、第２のノード１１５８とＡＣ／ＤＣグラウンドの間で結合されうる。第２のインダクタＬ２ １１４６ｂは、第２のノード１１５８と低雑音増幅器１１４７の間で結合されうる。

スイッチング回路１１３７は、ソース電圧１１８７に結合される、インダクタＬ４ｎ １１８４ａおよびインダクタＬ４ｐ １１８４ｂを含めうる。インダクタＬ４ｎ １１８４ａおよびインダクタＬ４ｐ １１８４ｂは各々、正の電力増幅器（ＰＡ）入力１１８６ａおよび負の電力増幅器（ＰＡ）入力１１８６ｂを伴う差動電力増幅器（ＰＡ）１１６１に結合されうる。第１のインダクタＬ１ １１４６ａ、第２のインダクタＬ２ １１４６ｂ、ならびにインダクタＬ４ｎ １１８４ａおよびＬ４ｐ １１８４ｂの間で磁気結合が生じうる。差動電力増幅器（ＰＡ）１１６１および低雑音増幅器（ＬＮＡ）１１４７は、図１１Ｂに関連してさらに詳細に後述される。

図１１Ｂは、差動電力増幅器（ＰＡ）を備える高出力電力のためのスイッチング回路１１０８を伴う無線デバイス１１０２を図示する回路図である。図１１Ｂの無線デバイス１１０２は、図１の無線デバイス１０２の一構成でありうる。図１１Ｂのスイッチング回路１１０８は図１のスイッチング回路１０８の一構成でありうる。スイッチング回路１１０８は、無線デバイス１１０２の集積回路１０４上に配置されうる。スイッチング回路１１０８は、整合回路を伴う差動入力電力増幅器（ＰＡ）と整合回路を伴う低雑音増幅器（ＬＮＡ）１２０とを含めうる。

無線デバイス１１０２は、アンテナ１１１２に結合されたダイプレクサ１１１０を含めうる。ダイプレクサ１１１０はまた、第１のＤＣ_{ｂｌｏｃｋ}キャパシタ１１４４ａに結合されうる。一構成では、第１のＤＣ_{ｂｌｏｃｋ}キャパシタ１１４４ａは、スイッチング回路１１０８の一部でないディスクリートコンポーネントでありうる。別の構成では、第１のＤＣ_{ｂｌｏｃｋ}キャパシタ１１４４ａはスイッチング回路１１０８の一部である内蔵コンポーネントであることがある。第１のＤＣ_{ｂｌｏｃｋ}キャパシタ１１４４ａは、スイッチング回路１１０８上の第１のノード１１５６に結合されうる。整合キャパシタＣｍａｔｃｈ１１９０は、トランジスタ１１９２のドレインに、そして、第１のノード１１５６に、結合されうる。トランジスタ１１９２はＮＭＯＳトランジスタでありうる。トランジスタ１１９２のゲートは制御信号１１８８を受信しうる。無線デバイス１１０２が送信モードにある場合、制御信号１１８８はトランジスタ１１９２をＯＮにする。トランジスタ１１９２のソースは、グラウンドに接続されうる。

第１のインダクタＬ１ １１４６ａは第１のノード１１５６に、そして、第２のノード１１５８に、結合されうる。トランジスタＭＮ_ＤＡ１１４８のドレインは、第２のノード１１５８に結合されうる。トランジスタＭＮ_ＤＡ１１４８はＮＭＯＳトランジスタあるいはＰＭＯＳトランジスタのいずれかであるが、ここではＮＭＯＳトランジスタとして図示される。トランジスタＭＮ_ＤＡ１１４８のソースは、グラウンドに結合されうる。トランジスタＭＮ_ＤＡ１１４８のゲートは、トランジスタＭＮ_ＤＡ１１４８をＯＮとＯＦＦにする制御信号１１６２を受信しうる。トランジスタＭＮ_ＤＡ１１４８は送信モード中にＯＮにされ、受信モード中にＯＦＦにされる。

第２のインダクタＬ２ １１４６ｂは第２のノード１１５８に結合されうる。第２のインダクタＬ２ １１４６ｂはまた、第３のノード１１７０に結合されうる。第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１１１５４のゲートは、第３のノード１１７０に結合されうる。一構成では、第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１１１５４はＮＭＯＳトランジスタでありうる。

第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１１１５４のソースは、第４のノード１１６８に結合されうる。第３のインダクタＬ３ １１４６ｃは、第４のノード１１６８に、そして低雑音増幅器（ＬＮＡ）グラウンド１１７６に、結合されうる。第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１１１５４のドレインは、第５のノード１１６６に結合されうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２１１５２のソースは、第５のノード１１６６に結合されうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２１１５２は、第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２１１５２のゲートに適用された制御信号１１６４によってＯＮとＯＦＦにされうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２１１５２のドレインは、変圧器１１７９に結合されうる。変圧器１１７９は、２つのインダクタ間の磁気結合１１５６を含めうる。変圧器１１７９は、次いで低雑音増幅器（ＬＮＡ）出力１１２２に結合されうる。図１について上述されるように、低雑音増幅器（ＬＮＡ）出力１１２２はミキサ１２４に結合されうる。

スイッチング回路１１０８は、ソース電圧（Ｖｄｄ）１１８７に各々結合されるインダクタＬ４ｎ １１８４ａおよびインダクタＬ４ｐ １１８４ｂを含めうる。インダクタＬ４ｎ １１８４ａは、トランジスタＭＮ_ＰＡｐ１１５０ａのドレインに結合されうる。一構成では、トランジスタＭＮ_ＰＡｐ１１５０ａはＮＭＯＳトランジスタでありうる。トランジスタＭＮ_ＰＡｐ１１５０ａのソースは、グラウンドに結合されうる。トランジスタＭＮ_ＰＡｐ１１５０ａのゲートは、正の電力増幅器（ＰＡ）の差動入力１１８６ａを受信しうる。

インダクタＬ４ｐ １１８４ｂは、トランジスタＭＮ_ＰＡｎ１１５０ｂのドレインに結合されうる。一構成では、トランジスタＭＮ_ＰＡｎ１１５０ｂはＮＭＯＳトランジスタでありうる。トランジスタＭＮ_ＰＡｎ１１５０ｂのソースは、グラウンドに結合されうる。トランジスタＭＮ_ＰＡｎ１１５０ｂのゲートは、負の電力増幅器（ＰＡ）の差動入力１１８６ｂを受信しうる。インダクタＬ４ｎ １１８４ｂおよびインダクタＬ４ｐ １１８４ａは、インダクタＬ４ｎ １１８４ａ、インダクタＬ４ｐ １１８４ｂ、第１のインダクタＬ１ １１４６ａ間の磁気結合を取得するために（すなわち、コア変圧器は、Ｌ１ １１４６ａ、Ｌ４ｎ １１８４ａおよびＬ４ｐ １１８４ｂで生成されるために）集積回路１０４上に配置されうる。磁気結合がＬ１ １１４６ａ、Ｌ２ １１４６ｂ、Ｌ３ １１４６ｃ、Ｌ４ｐ １１８４ａおよびＬ４ｎ １１８４ｂの間で生じうる。

図１２は、第１のインダクタＬ１ １１４６ａ、第２のインダクタＬ２ １１４６ｂ、第３のインダクタＬ３ １１４６ｃおよび第４のインダクタＬ４ｎ １１８４ａおよびＬ４ｐ １１８４ｂの別の起こりうるレイアウトを図示するレイアウト例である。Ｌ１ １２４６ａ、Ｌ４ｎ １１８４ａおよびＬ４ｐ １１８４ｂを伴って生成されたコア変圧器は、２：３の比を有することがある。したがって、２ターン(2 turns)がＬ４ｎ＋Ｌ４ｐのために使用され、３ターン(3 turns)がＬ１のために使用されうる。第２のインダクタＬ２ １２４６ｂは第１のインダクタＬ１ １２４６ａ内に配置されうる。第２のインダクタＬ２ １２４６ｂは、低雑音増幅器（ＬＮＡ）１２０ゲート整合に使用されうる。第２のノード１１５８（すなわちＭＮ_ＤＡタップポイント１２５８）は、第１のインダクタＬ１ １２４６ａおよび第２のインダクタＬ２ １２４６ｂの交点に位置されうる。

正の電力増幅器（ＰＡ）差動入力１２８６ａおよび負の電力増幅器（ＰＡ）差動入力１２８６ｂが図示されている。電力増幅器（ＰＡ）供給電圧（Ｖｄｄ）１２８７もまた図示されている。ソース・デジェネレーションインダクタ（すなわち、第３のインダクタＬ３ １２４６ｃ）は、ソース・デジェネレーション入力１２６８（すなわち、第４のノード１１６８）から低雑音増幅器グラウンド１２７６の間で、メインインダクタ／変圧器のまわりに配置される。アンテナポート１２５６（すなわち第１のノード１１５６）が図示されている。第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１１１５４ゲート入力１２７０（すなわち第３のノード１１７０）も図示されている。

図１３は、低送信電力のための駆動増幅器（ＤＡ）と、高送信電力のためのカスコード差動電力増幅器（ＰＡ）と、を含んでいるスイッチング回路１３０８を伴う無線デバイス１３０２を図示する回路図である。図１３の無線デバイス１３０２は、図１の無線デバイス１０２の一構成でありうる。図１３のスイッチング回路１３０８は図１のスイッチング回路１０８の一構成でありうる。スイッチング回路１３０８は、無線デバイス１０２の集積回路１０４上に配置されうる。スイッチング回路１３０８は、整合回路を伴う電力増幅器（ＰＡ）と整合回路を伴う低雑音増幅器（ＬＮＡ）１２０とを含めうる。

無線デバイス１３０２は、アンテナ１３１２に結合されたダイプレクサ１３１０を含めうる。ダイプレクサ１３１０はまた、第１のＤＣ_{ｂｌｏｃｋ}キャパシタ１３４４ａに結合されうる。一構成では、第１のＤＣ_{ｂｌｏｃｋ}キャパシタ１３４４ａは、スイッチング回路１３０８の一部でないディスクリートコンポーネントでありうる。別の構成では、第１のＤＣブロックキャパシタ１３４４ａは、スイッチング回路１３０８内の集積回路コンポーネントでありうる。第１のＤＣ_{ｂｌｏｃｋ}キャパシタ１３４４ａは、スイッチング回路１３０８上の第１のノード１３５６に結合されうる。

第１のインダクタＬ１ １３４６ａは第１のノード１３５６に、そして、第２のノード１３５８に、結合されうる。トランジスタＭＮ_ＤＡ１３４８のドレインは、第２のノード１３５８に結合されうる。トランジスタＭＮ_ＰＡ１３４８はＮＭＯＳトランジスタまたはＰＭＯＳトランジスタのいずれかでありうるが、ここではＮＭＯＳトランジスタとして説明されている。トランジスタＭＮ_ＰＡ１３４８のソースは、グラウンドに結合されうる。トランジスタＭＮ_ＰＡ１３４８のゲートは、トランジスタＭＮ_ＰＡ１３４８をＯＮとＯＦＦにする電力増幅器（ＰＡ）イネーブル信号１３６２を受信しうる。トランジスタＭＮ_ＰＡ１３４８は、送信モード中にＯＮにされ、受信モード中にＯＦＦにされる。

第２のインダクタＬ２ １３４６ｂは第２のノード１３５８に結合されうる。第２のインダクタＬ２はまた、第３のノードに結合されうる。トランジスタ１３９２は第３のノード１３７０とグラウンドとの間で結合されうる。トランジスタ１３９２は、グラウンドに結合されたソースと、第３のノード１３７０に結合されたドレインと、を伴うＮＭＯＳトランジスタでありうる。トランジスタ１３９２のゲートはデジタルプレディストーション（ＤＰＤ）イネーブル信号１３９１を受信しうる。トランジスタ１３９２は、送信回路がデジタルプレディストーション（ＤＰＤ）モードである場合、受信回路（すなわち、低雑音増幅器（ＬＮＡ）回路）が送信回路の線形性を劣化しないことを保証しうる。第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１１３５４のゲートも、第３のノード１３７０に結合されうる。一構成では、第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１１３５４はＮＭＯＳトランジスタでありうる。

第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１１３５４のソースは、第４のノード１３６８に結合されうる。第３のインダクタＬ３ １３４６ｃは、第４のノード１３６８に、そして低雑音増幅器（ＬＮＡ）グラウンド１３７６に、結合されうる。第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１１３５４のドレインは、第５のノード１３６６に結合されうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２１３５２のソースは、第５のノード１３６６に結合されうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２１３５２は、第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２１３５２のゲートに適用された制御信号１３６４によってＯＮとＯＦＦにされうる。第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２１３５２のドレインは、変圧器１３７９に結合されうる。変圧器１３７９は、２つのインダクタ間の磁気結合１３５６を含めうる。変圧器１３７９は、次いでミキサ１３２２に結合されうる。

スイッチング回路１３０８は、ソース電圧に各々結合される、インダクタＬ４ｎ １３８４ａとインダクタＬ４ｐ １３８４ｂを含めうる。インダクタＬ４ｎ １３８４ａは、トランジスタＭＮ_ＰＡｐ１３５０ａのドレインに結合されうる。一構成では、トランジスタＭＮ_ＰＡｐ１３５０ａはＮＭＯＳトランジスタでありうる。トランジスタＭＮ_ＰＡｐ１３５０ａのソースは、第１の差動入力トランジスタ１３５３ａのドレインに結合されうる。第１の差動入力トランジスタ１３５３ａはＮＭＯＳトランジスタでありうる。第１の差動入力トランジスタ１３５３ａのソースはグラウンドに結合されうる。第１の差動入力トランジスタ１３５３ａのゲートは正の電力増幅器（ＰＡ）差動入力１３８６ａを受信しうる。

インダクタＬ４ｐ １３８４ｂは、トランジスタＭＮ_ＰＡｎ１３５０ｂのドレインに結合されうる。一構成では、トランジスタＭＮ_ＰＡｎ１３５０ｂはＮＭＯＳトランジスタでありうる。トランジスタＭＮ_ＰＡｎ１３５０ｂのソースは、第２の差動入力トランジスタ１３５３ｂのドレインに結合されうる。第２の差動入力トランジスタ１３５３ｂはＮＭＯＳトランジスタでありうる。第２の差動入力トランジスタ１３５３ｂのソースはグラウンドに結合されうる。第２の差動入力トランジスタ１３５３ｂのゲートは負の電力増幅器（ＰＡ）差動入力１３８６ｂを受信しうる。インダクタＬ４ｎ １３８４ａおよびインダクタＬ４ｐ １３８４ｂは、インダクタＬ４ｎ １３８４ａ、インダクタＬ４ｐ １３８４ｂ、第１のインダクタＬ１ １３４６ａ間の磁気結合を取得するために（すなわち、コア変圧器は、Ｌ１ １３４６ａ、Ｌ４ｎ １３８４ａおよびＬ４ｐ １３８４ｂで生成されるように）集積回路１０４上に配置されうる。磁気結合が、Ｌ１ １３４６ａ、Ｌ２ １３４６ｂ、Ｌ３ １３４６ｃ、Ｌ４ｐ １３８４ｂおよびＬ４ｎ １３８４ａの間で生じうる。

無線デバイス１３０２は、高電力信号および低電力信号両方の送信および受信するために使用されうる。低電力信号の一例はＢｌｕｅｔｏｏｔｈ信号である。高電力信号の一例は無線ローカルエリアネットワーク（ＷＬＡＮ）信号である。スイッチング回路１３０８は駆動増幅器（ＤＡ）回路１３９１を含めうる。駆動増幅器（ＤＡ）回路１３９１は第１のノード１３５６に結合されうる。駆動増幅器（ＤＡ）回路１３９１は、第１のノード１３５６に結合された第１のキャパシタ１３９４ａを含めうる。第１のキャパシタ１３９４ａも、第１のＮＭＯＳトランジスタ１３９３ａのソースに結合されうる。第１のＮＭＯＳトランジスタ１３９３ａのドレインは、第２のＮＭＯＳトランジスタ１３９３ｂのソースに結合されうる。第２のＮＭＯＳトランジスタ１３９３ｂのドレインは、第２のキャパシタ１３９４ｂに結合されうる。第２のキャパシタ１３９４ｂは、駆動増幅器（ＤＡ）１３４２の出力に結合されうる。駆動増幅器（ＤＡ）１３４２の出力は第３のキャパシタ１３９４ｄに結合されうる。第３のキャパシタ１３９４ｄは、第３のＮＭＯＳトランジスタ１３９３ｄのドレインに結合されうる。第３のＮＭＯＳトランジスタキャパシタ１３９３ｄのソースは、第４のＮＭＯＳトランジスタ１３９３ｃのドレインに結合されうる。第４のＮＭＯＳトランジスタキャパシタ１３９３ｃのソースは、第４のキャパシタ１３９４ｃに結合されうる。第４のキャパシタ１３９４ｃは、第１のノード１３５６に結合されうる。スイッチング回路１３０８（すなわち駆動増幅器（ＤＡ）回路１３９１）に加えられたさらなる回路は、スイッチング回路１３０８が低出力電力を生成することを可能にしうる。

図１４は、集積回路１０４の結合整合回路１１４を使用して送信モードおよび受信モード間で切り替えるための別の方法１４００のフロー図である。方法１４００は、無線デバイス１３０２によって実行される。無線デバイス１３０２はトランシーバ１０６を含めうる。無線デバイス１３０２は、最初に、トランシーバ１０６が受信モードまたは送信モードで動作しているかを決定する１４０４。

トランシーバ１０６が受信モードで動作している場合、高電力信号および低電力信号を受信するために同じ構成が使用されうる。無線デバイス１３０２は、電力増幅器（ＰＡ）および／または駆動増幅器をＯＦＦにする１４０６。電力増幅器（ＰＡ）はトランジスタＭＮ_ＰＡｐ１３５０ａ、トランジスタＭＮ_ＰＡｎ１３５０ｂ、第１の差動入力トランジスタ１３５３ａおよび第２の差動入力トランジスタ１３５３ｂを含めうる。駆動増幅器（ＤＡ）は駆動増幅器（ＤＡ）回路１３９１を含めうる。無線デバイス１３０２はまた電力増幅器（ＰＡ）イネーブルデバイス（すなわち、トランジスタＭＮ_ＰＡ１３４８）をＯＦＦにする１４０８。無線デバイス１３０２はデジタルプレディストーション（ＤＰＤ）イネーブルデバイス（すなわち、トランジスタ１３９２）をＯＦＦにする１４１０。無線デバイス１３０２は、駆動増幅器（ＤＡ）回路１３９１をＯＦＦにする１４１２。

無線デバイス１３０２は、低雑音増幅器（ＬＮＡ）１２０のデバイスをＯＮにする。低雑音増幅器（ＬＮＡ）１２０のデバイスは、低雑音増幅器（ＬＮＡ）１２０に関連したこれらのデバイスを含めうる。例えば、低雑音増幅器（ＬＮＡ）１２０のデバイスは、第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１１３５４、第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２１３５２および変圧器１３７９を含めうる。無線デバイス１３０２は、次いで、ダイプレクサ１１０から信号を受信しうる１４１６。信号は高電力信号または低電力信号のいずれかでありうる。例えば、受信信号は無線ローカルエリアネットワーク（ＷＬＡＮ）信号またはＢｌｕｅｔｏｏｔｈ信号でありうる。

トランシーバ１０６が送信モードで動作している場合、無線デバイス１３０２は低雑音増幅器（ＬＮＡ）１２０のデバイス（すなわち、第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１１３５４、第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２１３５２および変圧器１３７９）をＯＦＦにする１４１８。無線デバイス１３０２は、次いで、トランシーバ１０６が低電力信号または高電力信号を使用して送信するかを決定する１４２０。

トランシーバ１０６が低電力信号を使用して送信する場合には、無線デバイス１３０２は電力増幅器（ＰＡ）イネーブルデバイス（すなわち、トランジスタＭＮ_ＰＡ１３４８）をＯＮにする１４３０。無線デバイス１３０２はまた、デジタルプレディストーション（ＤＰＤ）トランジスタ（すなわちトランジスタ１３９２）をＯＮにする１４３２。無線デバイス１３０２はさらに、駆動増幅器（ＤＡ）回路１３９１をＯＮにする１４３４。無線デバイス１３０２は、次いで、低電力送信信号をダイプレクサ１１０へ送信する１４３６。

トランシーバ１０６が高電力信号を使用して送信する場合には、無線デバイス１３０２は電力増幅器（ＰＡ）イネーブルデバイス（すなわち、トランジスタＭＮ_ＰＡ１３４８）をＯＮにする１４２２。無線デバイス１３０２はまた、デジタルプレディストーション（ＤＰＤ）トランジスタ１３９２をＯＮにする１４２４。無線デバイス１３０２はさらに、電力増幅器（ＰＡ）差動入力デバイス（すなわち第１の差動入力トランジスタ１３５３ａ、第２の差動入力トランジスタ１３５３ｂ、トランジスタＭＮ_ＰＡｎ１３５０ｂおよびトランジスタＭＮ_ＰＡｐ１３５０ａ）をＯＮにする１４２６。無線デバイス１３０２は次いでダイプレクサ１１０に高電力信号を送信する１４２８。

図１５は、受信モードで動作している高電力信号および低電力信号の両方のためのスイッチング回路１３０８を伴う無線デバイス１５０２を図示する回路図である。図１５のスイッチング回路１３０８は図１３のスイッチング回路１３０８でありうる。無線デバイス１５０２上のトランシーバ１０６が受信モードで動作している場合には、無線デバイス１５０２は受信モードで動作している。図１５では、駆動増幅器（ＤＡ）回路１３９１、電力増幅器（ＰＡ）差動入力デバイス、電力増幅器（ＰＡ）イネーブルデバイスおよびデジタルプレディストーション（ＤＰＤ）トランジスタ１３９２はすべてＯＦＦにされているので図示されていない。

低雑音増幅器（ＬＮＡ）１２０のためのゲート整合インダクタを形成するために、第１のインダクタＬ１ １３４６ａおよび第２のインダクタＬ２ １３４６ｂは、直列に接続されうる。ゲート整合インダクタは、低雑音増幅器（ＬＮＡ）１２０に整合する従来のソース・デジェネレーションの一部を形成しうる。

図１６は、高電力送信モードで動作している高電力信号および低電力信号の両方のためのスイッチング回路１３０８を伴う無線デバイス１６０２を図示する回路図である。図１６のスイッチング回路１３０８は図１３のスイッチング回路１３０８の一構成でありうる。無線デバイス１３０２上のトランシーバ１０６が高電力送信モードで動作している場合には、無線デバイス１６０２は高電力送信モードで動作している。図１６では、低雑音増幅器（ＬＮＡ）１２０回路および駆動増幅器（ＤＡ）回路１３９１はＯＦＦにされているので、図示されていない。

トランジスタＭＮ_ＰＡ１３４８は、トライオード領域で動作しうるので、それにわたる直流（ＤＣ）電圧降下を有さない。したがって、第２のノード１３５８は、観念的には、グラウンドされた交流電流（ＡＣ）でありうる。電力増幅器（ＰＡ）（すなわち、第１のノード１３５６）の出力は、直接的に、（第１のＤＣ_{ｂｌｏｃｋ}キャパシタ１３４４ａを介して）ダイプレクサ１３１０の入力にある。したがって、さらなる損失を被らず、電力を節約する。

図１７は、低電力送信モードで動作している高電力信号および低電力信号の両方のためのスイッチング回路１３０８を伴う無線デバイス１７０２を図示する回路図である。図１７のスイッチング回路１３０８は図１３のスイッチング回路１３０８の一構成であることがある。無線デバイス１７０２上のトランシーバ１０６が低電力送信モードで動作している場合には、無線デバイス１７０２は低電力送信モードで動作している。図１７では、低雑音増幅器（ＬＮＡ）１２０回路（すなわち第１の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ１１３５４、第２の低雑音増幅器（ＬＮＡ）トランジスタＭＮ_ＬＮＡ２１３５２および変圧器１３７９）および差動電力増幅器（ＰＡ）回路（すなわちトランジスタＭＮ_ＰＡｐ１３５０ａ、トランジスタＭＮ_ＰＡｎ１３５０ｂ、第１の差動入力トランジスタ１３５３ａおよび第２の差動入力トランジスタ１３５３ｂ）はＯＦＦにされているので図示されない。駆動増幅器（ＤＡ）回路１３９１は、低電力送信信号を送信するのに必要とされる低出力電力を提供しうる。

図１８は、無線デバイス内１８０１に含まれうるあるコンポーネントを図示する。無線デバイス１８０１は、アクセス端末、移動局、ユーザ機器（ＵＥ）、基地局、ノードＢ、発展型ノードＢ等であることがある。無線デバイス１８０１はプロセッサ１８０３を含む。プロセッサ１８０３は、汎用のシングルチップまたはマルチチップのマイクロプロセッサ（例えば、ＡＲＭ）、専用マイクロプロセッサ（例えば、デジタル信号プロセッサ（ＤＳＰ））、マイクロコントローラ、プログラマブルゲートアレイ等でありうる。プロセッサ１８０３は、中央処理装置（ＣＰＵ）と呼ばれうる。単一のプロセッサ１８０３だけが図１８の無線デバイス１８０１で図示されているが、別の構成では、プロセッサの組み合わせ（例えば、ＡＲＭおよびＤＳＰ）も使用されることができるであろう。

無線デバイス１８０１はまた、メモリ１８０５を含む。メモリ１８０５は、電子情報を格納することができるいずれの電子コンポーネントでありうる。メモリ１８０５は、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、磁気ディスクストレージ媒体、光学ストレージ媒体、ＲＡＭにおけるフラッシュメモリデバイス、プロセッサと含まれるオンボードメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、等、（それらの組み合わせを含む）として具現化されうる。

データ１８０７ａおよび命令１８０９ａは、メモリ１８０５に格納されうる。命令１８０９ａは、ここで開示される方法を実装するように、プロセッサ１８０３によって実行可能でありうる。命令１８０９ａを実行することは、メモリ１８０５に格納されるデータ１８０７ａの使用を含めうる。プロセッサ１８０３が命令１８０９を実行するとき、命令１８０９ａの様々な部分は、プロセッサ１８０３上へとロードされ、データ１８０７ａの様々なものは、プロセッサ１８０３上へとロードされる。

無線デバイス１８０１はまた、無線デバイス１８０１に対する信号の送信および無線デバイス１８０１からの受信を可能にするために、送信機１８１１と受信機１８１３を含めうる。送信機１８１１と受信機１８１３は、トランシーバ１８１５と総称して呼ばれる。アンテナ１８１７は、トランシーバ１８１５に電子的に結合されうる。無線デバイス１８０１はまた、複数の送信機、複数の受信機、複数のトランシーバ、および／またはマルチプルアンテナを含めうる（図示されず）。無線デバイス１８０１はさらに、デジタル信号プロセッサ（ＤＳＰ）１８２１と通信インタフェース１８２３を含めうる。

無線デバイス１８０１の様々なコンポーネントは、１つまたは複数のバスによって一緒に結合されることができ、そしてそれは、パワーバス、制御シグナルバス、ステータスシグナルバス、データバス等を含めうる。明瞭にするために、様々なバスがバスシステム１８１９として図１８で図示されている。

用語「結合された」は、広範囲の接続を含有する。例えば、用語「結合された」は、互いに直接接続された回路素子、および他の回路素子によって間接的に接続された回路素子を包含するために広く解釈されるべきである。

用語「決定すること」は広範囲の動作を含んでいるので、「決定すること」は、計算すること、コンピュートすること、処理すること、導出すること、吟味すること(investigating)、ルックアップすること(looking up)(例えば、テーブル、データベース、または別のデータ構造でルックアップすること)、確かめること(ascertaining)、および同様なものを含むことができる。また「決定すること」は、受信すること(例えば、情報を受信すること)、アクセスすること(例えば、メモリのデータにアクセスすること)、および同様なものを含むことができる。また、「決定すること」は、解決すること(resolving)、選択すること(selection)、選ぶこと(choosing)、確立すること(establishing)、および同様なものを含むことができる。

フレーズ「に基づいている(based on)」は、明示的に指定されていないかぎり、「にのみ基づいている(based only on)」を意味していない。言いかえれば、フレーズ「に基づいている(based on)」は、「にのみに基づいている(based only on)」と「に少なくとも基づいている(based at least on)」の両方を説明する。

用語「プロセッサ」は、汎用プロセッサ、中央処理装置（ＣＰＵ）、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、コントローラ、マイクロコントローラ、ステートマシン等を包含するように広く解釈されるべきである。いくつかの環境の下では、「プロセッサ」は特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理回路（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）等を指すことがある。用語「プロセッサ」は、処理デバイスの組み合わせ、例えばＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと併せて１つまたは複数のマイクロプロセッサ、またはいずれの他のそのような構成、を指すことがある。

用語「メモリ」は、電子情報を格納することができるいずれの電子コンポーネントも含むように広く解釈されるべきである。用語メモリは、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、プログラマブル読取専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読取専用メモリ（ＥＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、フラッシュメモリ、磁気または光学のデータストレージ、レジスタ等のような様々なタイプのプロセッサ可読媒体を指すことがある。プロセッサがメモリから情報を読み取ることができるおよび／またはメモリに対して情報を書き込むことができる場合には、メモリは、プロセッサと電子通信していると言われる。プロセッサに一体化しているメモリは、プロセッサと電子通信している。

用語「命令(instructions)」、「コード(code)」は、いずれのタイプのコンピュータ可読ステートメント(単数または複数)を含むように広く解釈されるべきである。例えば、用語「命令(instructions)」と「コード(code)」は、1つまたは複数のプログラム、ルーチン、サブルーチン、機能、プロシージャ等を指すことがある。「命令(instructions)」と「コード(code)」は、単一のコンピュータ可読ステートメントまたは多くのコンピュータ可読ステートメントを備えうる。

ここに記載された機能は、ハードウェア、ソフトウェア、ファームウェアあるいはそれらのいずれかの組み合わせで実装されうる。ソフトウェアで実装される場合には、機能は、コンピュータ可読媒体上で、１つまたは複数の命令として、格納されうる。「コンピュータ可読媒体」または「コンピュータプログラムプロダクト」は、コンピュータによってアクセスされることができるいずれの利用可能な媒体を指す。限定ではないが、例として、コンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭあるいは他の光学ディスクストレージ、磁気ディスクストレージあるいは他の磁気ストレージデバイス、あるいは、命令あるいはデータ構造の形態で所望のプログラムコードを格納または搬送するために使用されることができる、また、コンピュータによってアクセスされることができる、任意の他の媒体も備えうる。ここで使用されるように、ディスク(disk)とディスク(disc)は、コンパクトディスク（ＣＤ）、レーザーディスク(登録商標)(laser disc)、光学ディスク、デジタル汎用ディスク（ＤＶＤ）、フロッピー(登録商標)ディスク(disk)およびブルーレイディスクを含んでおり、「ディスク(disks)」は、大抵、データを磁気的に再生し、「ディスク(discs)」は、レーザーで光学的に再生する。

ソフトウェアまたは命令はまた、送信媒体上で送信されることができる。例えば、ソフトウェアがウェブサイト、サーバ、あるいは、同軸ケーブル、光ファイバーケーブル、ツイストペア(twisted pair)、デジタル加入者ライン（ＤＳＬ）、あるいは赤外線、無線、およびマイクロ波のような無線技術を使用している他の遠隔ソース、から送信される場合には、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、あるいは赤外線、無線、およびマイクロ波のような無線技術は、送信媒体の定義に含まれている。

ここで開示される方法は、記載される方法を達成するための1つまたは複数のステップまたは動作を備える。複数の方法のステップおよび/または動作は、特許請求の範囲から逸脱することなく互いに置き換えられうる。言いかえれば、ステップまたは動作の具体的な順序は、記載されている方法の適切な動作に必要とされない限り、具体的なステップおよび/または動作の順序および/または使用は、特許請求の範囲から逸脱することなく修正されうる。

さらに、ここに記載される方法および技術を実行するためのモジュールおよび／または他の適切な手段、例えば図３および１４で図示されているようなものは、ダウンロードされることができる、および／または、そうでなければ、デバイスによって得られることができる、ということが理解されるべきである。例えば、デバイスは、ここで記載される方法を実行するための手段の移送を容易にするためにサーバに結合されうる。代替的には、ここで記載される様々な方法は、ストレージ手段（例えば、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、コンパクトディスク（ＣＤ）またはフロッピーディスクのような物理ストレージ媒体等）を介して提供されることができるので、デバイスは、デバイスにストレージ手段を結合するまたは提供するときに、様々な方法を得ることができる。さらに、デバイスに対して、ここに記載される方法および技法を提供するためのいずれの他の適切な技法が利用されることができる。

請求項は、厳密な構成および上記で図示されるコンポーネントに限定されていないということは理解されるべきである。様々な修正、変更、および変形は、特許請求の範囲から逸脱することなく、ここに記載されるシステム、方法、および装置の詳細、動作および配置（arrangement）において行われうる。

Claims (37)

1. 送信および受信整合のための集積回路であって、前記集積回路は、
   第１のトランジスタと；
   第２のトランジスタと；
   第１のインダクタと、ここにおいて、前記第１のインダクタは、前記第１のトランジスタを前記第２のトランジスタに結合する；
   を備える送信増幅器と、
   第３のトランジスタと；
   第４のトランジスタと；
   第１のインダクタと；
   第２のインダクタと、ここにおいて、前記第２のインダクタは、前記第１のインダクタを前記第３のトランジスタに結合する；
   第３のインダクタと、ここにおいて、前記第３のインダクタは、前記第３のトランジスタをグラウンドに結合する；
   変圧器と；
   とを備える低雑音増幅器と、
   を備える集積回路。
2. 前記送信増幅器は駆動増幅器であり、前記第１のトランジスタはｎタイプトランジスタであり、前記第２のトランジスタはｐタイプトランジスタであり、駆動増幅器入力は前記第１のトランジスタのゲートに結合される、請求項１に記載の集積回路。
3. 前記送信増幅器は駆動増幅器であり、前記第１のトランジスタはｐタイプトランジスタであり、前記第２のトランジスタはｎタイプトランジスタであり、駆動増幅器入力は前記第１のトランジスタのゲートに結合される、請求項１に記載の集積回路。
4. 前記第１のトランジスタのドレインは第１のノードに結合され、前記第１のインダクタは前記第１のノードと第２のノードとの間で結合され、前記第２のトランジスタのソースは前記第２のノードに結合される、請求項２に記載の集積回路。
5. 前記第３のトランジスタはｎタイプのトランジスタであり、前記第４のトランジスタはｎタイプのトランジスタであり、前記第３のインダクタは前記第３のトランジスタのソースに結合され、前記第３のトランジスタのドレインは、前記第４のトランジスタのソースに結合され、前記第４のトランジスタのドレインは前記変圧器に結合される、請求項１に記載の集積回路。
6. 前記第１のトランジスタおよび前記第２のトランジスタは受信モード中オフであり、前記第３のトランジスタおよび第４のトランジスタは送信モード中オフである、請求項１に記載の集積回路。
7. 磁気結合が、前記第１のインダクタ、前記第２のインダクタ、および前記第３のインダクタの間で生じる、請求項１に記載の集積回路。
8. 前記第１のインダクタ、前記第２のインダクタ、および前記第３のインダクタは、結合整合回路の一部である、請求項１に記載の集積回路。
9. 第２の調和トラップ、をさらに備える請求項１に記載の集積回路。
10. 前記送信増幅器は電力増幅器であり、前記送信増幅器は前記第１のトランジスタに結合された第４のインダクタをさらに備え、前記第１のトランジスタと前記第２のトランジスタとの間の前記結合は前記第１のインダクタと前記第４のインダクタとの間の磁気結合である、請求項１に記載の集積回路。
11. 前記第１のインダクタは第１のノードに結合され、前記第１のノードはダイプレクサに結合される、請求項１に記載の集積回路。
12. 前記第１のノードと前記ダイプレクサとの間で結合された第１の直流ブロッキングキャパシタと、
    前記第３のインダクタと前記第３のトランジスタのゲートとの間で結合された第２の直流ブロッキングキャパシタと、
    をさらに備える請求項１１に記載の集積回路。
13. 第５のインダクタと；
    第５のトランジスタと、ここにおいて、前記第１のインダクタと前記第５のインダクタは、前記第５のトランジスタと前記第２のトランジスタとの間で磁気結合を形成する；
    をさらに備える請求項１０に記載の集積回路。
14. 前記第１のトランジスタのゲートは第１の差動電力増幅器入力に結合され、前記第５のトランジスタのゲートは第２の差動電力増幅器入力に結合される、請求項１３に記載の集積回路。
15. キャパシタと；
    第６のトランジスタと、ここにおいて、前記キャパシタは、前記第１のインダクタと前記第６のトランジスタとの間で結合される；
    をさらに備える請求項１３に記載の集積回路。
16. 前記第１のインダクタは第１のノードに結合され、前記第１のノードはダイプレクサに結合され、前記送信増幅器は第６のトランジスタと第７のトランジスタをさらに備え、前記第６のトランジスタは第１のカスコードデバイスを形成するために前記第１のトランジスタと前記第４のインダクタとの間で結合され、前記第７のトランジスタは第２のカスコードデバイスを形成するために前記第５のトランジスタと前記第５のインダクタとの間で結合され、前記第１のノードに結合された駆動増幅器回路をさらに備え、前記駆動増幅器回路は駆動増幅器と、前記駆動増幅器と前記第１のノードとの間の結合をＯＮとＯＦＦに切り替えるための回路と、を備える、請求項１４に記載の集積回路。
17. 前記駆動増幅器と前記第１のノードとの間の前記結合を切り替えるための前記回路は、低電力送信モード中はＯＮであり、そうでない場合にはＯＦＦである、請求項１６に記載の集積回路。
18. 高電力送信モード中、前記駆動増幅器回路、前記第３のトランジスタおよび前記第４のトランジスタはＯＦＦにされ、前記第１のトランジスタ、前記第２のトランジスタ、および前記第６のトランジスタはＯＮにされる、請求項１６に記載の集積回路。
19. 集積回路上で送信モードおよび受信モード間で切り替えるための方法であって、前記方法は、
    送信モードで動作することへ切り替えることと；
    送信増幅器デバイスをＯＮにすること、ここにおいて、前記送信増幅器デバイスは、
    第１のトランジスタと、
    第２のトランジスタと、ここにおいて、前記第１のインダクタは、前記第１のトランジスタを前記第２のトランジスタに結合する、
    を備える；
    低雑音増幅器デバイスをＯＦＦにすること、ここにおいて、前記低雑音増幅器デバイスは、
    第３のトランジスタと、ここにおいて、第２のインダクタは、前記第１のインダクタを前記第３のトランジスタに結合し、第３のインダクタは、前記第３のトランジスタをグラウンドに結合する、
    第４のトランジスタと、ここにおいて、変圧器は、前記第４のトランジスタをミキサに結合する、
    を備える；
    ダイプレクサへ送信信号を送信すること；
    受信モードで動作することへ切り替えること；
    前記低雑音増幅器デバイスをＯＮにし、
    前記送信増幅器デバイスをＯＦＦにすること；
    前記ダイプレクサから信号を受信すること；
    を備える、
    方法。
20. 前記送信増幅器デバイスは駆動増幅器を形成し、前記第１のトランジスタはｎタイプトランジスタであり、前記第２のトランジスタはｐタイプトランジスタであり、駆動増幅器入力は前記第１のトランジスタのゲートに結合される、請求項１９に記載の方法。
21. 前記送信増幅器デバイスは駆動増幅器を形成し、前記第１のトランジスタはｐタイプトランジスタであり、前記第２のトランジスタはｎタイプトランジスタであり、駆動増幅器入力は前記第２のトランジスタのゲートに結合される、請求項１９に記載の方法。
22. 前記第１のトランジスタのドレインは第１のノードに結合され、前記第１のインダクタは前記第１のノードと第２のノードとの間で結合され、前記第２のトランジスタのソースは前記第２のノードに結合される、請求項２０に記載の方法。
23. 前記第３のトランジスタはｎタイプのトランジスタであり、前記第４のトランジスタはｎタイプのトランジスタであり、前記第３のインダクタは前記第３のトランジスタのソースに結合され、前記第３のトランジスタのドレインは前記第４のトランジスタのソースに結合され、前記第４のトランジスタのドレインは前記変圧器に結合される、請求項１９に記載の方法。
24. 磁気結合が、前記第１のインダクタ、前記第２のインダクタ、および前記第３のインダクタの間で生じる、請求項１９に記載の方法。
25. 前記第１のインダクタ、前記第２のインダクタ、および前記第３のインダクタは、結合整合回路の一部である、請求項１９に記載の方法。
26. 前記送信増幅器デバイスは、第２の調和トラップをさらに備える請求項１９に記載の方法。
27. 前記送信増幅器デバイスは電力増幅器を形成し、前記送信増幅器デバイスは第４のインダクタをさらに備え、前記第１のインダクタは前記第１のインダクタと前記第４のインダクタとの間の磁気結合によって前記第２のトランジスタに前記第１のトランジスタを結合し、前記第４のインダクタはソース電圧と前記第１のトランジスタのドレインとの間で結合される、請求項１９に記載の方法。
28. 前記第１のインダクタは第１のノードに結合され、前記第１のノードは前記ダイプレクサに結合される、請求項１９に記載の方法。
29. 前記集積回路は、
    前記第１のノードと前記ダイプレクサとの間で結合された第１の直流ブロッキングキャパシタと、
    前記第３のインダクタと前記第３のトランジスタのゲートとの間で結合された第２の直流ブロッキングキャパシタと、
    を備える請求項２８に記載の方法。
30. 前記送信増幅器デバイスは、
    第５のインダクタと；
    第５のトランジスタと、ここにおいて、前記第１のインダクタと前記第５のインダクタは、前記第５のトランジスタと前記第２のトランジスタとの間で磁気結合を形成する；
    をさらに備える請求項２７に記載の方法。
31. 前記第１のトランジスタのゲートは第１の差動電力増幅器入力に結合され、前記第５のトランジスタのゲートは第２の差動電力増幅器入力に結合される、請求項３０に記載の方法。
32. 前記送信増幅器デバイスは第６のトランジスタをさらに備え、キャパシタは前記第１のインダクタと前記第６のトランジスタとの間で結合される、請求項３０に記載の方法。
33. 前記第１のインダクタは第１のノードに結合され、前記第１のノードはダイプレクサに結合され、前記送信増幅器は第６のトランジスタと第７のトランジスタをさらに備え、前記第６のトランジスタは第１のカスコードデバイスを形成するために前記第１のトランジスタと前記第４のインダクタとの間で結合され、前記第７のトランジスタは第２のカスコードデバイスを形成するために前記第５のトランジスタと前記第５のインダクタとの間で結合され、前記第１のノードに結合された駆動増幅器回路をＯＮにすることをさらに備え、前記駆動増幅器回路は駆動増幅器と、前記駆動増幅器と前記第１のノードとの間の結合をＯＮとＯＦＦに切り替えるための回路と、を備える、請求項３１に記載の方法。
34. 前記駆動増幅器と前記第１のノードとの間の前記結合を切り替える前記回路は、低電力送信モード中はＯＮであり、そうでない場合にはＯＦＦである、請求項３３に記載の方法。
35. 高電力送信モード中、前記駆動増幅器回路、前記第３のトランジスタおよび前記第４のトランジスタはＯＦＦにされ、前記第１のトランジスタ、前記第２のトランジスタ、および前記第６のトランジスタはＯＮにされる、請求項３３に記載の方法。
36. 送信モードおよび受信モード間で切り替えるための装置であって、
    送信モードで動作することへ切り替えるための手段と；
    送信増幅器デバイスをＯＮにするための手段と、ここにおいて、前記送信増幅器デバイスは、
    第１のトランジスタと、
    第２のトランジスタと、ここにおいて、第１のインダクタは、前記第１のトランジスタを前記第２のトランジスタに結合する、
    を備える；
    低雑音増幅器デバイスをＯＦＦにするための手段と、ここにおいて、前記低雑音増幅器デバイスは、
    第３のトランジスタと、ここにおいて、第２のインダクタは、前記第１のインダクタを前記第３のトランジスタに結合し、第３のインダクタは、前記第３のトランジスタをグラウンドに結合する、
    第４のトランジスタと、ここにおいて、変圧器は、前記第４のトランジスタをミキサに結合する、
    を備える；
    ダイプレクサへ送信信号を送信するための手段と；
    受信モードで動作することへ切り替えるための手段と；
    前記低雑音増幅器デバイスをＯＮにするための手段と；
    前記送信増幅器デバイスをＯＦＦにするための手段と；
    前記ダイプレクサから信号を受信するための手段と；
    を備える装置。
37. 送信モードおよび受信モード間で切り替えるために構成された無線デバイスのためのコンピュータプログラムプロダクトであって、命令を有する非一時的なコンピュータ可読媒体を備える前記コンピュータプログラムプロダクトであって、前記命令は、
    送信モードで動作するように無線デバイスに切り替えさせるためのコードと；
    送信増幅器デバイスを前記無線デバイスにＯＮにさせるためのコードと、
    ここにおいて、前記送信増幅器デバイスは、
    第１のトランジスタと、
    第２のトランジスタと、ここにおいて、前記第１のインダクタは、前記第１のトランジスタを前記第２のトランジスタに結合する、
    を備える；
    低雑音増幅器デバイスを前記無線デバイスにＯＦＦにさせるためのコードと、
    前記低雑音増幅器デバイスは、
    第３のトランジスタと、ここにおいて、第２のインダクタは、前記第１のインダクタを前記第３のトランジスタに結合し、第３のインダクタは、前記第３のトランジスタをグラウンドに結合する、
    第４のトランジスタと、ここにおいて、変圧器は、前記第４のトランジスタをミキサに結合する、
    を備える；
    ダイプレクサへ送信信号を前記無線デバイスに送信させるためのコードと；
    受信モードで動作することへ前記無線デバイスに切り替えさせるためのコードと；
    前記低雑音増幅器デバイスを前記無線デバイスにＯＮにさせるためのコードと；
    前記送信増幅器デバイスを前記無線デバイスにＯＦＦにさせるためのコードと；
    前記ダイプレクサから信号を前記無線デバイスに受信させるためのコードと；
    を備える、
    コンピュータプログラムプロダクト。

Images