JP2016540449A - 低雑音増幅器（ｌｎａ）の非線形２次生成物に関するひずみ消去 - Google Patents

低雑音増幅器（ｌｎａ）の非線形２次生成物に関するひずみ消去 Download PDF

Info

Publication number
JP2016540449A
JP2016540449A JP2016538697A JP2016538697A JP2016540449A JP 2016540449 A JP2016540449 A JP 2016540449A JP 2016538697 A JP2016538697 A JP 2016538697A JP 2016538697 A JP2016538697 A JP 2016538697A JP 2016540449 A JP2016540449 A JP 2016540449A
Authority
JP
Japan
Prior art keywords
lna stage
auxiliary
main
stage
lna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016538697A
Other languages
English (en)
Other versions
JP6208366B2 (ja
Inventor
ジャナキルアム・ガネシュ・サンカラナラヤナン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016540449A publication Critical patent/JP2016540449A/ja
Application granted granted Critical
Publication of JP6208366B2 publication Critical patent/JP6208366B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/09—A balun, i.e. balanced to or from unbalanced converter, being present at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/151—A source follower being used in a feedback circuit of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/181—A coil being added in the gate circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

デバイスは、シングルエンド通信信号を増幅するように構成される主低雑音増幅器(LNA)段と、主LNA段に結合されるとともに、主LNA段によって生成される非線形2次生成物を消去するように構成される補助LNA段と、主LNA段の出力および補助LNA段の出力を受けるように構成される負荷回路とを含み、負荷回路は、シングルエンド通信信号を差動信号に変換するように構成される。

Description

本開示は、一般に、電子装置に関し、より詳細には、トランスミッタおよびレシーバに関する。
無線周波数(RF)トランシーバでは、通信信号は通常、受信チェーンと時々呼ばれる受信回路によって受信されダウンコンバートされる。受信チェーンは通常、通信信号の中に含まれる情報を復元するために、受信フィルタ、低雑音増幅器(LNA)、ミキサ、局部発振器(LO)、電圧制御発振器(VCO)、ベースバンドフィルタ、および他の構成要素を含む。トランシーバはまた、別のトランシーバの中のレシーバへの通信信号の伝送を可能にする回路を含む。トランシーバは、通常は周波数バンドを指す複数の周波数範囲にわたって動作することができる場合がある。その上、単一のトランシーバは、同じ周波数バンドの中に存在してもよいが実際の周波数において重ならない場合がある複数のキャリア信号、不連続キャリアと呼ばれる配置を使用して動作するように構成されてもよい。
いくつかの事例では、複数の送信周波数および/または複数の受信周波数を使用して動作するように構成される単一のトランスミッタまたはレシーバを有することが望ましい。レシーバが2つ以上の受信信号を同時に受信可能であるために、2つ以上の受信パスの同時動作が必要である。そのようなシステムは、「キャリアアグリゲーション」システムと時々呼ばれる。「キャリアアグリゲーション」という用語は、バンド間キャリアアグリゲーションおよびバンド内キャリアアグリゲーションを含むシステムを指す場合がある。バンド内キャリアアグリゲーションは、同じ通信バンドの中に存在する2つの別個の不連続なキャリア信号の処理を指す。現在、これらの不連続キャリアが互いに近い場合があっても、通常、各キャリアを処理するために別個の受信チェーンが必要である。そのようなキャリアアグリゲーションレシーバを実装するとき、あるキャリアからの電力が別のキャリアのダウンコンバージョンに干渉する場合があり(相互変調ひずみと呼ばれ、2次関数として発生するときはIM2と呼ばれるものを引き起こす)、そのことが「レシーバ感度抑圧(receiver desensitization)」または「レシーバデセンス」とも呼ばれる状態である、レシーバの感度を抑圧することにつながるおそれがある。レシーバ感度抑圧は、低雑音増幅器(LNA)の動作によって引き起こされる2次ひずみの存在に起因して発生する場合がある。2次インターセプトポイント(IIP2)は、非線形のシステムおよびデバイス、この例では、LNAによって生成される2次ひずみを定量化する、線形性の測定値を指す。
低い電力レベルにおいて、LNAの基本的な出力電力は入力電力に対して1対1の比(dBに換算して)で増加するが、2次出力電力は2対1の比で増加する。LNAが飽和に達するほど入力電力が十分大きい場合、出力電力は1次および2次のケースの両方において横ばいになる。
実際の電力レベルが通常ははるかに小さい電力レベルにおける飽和に起因して横ばいになるので、2次インターセプトポイント(IIP2)は、外挿された1次および2次の線がグラフ上で交わる出力電力点である。
2次非線形性によって引き起こされるレシーバ感度抑圧、詳細には、LNAによって引き起こされるレシーバ感度抑圧を低減することが望ましい。
図の中では、別段に示されない限り、様々な図の全体を通して、同様の参照番号は同様の部分を指す。"102a"または"102b"などの文字指定を伴う参照番号の場合、文字指定は、同じ図に存在する2つの同様の部分または要素を区別する場合がある。参照番号の文字指定は、参照番号が、すべての図において同じ参照番号を有するすべての部分を包含することが意図される場合には、省略される場合がある。
ワイヤレス通信システムと通信するワイヤレスデバイスを示す図である。 連続バンド内キャリアアグリゲーション(CA)の一例を示すグラフ図である。 不連続バンド内CAの一例を示すグラフ図である。 同じバンドグループの中のバンド間CAの一例を示すグラフ図である。 異なるバンドグループの中のバンド間CAの一例を示すグラフ図である。 本開示の例示的な技法が実施されてもよいワイヤレスデバイスのブロック図である。 LNAにおける非線形2次ひずみ生成物を消去するために使用することができる低雑音増幅器(LNA)を有する回路の例示的な実施形態を示す概略図である。 LNAにおける非線形2次ひずみ生成物を消去するために使用することができる低雑音増幅器(LNA)を有する回路の別の例示的な実施形態を示す概略図である。 LNAにおける非線形2次ひずみ生成物を消去するために使用することができる低雑音増幅器(LNA)を有する回路の例示的な代替実施形態を示す概略図である。 LNAにおける非線形2次ひずみ生成物を消去するために使用することができる低雑音増幅器(LNA)を有する回路の例示的な実施形態の動作を記述するフローチャートである。
「例示的」という言葉は、「例、事例、または例示として役立つ」ことを意味するように本明細書において使用される。「例示的」として本明細書に記載されるいずれの態様も、必ずしも他の態様よりも好ましいか、または有利であると解釈されるとは限らない。
本明細書では、「アプリケーション」という用語は、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなどの、実行可能なコンテンツを有するファイルを含む場合もある。加えて、本明細書において参照される「アプリケーション」は、開くことが必要な場合があるドキュメント、またはアクセスされる必要がある他のデータファイルなどの、本質的に実行可能ではないファイルを含む場合もある。
「コンテンツ」という用語は、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなどの、実行可能なコンテンツを有するファイルを含む場合もある。加えて、本明細書において参照される「コンテンツ」は、また、開くことが必要な場合があるドキュメント、またはアクセスされる必要がある他のデータファイルなどの、本質的に実行可能でないファイルを含む場合もある。
本開示の例示的な実施形態は、低雑音増幅器(LNA)の非線形2次ひずみ生成物を消去するために補助経路を使用するひずみ消去方式を対象とし、受信信号を増幅するためにLNAを使用する任意のレシーバシステムに適用することができる。例示的な一実施形態では、補助LNA段および主LNA段は、負荷回路として動作する中央タップ付き変圧器に出力を提供する。例示的な一実施形態では、補助LNA段は、主LNA段によって生成される非線形生成物を消去する非線形生成物を生成する。例示的な一実施形態では、負荷回路はまた、補助LNA段によって生成される非線形生成物が、主LNA段によって生成される非線形生成物のレベルに整合することができるように、補助LNA段出力と分岐して接続される減衰器として動作する調整可能な抵抗を有する。別の例示的な実施形態では、負荷回路の1次側は、補助LNA段によって生成される非線形生成物が主LNA段によって生成される非線形生成物のレベルに減衰器を用いることなく整合することができるように、非中央タップ付き構成で設けられる。例示的な一実施形態では、補助LNA段は、たとえば、キャリアアグリゲーション通信方法において、IM2消去が望まれるときのみ動作可能となるように制御される。
図1は、ワイヤレス通信システム120と通信するワイヤレスデバイス110を示す図である。ワイヤレス通信システム120は、ロングタームエボリューション(LTE)システム、符号分割多元接続(CDMA)システム、モバイル通信用グローバルシステム(GSM(登録商標))システム、ワイヤレスローカルエリアネットワーク(WLAN)システム、またはいくつかの他のワイヤレスシステムであってもよい。CDMAシステムは、広帯域CDMA(WCDMA(登録商標))、CDMA 1X、エボリューションデータオプティマイズド(EVDO)、時分割同期CDMA(TD-SCDMA)、またはCDMAのいくつかの他のバージョンを実装してもよい。簡単のために、図1は、2つの基地局130および132ならびに1つのシステムコントローラ140を含むワイヤレス通信システム120を示す。一般に、ワイヤレス通信システムは、任意の数の基地局および任意の数のネットワークエンティティを含んでもよい。
ワイヤレスデバイス110は、ユーザ機器(UE)、モバイルステーション、端末、アクセス端末、加入者ユニット、ステーションなどと呼ばれる場合もある。ワイヤレスデバイス110は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末(PDA)、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、タブレット、コードレスフォン、ワイヤレスローカルループ(WLL)ステーション、Bluetooth(登録商標)デバイスなどであってもよい。ワイヤレスデバイス110は、ワイヤレス通信システム120と通信してもよい。ワイヤレスデバイス110はまた、放送局(たとえば、放送局134)からの信号、1つまたは複数の全地球航法衛星システム(GNSS)における衛星(たとえば、衛星150)からの信号などを受信してもよい。ワイヤレスデバイス110は、LTE、WCDMA、CDMA 1X、EVDO、TD-SCDMA、GSM、802.11などのワイヤレス通信用の、1つまたは複数の無線技術をサポートしてもよい。
ワイヤレスデバイス110は、複数のキャリア上での動作であるキャリアアグリゲーションをサポートしてもよい。キャリアアグリゲーションは、マルチキャリア動作と呼ばれる場合もある。ワイヤレスデバイス110は、1000メガヘルツ(MHz)よりも低い周波数を包含する低バンド(LB)、1000MHzから2300MHzまでの周波数を包含する中バンド(MB)、および/または2300MHzよりも高い周波数を包含する高バンド(HB)において動作することができる場合がある。たとえば、低バンドは698〜960MHzを包含してもよく、中バンドは1475〜2170MHzを包含してもよく、高バンドは2300〜2690MHzおよび3400〜3800MHzを包含してもよい。低バンド、中バンド、および高バンドは、バンドの3つのグループ(すなわち、バンドグループ)を指し、各バンドグループは、いくつかの周波数バンド(または、単に「バンド」)を含む。各バンドは、最高200MHzを包含してもよく、1つまたは複数のキャリアを含んでもよい。各キャリアは、LTEにおいて最高20MHzを包含してもよい。LTEリリース11は、LTE/UMTSバンドと呼ばれ3GPP TS36.101において記載される35バンドをサポートする。ワイヤレスデバイス110は、LTEリリース11において、1つまたは2つのバンドの中の最高5つのキャリアを用いて構成されてもよい。
一般に、キャリアアグリゲーション(CA)は、2つのタイプ、すなわち、バンド内CAおよびバンド間CAに分類されてもよい。バンド内CAは、同じバンド内の複数のキャリア上での動作を指す。バンド間CAは、異なるバンドの中の複数のキャリア上での動作を指す。
図2Aは、連続バンド内キャリアアグリゲーション(CA)の一例を示すグラフ図である。図2Aに示す例では、ワイヤレスデバイス110は、低バンドにおける1つのバンドの中の4つの連続するキャリアを用いて構成される。ワイヤレスデバイス110は、同じバンド内の4つの連続するキャリア上の伝送を、送信および/または受信してもよい。
図2Bは、不連続バンド内CAの一例を示すグラフ図である。図2Bに示す例では、ワイヤレスデバイス110は、低バンドにおける1つのバンドの中の4つの不連続なキャリアを用いて構成される。キャリアは、5MHz、10MHz、またはいくつかの他の量だけ分離されてもよい。ワイヤレスデバイス110は、同じバンド内の4つの不連続なキャリア上の伝送を、送信および/または受信してもよい。
図2Cは、同じバンドグループの中のバンド間CAの一例を示すグラフ図である。図2Cに示す例では、ワイヤレスデバイス110は、低バンドにおける2つのバンドの中の4つのキャリアを用いて構成される。ワイヤレスデバイス110は、同じバンドグループにおける異なるバンドの中の4つのキャリア上の伝送を、送信および/または受信してもよい。
図2Dは、異なるバンドグループの中のバンド間CAの一例を示すグラフ図である。図2Dに示す例では、ワイヤレスデバイス110は、低バンドにおける1つのバンドの中の2つのキャリアと中バンドにおける別のバンドの中の2つのキャリアとを含む、異なるバンドグループにおける2つのバンドの中の4つのキャリアを用いて構成される。ワイヤレスデバイス110は、異なるバンドグループにおける異なるバンドの中の4つのキャリア上の伝送を、送信および/または受信してもよい。
図2A〜図2Dは、キャリアアグリゲーションの4つの例を示す。キャリアアグリゲーションはまた、バンドおよびバンドグループの他の組合せに対してサポートされてもよい。
図3は、本開示の例示的な技法が実施されてもよいワイヤレスデバイス300を示すブロック図である。図3は、トランシーバ320の一例を示す。一般に、トランスミッタ330およびレシーバ350の中で信号を調整することは、増幅器、フィルタ、アップコンバータ、ダウンコンバータなどの1つまたは複数の段によって実行されてもよい。これらの回路ブロックは、図3に示す構成と異なって配置されてもよい。さらに、図3に示さない他の回路ブロックも、トランスミッタ330およびレシーバ350の中で信号を調整するために使用されてもよい。別段に記載されていない限り、図3または各図面の中の他の図におけるいかなる信号も、シングルエンドまたは差動のいずれかであってもよい。図3におけるいくつかの回路ブロックはまた、省略されてもよい。
図3に示す例では、ワイヤレスデバイス300は、一般に、トランシーバ320およびデータプロセッサ310を備える。データプロセッサ310は、データおよびプログラムコードを記憶するためのメモリ(図示せず)を含んでもよく、一般に、アナログおよびデジタルの処理要素を備えてもよい。トランシーバ320は、双方向通信をサポートするトランスミッタ330およびレシーバ350を含む。一般に、ワイヤレスデバイス300は、任意の数の通信システム向けおよび周波数バンド向けに、任意の数のトランスミッタおよび/またはレシーバを含んでもよい。トランシーバ320の全部または一部分は、1つまたは複数のアナログの集積回路(IC)、RFのIC(RFIC)、混合信号ICなどの上に実装されてもよい。
トランスミッタまたはレシーバは、スーパーヘテロダインアーキテクチャまたはダイレクトコンバージョンアーキテクチャを用いて実装されてもよい。スーパーヘテロダインアーキテクチャでは、信号は、たとえば、レシーバの場合、ある段ではRFから中間周波数(IF)へ、そして、別の段ではIFからベースバンドへ、無線周波数(RF)とベースバンドとの間で複数の段において周波数変換される。ダイレクトコンバージョンアーキテクチャでは、信号は、RFとベースバンドとの間で1つの段において周波数変換される。スーパーヘテロダインアーキテクチャおよびダイレクトコンバージョンアーキテクチャは、異なる回路ブロックを使用してもよく、および/または異なる要件を有してもよい。図3に示す例では、トランスミッタ330およびレシーバ350は、ダイレクトコンバージョンアーキテクチャを用いて実装されている。
送信パスでは、データプロセッサ310は、送信されるべきデータを処理し、同位相(I)および直交位相(Q)のアナログ出力信号をトランスミッタ330に供給する。例示的な一実施形態では、データプロセッサ310は、データプロセッサ310によって生成されたデジタル信号を、さらなる処理のために、IおよびQのアナログ出力信号、たとえば、IおよびQの出力電流に変換するためのデジタルアナログ変換器(DAC)314aおよび314bを含む。
トランスミッタ330内では、ローパスフィルタ332aおよび332bが、それぞれ、IおよびQのアナログ送信信号をフィルタ処理して、前のデジタルアナログ変換によって引き起こされた不要なイメージを除去する。増幅器(Amp)334aおよび334bは、それぞれ、ローパスフィルタ332aおよび332bからの信号を増幅し、IおよびQのベースバンド信号を提供する。アップコンバータ340は、IおよびQのベースバンド信号を、TX LO信号発生器390からのIおよびQの送信(TX)局部発振器(LO)信号を用いてアップコンバートし、アップコンバートされた信号を提供する。フィルタ342は、アップコンバートされた信号をフィルタ処理して、周波数アップコンバージョンによって引き起こされた不要なイメージ、ならびに受信周波数バンドの中の雑音を除去する。電力増幅器(PA)344は、フィルタ342からの信号を増幅して所望の出力電力レベルを取得し、送信RF信号を提供する。送信RF信号は、デュプレクサまたはスイッチ346を通じてルーティングされ、アンテナ348を介して送信される。
受信パスでは、アンテナ348は、通信信号を受信して受信されたRF信号を提供し、受信されたRF信号は、デュプレクサまたはスイッチ346を通じてルーティングされ低雑音増幅器(LNA)352に供給される。デュプレクサ346は、RX信号がTX信号から区別されるような、固有のRX対TXデュプレクサ周波数分離を伴って動作するように設計される。受信されたRF信号は、LNA352によって増幅され、フィルタ354によってフィルタ処理されて、所望のRF入力信号を取得する。ダウンコンバージョンミキサ361aおよび361bは、フィルタ354の出力を、RX LO信号発生器380からのIおよびQの受信(RX)LO信号(すなわち、LO_IおよびLO_Q)と混合して、IおよびQのベースバンド信号を生成する。IおよびQのベースバンド信号は、増幅器362aおよび362bによって増幅され、ローパスフィルタ364aおよび364bによってさらにフィルタ処理されて、IおよびQのアナログの入力信号を取得し、IおよびQのアナログの入力信号はデータプロセッサ310に供給される。図示の例示的な実施形態では、データプロセッサ310は、アナログ入力信号を、データプロセッサ310によってさらに処理されるべきデジタル信号に変換するためのアナログデジタル変換器(ADC)316aおよび316bを含む。
図3では、TX LO信号発生器390が、周波数アップコンバージョンのために使用されるIおよびQのTX LO信号を生成し、RX LO信号発生器380が、周波数ダウンコンバージョンのために使用されるIおよびQのRX LO信号を生成する。各LO信号は、特定の基本周波数を有する周期信号である。位相ロックループ(PLL)392は、タイミング情報をデータプロセッサ310から受け取り、LO信号発生器390からのTX LO信号の周波数および/または位相を調節するために使用される制御信号を生成する。同様に、PLL382は、タイミング情報をデータプロセッサ310から受け取り、LO信号発生器380からのRX LO信号の周波数および/または位相を調節するために使用される制御信号を生成する。
ワイヤレスデバイス300は、CAをサポートしてもよく、(i)異なる周波数における複数のダウンリンクキャリア上で1つまたは複数のセルによって送信される複数のダウンリンク信号を受信してもよく、および/または(ii)複数のアップリンクキャリア上で1つまたは複数のセルへの複数のアップリンク信号を送信してもよい。
複数の受信信号が同時に処理されるCA通信環境では、特定の受信パス上の受信信号が異なる受信パス上の受信信号に結合する場合があり、異なる受信パス上の受信信号に対して動作しているレシーバの感度を損なう場合があることが起こり得る。
本開示の例示的な一実施形態では、本明細書において非線形2次生成物とも呼ばれる、LNAによって生成される非線形の2次相互変調(IM2)生成物は、ある受信パスから別の受信パスへの、または結合された他の干渉信号から対象の受信パスへの、受信エネルギーの前述の望ましくない結合によって引き起こされたNFの劣化を軽減するように実質的に消去される。LNAによって生成される非線形の2次相互変調(IM2)生成物を低減することは、レシーバの2次インターセプトポイント(IIP2)性能を改善し、したがって、レシーバを、別の受信パスからの、または一般に干渉信号からの干渉を受けにくくする。
図4は、LNA401における非線形2次生成物を消去するために使用することができる低雑音増幅器(LNA)401を有する回路400の例示的な実施形態を示す概略図である。シングルエンドの無線周波数(RF)入力信号が、外部インダクタンス402を通じて主LNA段410に供給される。主LNA段410は、トランジスタ412およびトランジスタ414を備える。例示的な一実施形態では、トランジスタ412はゲイントランジスタとして動作し、トランジスタ414はカスコードトランジスタとして動作する。トランジスタ412は、抵抗405を通じてそのゲートに印加される、接続部406上の信号vb1によってバイアスされる。接続部403上のシングルエンドRF入力信号は、トランジスタ412のゲートに供給される。トランジスタ412のソースは、ソース縮退(degeneration)インダクタンス404に接続される。トランジスタ412のドレインは、トランジスタ414のソースに結合される。主LNA段410の出力は、トランジスタ414のドレインから負荷回路430へ接続部415を介して供給される。接続部415の中を流れる電流は、“Isig_main”と呼ぶことができる。負荷回路430は誘導性回路であり、本明細書においてバラン(balun)とも呼ばれ、シングルエンドから差動への変換を実行する。負荷回路430は一般に、1次側432および2次側434を備える。シングルエンドRF通信信号は、負荷回路430の1次側432に供給される。負荷回路430の出力は、ダウンコンバージョンおよびさらなる処理のために差動RF信号としての2次側434からミキサ443に供給される。
例示的な一実施形態では、負荷回路430の1次側432は、1次側432を第1のまたは主部分436と、第2のまたは補助部分437とに分割するシステム電圧VDDにおいて、中央タップ435を含む。主部分436は、主LNA段410の出力を接続部415を介しキャパシタンス439を通じて受ける。
回路400はまた、補助LNA段420を備える。補助LNA段420は、トランジスタ422およびトランジスタ424を備える。例示的な一実施形態では、トランジスタ422はゲイントランジスタとして動作し、トランジスタ424はカスコードトランジスタとして動作する。トランジスタ422は、抵抗器423を通じてそのゲートに印加される、接続部427上の信号vb2によって制御およびバイアスされる。トランジスタ422のゲートは、トランジスタ412のドレインにキャパシタンス426を通じて接続される。トランジスタ422のドレインは、トランジスタ424のソースに結合される。補助LNA段420の出力は、トランジスタ424のドレインから負荷回路430の補助部分437に接続部425を介しキャパシタンス441を通じて供給される。接続部425の中を流れる電流は、“Isig_aux”と呼ぶことができる。例示的な一実施形態では、調整可能な抵抗を使用して実装することができる減衰器438が、負荷回路430の補助部分437と中央タップ435との間に結合される。
補助LNA段420の中での電流消費量を最小限に抑えるために、接続部425上の電流Isig_auxが接続部415上の電流Isig_mainよりも小さくなるように、トランジスタ422および424の物理的サイズは、それぞれ、トランジスタ412および414の物理的サイズよりも概して小さく、その結果、補助LNA段420によって生成される信号は主LNA段410によって生成される信号よりも小さい。動作において、たとえトランジスタ422および424がそれぞれトランジスタ412および414よりも小さくても、主LNA段410によって生成される非線形2次生成物よりも大きく、またそれを消去することができる、補助LNA段420によって生成される非線形2次生成物を生成することができるように、トランジスタ422は、概して非線形領域においてバイアスされる。このようにして、補助LNA段420の動作は、トランジスタ412によって生成される非線形2次生成物(および、すべての偶数次生成物)を、概して消去する。補助LNA段420によって生成される非線形2次生成物は、主LNA段410によって生成される非線形2次生成物よりも大きく、したがって、減衰器438を調節することにより、補助LNA段420によって生じる非線形2次生成物が主LNA段410によって生じる非線形2次生成物のレベルに整合することが可能となり、その結果、主LNA段410によって生じる非線形2次生成物は、補助LNA段420によって生じる非線形2次生成物によって消去される。減衰器438は、たとえば、デジタル制御信号(図示せず)によって制御される切替え可能な抵抗器バンクとして実装することができ、または、2次生成物と関連した周波数において補助LNA段420の利得を主LNA段410の利得に整合もしくは同等にさせるための他の方法で実装することができる。言い換えれば、減衰器438は、これらの生成物が相殺するように、補助LNA段420の非線形2次生成物の利得が主LNA段410の非線形2次生成物の利得に整合することを確実にするために使用される。
電流Isig_mainは、以下によって与えられる。
Isig_main = g1・Vs + g2・Vs2 + g3・Vs3 (式1)
電流Isig_auxは、以下によって与えられる。
Isig_aux = K・g1'・(-Vs) + K・g2'・Vs2 + K・g3'・(-Vs)3 (式2)
Isig_main-Isig_aux = (g1+Kg1')・Vs + (g2-Kg2')・Vs2+(g3+Kg3')・Vs3 (式3)
“g1”および“g1'”という項は、それぞれ、トランジスタ412および422の「実効」相互コンダクタンスを指す。-Kという項は、トランジスタ412のドレインにおけるVsの利得を指す。(g2-Kg2')・Vs2という項は、2次生成物を最大にすることができる点、すなわち、“g2'”が最大にされる点においてトランジスタ422をバイアスすることによって消去することができる。“g2'”という項は、“g1'”という項のトランジスタ422のゲート-ソース電圧(Vgs)に関する1次微分を指す。
補助LNA段420の例示的な実施形態は、既存のLNAアーキテクチャの中に容易に組み込むことができ、たとえば、2次非線形性消去が必要であるかどうかを含むいくつかのファクタに応じて、接続部427を介した制御信号を用いて動的に有効化および無効化することができる。たとえば、2次消去によって利益を得ることができるキャリアアグリゲーションが存在しているときのみ、補助LNA段420を活性化することができる。
図5は、LNA401における非線形2次ひずみ生成物を消去するために使用することができる低雑音増幅器(LNA)401を有する回路500の別の例示的な実施形態を示す概略図である。図5に示す例示的な実施形態は、ソースフォロワバッファ550、フィードバック抵抗(Rf)552、およびインダクタンス551を含む。回路500は、入力整合ネットワークを使用する代わりに、所望の50オーム整合を実現するためにフィードバック抵抗552を通じた抵抗性フィードバックを使用する。入力整合回路の代わりに抵抗性フィードバックを使用することは、接続部415上のトランジスタ414の出力と接続部403上のトランジスタ412への入力との間の望ましくないローディングにつながる場合がある。ソースフォロワバッファ550は、接続部415上のトランジスタ414の出力と接続部403上のトランジスタ412への入力との間のこの望ましくないローディングを低減するために使用される。
図6は、LNA601における非線形2次ひずみ生成物を消去するために使用することができる低雑音増幅器(LNA)601を有する回路600の例示的な代替実施形態を示す概略図である。シングルエンド無線周波数(RF)入力信号が、外部インダクタンス602を通じて主LNA段610に供給される。主LNA段610は、トランジスタ612およびトランジスタ614を備える。例示的な一実施形態では、トランジスタ612はゲイントランジスタとして動作し、トランジスタ614はカスコードトランジスタとして動作する。トランジスタ612は、抵抗605を通じてそのゲートに印加される、接続部606上の信号vb1によってバイアスされる。接続部603上のシングルエンドのRF入力信号は、トランジスタ612のゲートに供給される。トランジスタ612のソースは、ソース縮退インダクタンス604に接続される。トランジスタ612のドレインは、トランジスタ614のソースに結合される。主LNA段610の出力は、トランジスタ614のドレインから負荷回路630へ、接続部615を介しキャパシタンス639を通じて供給される。接続部615の中を流れる電流は、“Isig_main”と呼ぶことができる。負荷回路630は誘導性回路であり、本明細書においてバランと呼ぶこともでき、シングルエンドから差動への変換を実行する。負荷回路630は一般に、1次側632および2次側634を備える。シングルエンドのRF通信信号は、負荷回路630の1次側632に供給される。負荷回路630の出力は、ダウンコンバージョンおよびさらなる処理のために差動RF信号としての2次側634からミキサ643に供給される。
回路600はまた、補助LNA段620を備える。補助LNA段620は、トランジスタ622およびトランジスタ624を備える。例示的な一実施形態では、トランジスタ622はゲイントランジスタとして動作し、トランジスタ624はカスコードトランジスタとして動作する。トランジスタ622は、抵抗器623を通じてそのゲートに印加される、接続部627上の信号vb2によって制御およびバイアスされる。トランジスタ622のゲートは、トランジスタ612のドレインにキャパシタンス626を通じて接続される。トランジスタ622のドレインは、トランジスタ624のソースに結合される。補助LNA段620の出力は、トランジスタ624のドレインから負荷回路630へ接続部625を介しキャパシタンス641を通じて供給される。接続部625の中を流れる電流は、“Isig_aux”と呼ぶことができる。
例示的な一実施形態では、負荷回路630の1次側632は、1次側632を第1のまたは主部分636と、第2のまたは補助部分637とに分割するシステム電圧VDDにおいて、非中央タップ635を含む。主部分636は、主LNA段610の出力を接続部615を介しキャパシタンス639を通じて受ける。補助部分637は、補助LNA段620の出力を接続部625を介しキャパシタンス641を通じて受ける。この例示的な実施形態では、非中央タップ635は、主インダクタンス部分652のインダクタンスと異なるインダクタンスを有する補助インダクタンス部分651を確立する。
補助LNA段620の中での電流消費量を最小限に抑えるために、接続部625上の電流Isig_auxが接続部615上の電流Isig_mainよりも小さくなるように、トランジスタ622および624の物理的サイズは、それぞれ、トランジスタ612および614の物理的サイズよりも概して小さく、その結果、補助LNA段620によって生成される信号は主LNA段610によって生成される信号よりも小さい。動作において、たとえトランジスタ622および624がそれぞれトランジスタ612および614よりも小さくても、主LNA段610によって生成される非線形2次生成物よりも大きく、またそれを消去することができる、補助LNA段620によって生成される非線形2次生成物を生成することができるように、トランジスタ622は、概して非線形領域においてバイアスされる。このようにして、補助LNA段620の動作は、トランジスタ612によって生成されるいかなる非線形2次生成物(および、すべての偶数次生成物)も、概して消去する。補助LNA段620によって生成される非線形2次生成物は、主LNA段610によって生成される非線形2次生成物よりも大きく、したがって、非中央タップ635の位置を決定することによって主インダクタンス部分652のインダクタンスに対する補助インダクタンス部分651のインダクタンスを調節することは、補助LNA段620によって生じる非線形2次生成物を主LNA段610によって生じる非線形2次生成物のレベルに整合させ、その結果、主LNA段610によって生じる非線形2次生成物は、補助LNA段620によって生じる非線形2次生成物によって消去される。
補助インダクタンス部分651のインダクタンスおよび主インダクタンス部分652のインダクタンスは、非線形2次生成物と関連した周波数において補助LNA段620の利得を主LNA段610の利得に整合させるように選択される。言い換えれば、補助インダクタンス部分651のインダクタンスおよび主インダクタンス部分652のインダクタンスは、これらの生成物が2次周波数において相殺するように、補助LNA段620の2次生成物の利得が主LNA段610の2次生成物の利得に整合することを確実にするように選択される。
非中央タップ付き負荷回路630は、負荷回路630の1次側632の補助部分651のインダクタンスが負荷回路630の1次側632の主部分652のインダクタンスと異なるようにタップ635を位置決めすることによって、主LNA段610の利得に対する補助LNA段620の利得を調節するために実装することができる。たとえば、補助部分651のインダクタンスが主部分652のインダクタンスよりも小さい場合、補助LNA段620の利得は、主LNA段610の利得よりも小さいであろう。このようにして、タップ635の位置を選択することは、補助LNA段620に与えられるインダクタンスと、主LNA段610に与えられるインダクタンスとを制御することができる。
例示的な一実施形態では、負荷回路630の1次側632の補助部分651によってもたらされる低いインダクタンスは、これらの非線形2次生成物が相殺するように、非線形2次生成物が生成される周波数において補助LNA段620の利得と主LNA段610の利得とを同等にする。
補助LNA段620の例示的な実施形態は、既存のLNAアーキテクチャの中に容易に組み込むことができる。ひずみ消去技法の例示的な実施形態は、たとえば、2次非線形性の消去が必要であるかどうかを含むいくつかのファクタに応じて、接続部627を介した制御信号を用いて動的に有効化および無効化することができる。たとえば、2次消去によって利益を得ることができるキャリアアグリゲーションが存在しているときのみ、補助LNA段620を活性化することができる。
図7は、LNAにおける2次ひずみ生成物を消去するために使用することができる低雑音増幅器(LNA)を有する回路の例示的な実施形態の動作を記述するフローチャート700である。フローチャート700におけるブロックは、示された順序どおりに、または示された順序をはずれて実行することができ、いくつかの実施形態では、少なくとも部分的には並行して実行することができる。
ブロック702では、シングルエンド通信信号が、主LNA段および補助LNA段を有する主低雑音増幅器(LNA)において増幅される。ブロック704では、非線形2次生成物が補助LNA段によって生成される。
ブロック706では、補助LNA段によって生成される非線形2次生成物が、主LNA段によって生成される非線形2次生成物を消去する。ブロック708では、負荷回路が、シングルエンド通信信号を差動信号出力に変換する。
本明細書で説明されるLNA回路は、1つまたは複数のIC、アナログIC、RFIC、混合信号IC、ASIC、プリント回路基板(PCB)、電子デバイスなどの上に実装されてもよい。LNA回路はまた、相補型金属酸化物半導体(CMOS)、nチャネルMOS(NMOS)、pチャネルMOS(PMOS)、バイポーラ接合トランジスタ(BJT)、バイポーラCMOS(BiCMOS)、シリコンゲルマニウム(SiGe)、ガリウムヒ素(GaAs)、ヘテロ接合バイポーラトランジスタ(HBT)、高電子移動度トランジスタ(HEMT)、シリコンオンインシュレータ(SOI)などの、様々なICプロセス技術を用いて製作されてもよい。
本明細書で説明されるLNA回路を実装する装置は、スタンドアロンのデバイスであってもよく、またはより大きいデバイスの一部であってもよい。デバイスは、(i)スタンドアロンのIC、(ii)データおよび/または命令を記憶するためのメモリICを含んでもよい1つまたは複数のICのセット、(iii)RFレシーバ(RFR)またはRFトランスミッタ/レシーバ(RTR)などのRFIC、(iv)移動局モデム(MSM)などのASIC、(v)他のデバイス内に組み込まれてもよいモジュール、(vi)レシーバ、セルラーフォン、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、(vii)その他であってもよい。
1つまたは複数の例示的な設計では、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装されてもよい。ソフトウェアで実装される場合、機能は、1つまたは複数の命令またはコードとして、コンピュータ可読媒体上に記憶されるか、またはコンピュータ可読媒体を介して送信されてもよい。コンピュータ可読媒体は、コンピュータ記憶媒体と、コンピュータプログラムの1つの場所から別の場所への転送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、コンピュータによってアクセスすることができる任意の利用可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、または命令もしくはデータ構造の形態の所望のプログラムコードを搬送もしくは記憶するために使用することができ、コンピュータによってアクセスすることができる他の任意の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者線(DSL)、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。ディスク(disk)およびディスク(disc)は、本明細書において使用されるときに、コンパクトディスク(disc)(CD)、レーザディスク(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピーディスク(disk)およびブルーレイディスク(disc)を含み、ディスク(disk)は通常、データを磁気的に再生し、一方、ディスク(disc)は、レーザを用いてデータを光学的に再生する。上記のものの組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
本明細書で使用される場合、「コンポーネント」、「データベース」、「モジュール」、「システム」などの用語は、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアのいずれかである、コンピュータ関連のエンティティを指すものとする。たとえば、コンポーネントは、限定はされないが、プロセッサ上で実行されているプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行のスレッド、プログラム、および/またはコンピュータであってもよい。例示として、コンピューティングデバイス上で実行されているアプリケーションと、コンピューティングデバイスの両方が、コンポーネントであってもよい。1つまたは複数のコンポーネントは、プロセスおよび/または実行スレッド内に存在してもよく、コンポーネントは、1つのコンピュータに局在していてもよく、および/または、2つ以上のコンピュータに分散されていてもよい。加えて、これらのコンポーネントは、様々なデータ構造を記憶した様々なコンピュータ可読媒体から実行してもよい。コンポーネントは、1つまたは複数のデータパケット(たとえば、ローカルシステム、分散システム中の別のコンポーネントと対話する、および/または、信号によってインターネットなどのネットワークにわたって他のシステムと対話する、1つのコンポーネントからのデータ)を有する信号などに従って、ローカルプロセスおよび/またはリモートプロセスによって通信してもよい。
選択された態様が詳細に示され説明されてきたが、以下の特許請求の範囲によって定義されるような本発明の趣旨および範囲から逸脱することなく、本明細書において様々な置換および改変を実施できることが理解されよう。
110 ワイヤレスデバイス
120 ワイヤレス通信システム
130 基地局
132 基地局
134 放送局
140 システムコントローラ
150 衛星
300 ワイヤレスデバイス
310 データプロセッサ
314a〜b デジタルアナログ変換器
316a〜b アナログデジタル変換器
320 トランシーバ
330 トランスミッタ
332a〜b ローパスフィルタ
334a〜b 増幅器
340 アップコンバータ
342 フィルタ
344 電力増幅器
346 デュプレクサまたはスイッチ
348 アンテナ
350 レシーバ
352 低雑音増幅器
354 フィルタ
361a〜b ダウンコンバージョンミキサ
362a〜b 増幅器
364a〜b ローパスフィルタ
380 RX LO信号発生器
390 TX LO信号発生器
392 位相ロックループ
401 低雑音増幅器
402 外部インダクタンス
404 ソース縮退インダクタンス
410 主LNA段
412 ゲイントランジスタ
414 カスコードトランジスタ
420 補助LNA段
430 負荷回路
432 1次側
434 2次側
435 中央タップ
438 減衰器
443 ミキサ
550 ソースフォロワバッファ
552 フィードバック抵抗
601 低雑音増幅器
602 外部インダクタンス
604 ソース縮退インダクタンス
610 主LNA段
612 ゲイントランジスタ
614 カスコードトランジスタ
620 補助LNA段
630 負荷回路
632 1次側
634 2次側
635 非中央タップ
643 ミキサ

Claims (18)

  1. シングルエンド通信信号を増幅するように構成される主低雑音増幅器(LNA)段と、
    前記主LNA段に結合される補助LNA段であって、前記主LNA段によって生成される非線形2次生成物を消去するように構成される補助LNA段と、
    前記主LNA段の出力および前記補助LNA段の出力を受けるように構成される負荷回路であって、前記シングルエンド通信信号を差動信号に変換するように構成される負荷回路と
    を備えるデバイス。
  2. 前記主LNA段は、カスコードトランジスタ構成を備え、前記補助LNA段は、カスコードトランジスタ構成を備え、前記補助LNA段は、前記主LNA段の第1のトランジスタのドレインに結合されるゲートを有する第1のトランジスタを備える、請求項1に記載のデバイス。
  3. 前記主LNA段の出力は、前記負荷回路の1次側の第1の部分に結合され、前記補助LNA段の出力は、前記負荷回路の前記1次側の第2の部分に結合される、請求項2に記載のデバイス。
  4. 前記補助LNA段によって生成される信号が前記主LNA段によって生成される信号よりも小さくなるように、前記補助LNA段の第1のトランジスタおよび第2のトランジスタは、それぞれ、前記主LNA段の第1のトランジスタおよび第2のトランジスタよりも小さい、請求項3に記載のデバイス。
  5. 前記補助LNA段は、前記補助LNA段によって生成される非線形生成物が前記主LNA段によって生成される非線形生成物よりも大きくなるように、非線形領域においてバイアスされる、請求項4に記載のデバイス。
  6. 前記主LNA段の入力と出力との間に結合されるソースフォロワバッファおよびフィードバック抵抗をさらに備える、請求項5に記載のデバイス。
  7. 前記補助LNA段は、キャリアアグリゲーション受信モードにおいて有効化される、請求項5に記載のデバイス。
  8. 前記負荷回路および前記補助LNA段と関連した減衰器をさらに備え、前記減衰器は、前記補助LNA段の利得と前記主LNA段の利得とを、2次周波数において同等にするように構成される、請求項5に記載のデバイス。
  9. 前記負荷回路の前記1次側の前記第1の部分は主インダクタンス部分を備え、前記負荷回路の前記1次側の前記第2の部分は補助インダクタンス部分を備え、前記主インダクタンス部分は前記補助インダクタンス部分のインダクタンスと異なるインダクタンスを有し、前記主インダクタンス部分と前記補助インダクタンス部分との間の前記インダクタンス差は、前記補助LNA段の利得と前記主LNA段の利得とを、2次周波数において同等にするように構成される、請求項5に記載のデバイス。
  10. 補助LNA段に結合される主LNA段を有する低雑音増幅器(LNA)においてシングルエンド通信信号を増幅するステップと、
    前記補助LNA段において非線形2次生成物を生成するステップと、
    前記主LNA段によって生成される非線形2次生成物を前記補助LNA段によって生成される前記非線形2次生成物を使用して消去するステップと、
    前記シングルエンド通信信号を差動信号に変換するステップと
    を備える方法。
  11. 前記主LNA段によって生成される非線形生成物よりも大きい非線形生成物を前記補助LNA段において生成するように、非線形領域において前記補助LNA段をバイアスするステップをさらに備える、請求項10に記載の方法。
  12. 前記補助LNA段をキャリアアグリゲーション受信モードにおいて有効化するステップをさらに備える、請求項11に記載の方法。
  13. 前記補助LNA段の利得と前記主LNA段の利得とを、2次周波数において同等にするステップをさらに備える、請求項11に記載の方法。
  14. シングルエンド通信信号を増幅するための手段と、
    第1の増幅器手段によって生成される非線形2次生成物を第2の増幅器手段によって生成される非線形2次生成物を使用して消去するための手段と、
    前記シングルエンド通信信号を差動信号に変換するための手段と
    を備えるデバイス。
  15. 前記第1の増幅器手段によって生成される非線形生成物よりも大きい非線形生成物を前記第2の増幅器手段において生成するように、非線形領域において前記第2の増幅器手段をバイアスするための手段をさらに備える、請求項14に記載のデバイス。
  16. 前記第2の増幅器手段をキャリアアグリゲーション受信モードにおいて有効化するための手段をさらに備える、請求項15に記載のデバイス。
  17. 前記第2の増幅器手段の利得と前記第1の増幅器手段の利得とを、2次周波数において同等にするための手段をさらに備える、請求項15に記載のデバイス。
  18. 同等にするための前記手段は、前記第2の増幅器手段の利得を減衰させるための手段を備える、請求項17に記載のデバイス。
JP2016538697A 2013-12-19 2014-12-17 低雑音増幅器（ｌｎａ）の非線形２次生成物に関するひずみ消去 Expired - Fee Related JP6208366B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/133,719 2013-12-19
US14/133,719 US9178473B2 (en) 2013-12-19 2013-12-19 Distortion cancellation for low noise amplifier (LNA) non-linear second order products
PCT/US2014/070772 WO2015095289A1 (en) 2013-12-19 2014-12-17 Distortion cancellation for low noise amplifier (lna) non-linear second order products

Publications (2)

Publication Number Publication Date
JP2016540449A true JP2016540449A (ja) 2016-12-22
JP6208366B2 JP6208366B2 (ja) 2017-10-04

Family

ID=52350331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016538697A Expired - Fee Related JP6208366B2 (ja) 2013-12-19 2014-12-17 低雑音増幅器（ｌｎａ）の非線形２次生成物に関するひずみ消去

Country Status (7)

Country Link
US (1) US9178473B2 (ja)
EP (1) EP3084957A1 (ja)
JP (1) JP6208366B2 (ja)
KR (1) KR101672340B1 (ja)
CN (1) CN105830341B (ja)
BR (1) BR112016014144A2 (ja)
WO (1) WO2015095289A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017006866A1 (ja) * 2015-07-03 2017-01-12 株式会社村田製作所 フロントエンドモジュール
KR101690431B1 (ko) * 2015-09-09 2016-12-27 숭실대학교산학협력단 능동형 발룬이 구비된 증폭기
US10317535B2 (en) 2016-03-31 2019-06-11 Samsung Electronics Co., Ltd Method and apparatus for second order intercept point (IP2) calibration
US10250195B2 (en) 2016-11-18 2019-04-02 Samsung Electronics Co., Ltd. Receiver receiving wideband radio frequency signal, wireless communication device including the same, and method of operating the wireless communication device
CN106788278B (zh) * 2016-12-01 2020-12-01 西北工业大学 Ku波段低噪声放大器
CN106803746B (zh) * 2016-12-14 2020-09-04 上海集成电路研发中心有限公司 一种低噪声放大器
US10566937B2 (en) 2016-12-16 2020-02-18 Qualcomm Incorporated Post distortion cancellation with phase shifter diode for low noise amplifier
KR20200071491A (ko) 2018-12-11 2020-06-19 삼성전자주식회사 안테나를 통해 수신된 신호의 적어도 일부를 감쇄하기 위한 전자 장치 및 통신 신호 제어 방법
CN111277229B (zh) * 2020-02-19 2021-06-01 奉加微电子（上海）有限公司 低噪放大器及降低噪声的方法
US11689166B2 (en) 2021-02-04 2023-06-27 Analog Devices International Unlimited Company Circuitry for reducing distortion over a wide frequency range

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152262A (ja) * 1992-10-29 1994-05-31 Nec Corp 増幅回路
JP2001077641A (ja) * 1999-09-06 2001-03-23 Asahi Kasei Corp 低ノイズアンプ回路及びそれを用いた無線通信機
JP2002515196A (ja) * 1995-07-27 2002-05-21 サイエンティフィック−アトランタ・インコーポレーテッド ケーブル・テレビジョン用電界効果トランジスタ線路増幅器
JP2009504096A (ja) * 2005-08-02 2009-01-29 クゥアルコム・インコーポレイテッド アクティブポストディストーション線形化を有する増幅器
JP2011507459A (ja) * 2007-12-18 2011-03-03 クゥアルコム・インコーポレイテッド 低ノイズ及び低入力容量の差動ｍｄｓｌｎａ
JP2012054685A (ja) * 2010-08-31 2012-03-15 Asahi Kasei Electronics Co Ltd 広帯域増幅器
JP2013529435A (ja) * 2010-05-13 2013-07-18 クゥアルコム・インコーポレイテッド エリア効率の良い同時整合トランシーバ
US20130315348A1 (en) * 2012-05-25 2013-11-28 Qualcomm Incorporated Low noise amplifiers for carrier aggregation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359513B1 (en) * 2001-01-31 2002-03-19 U.S. Philips Corporation CMOS power amplifier with reduced harmonics and improved efficiency
US6559723B2 (en) * 2001-09-04 2003-05-06 Motorola, Inc. Single ended input, differential output amplifier
US6714075B2 (en) * 2001-11-16 2004-03-30 Matsushita Electric Industrial Co., Ltd. Variable gain amplifier and filter circuit
US20070003291A1 (en) 2005-06-09 2007-01-04 Kasper Bryon L Distortion cancellation in a transimpedance amplifier circuit
US7889007B2 (en) 2005-08-02 2011-02-15 Qualcomm, Incorporated Differential amplifier with active post-distortion linearization
US7471204B2 (en) 2006-07-07 2008-12-30 Broadcom Corporation Receiver architecture for canceling blocking signals
US7994865B1 (en) * 2007-06-27 2011-08-09 Marvell International Ltd. Even order distortion cancellation in single-ended input, differential output amplifiers using feedback
US8149955B2 (en) 2008-06-30 2012-04-03 Telefonaktiebolaget L M Ericsson (Publ) Single ended multiband feedback linearized RF amplifier and mixer with DC-offset and IM2 suppression feedback loop
US7902923B2 (en) * 2009-03-19 2011-03-08 Qualcomm, Incorporated Common-gate common-source amplifier
US8310312B2 (en) 2009-08-11 2012-11-13 Qualcomm, Incorporated Amplifiers with improved linearity and noise performance
US20110043286A1 (en) * 2009-08-18 2011-02-24 Gerald Youngblood Direct conversion receiver
US8594603B2 (en) * 2009-11-08 2013-11-26 The Trustees Of Columbia University In The City Of New York Systems and methods for cancelling interferers in a receiver
US9325360B2 (en) 2010-09-28 2016-04-26 Qualcomm Incorporated Reducing non-linearities in a differential receiver path prior to a mixer using calibration
US8514021B2 (en) 2011-05-19 2013-08-20 Renesas Mobile Corporation Radio frequency integrated circuit
US9025709B2 (en) * 2013-05-30 2015-05-05 Mediatek Inc. Receiver front-end circuit, communication unit and method therefor
US9178549B2 (en) * 2013-10-18 2015-11-03 Silicon Laboratories Inc. High performance, low cost receiver front end

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152262A (ja) * 1992-10-29 1994-05-31 Nec Corp 増幅回路
JP2002515196A (ja) * 1995-07-27 2002-05-21 サイエンティフィック−アトランタ・インコーポレーテッド ケーブル・テレビジョン用電界効果トランジスタ線路増幅器
JP2001077641A (ja) * 1999-09-06 2001-03-23 Asahi Kasei Corp 低ノイズアンプ回路及びそれを用いた無線通信機
JP2009504096A (ja) * 2005-08-02 2009-01-29 クゥアルコム・インコーポレイテッド アクティブポストディストーション線形化を有する増幅器
JP2011507459A (ja) * 2007-12-18 2011-03-03 クゥアルコム・インコーポレイテッド 低ノイズ及び低入力容量の差動ｍｄｓｌｎａ
JP2013529435A (ja) * 2010-05-13 2013-07-18 クゥアルコム・インコーポレイテッド エリア効率の良い同時整合トランシーバ
JP2012054685A (ja) * 2010-08-31 2012-03-15 Asahi Kasei Electronics Co Ltd 広帯域増幅器
US20130315348A1 (en) * 2012-05-25 2013-11-28 Qualcomm Incorporated Low noise amplifiers for carrier aggregation

Also Published As

Publication number Publication date
CN105830341A (zh) 2016-08-03
KR101672340B1 (ko) 2016-11-03
KR20160088948A (ko) 2016-07-26
WO2015095289A1 (en) 2015-06-25
US20150180423A1 (en) 2015-06-25
CN105830341B (zh) 2018-04-17
EP3084957A1 (en) 2016-10-26
BR112016014144A2 (pt) 2017-08-08
US9178473B2 (en) 2015-11-03
JP6208366B2 (ja) 2017-10-04

Similar Documents

Publication Publication Date Title
JP6208366B2 (ja) 低雑音増幅器（ｌｎａ）の非線形２次生成物に関するひずみ消去
US9379673B2 (en) Distortion cancellation for dual stage carrier-aggregation (CA) low noise amplifier (LNA) non-linear second order products
US9374043B2 (en) Dual stage carrier-aggregation (CA) low noise amplifier (LNA) having harmonic rejection and high linearity
JP6509888B2 (ja) 電流効率が高い低雑音増幅器（ｌｎａ）
US9425746B2 (en) Spurious signal mitigation for carrier aggregation amplifier
US9425832B2 (en) Inter carrier-aggregation isolation in a receiver
JP6181328B2 (ja) デュアル利得制御を用いたキャリアアグリゲーション増幅器
JP6643255B2 (ja) Ｒｃネットワークをもつ多段増幅器
WO2015088934A1 (en) Common gate buffer having adjustable current consumption in a receiver
US9467196B2 (en) Quadrature current-combining linearizing circuit for generating arbitrary phase and amplitude

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160610

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160610

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170906

R150 Certificate of patent or registration of utility model

Ref document number: 6208366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees