KR101672340B1 - 저 잡음 증폭기(lna) 비-선형 2차 생성물들에 대한 왜곡 상쇄 - Google Patents

저 잡음 증폭기(lna) 비-선형 2차 생성물들에 대한 왜곡 상쇄 Download PDF

Info

Publication number
KR101672340B1
KR101672340B1 KR1020167019074A KR20167019074A KR101672340B1 KR 101672340 B1 KR101672340 B1 KR 101672340B1 KR 1020167019074 A KR1020167019074 A KR 1020167019074A KR 20167019074 A KR20167019074 A KR 20167019074A KR 101672340 B1 KR101672340 B1 KR 101672340B1
Authority
KR
South Korea
Prior art keywords
lna stage
auxiliary
main
stage
lna
Prior art date
Application number
KR1020167019074A
Other languages
English (en)
Other versions
KR20160088948A (ko
Inventor
자나키람 가네쉬 산카라나라야난
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160088948A publication Critical patent/KR20160088948A/ko
Application granted granted Critical
Publication of KR101672340B1 publication Critical patent/KR101672340B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/09—A balun, i.e. balanced to or from unbalanced converter, being present at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/151—A source follower being used in a feedback circuit of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/181—A coil being added in the gate circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Abstract

디바이스는, 싱글-엔드형 통신 신호(RFin)를 증폭하도록 구성되는 메인 저 잡음 증폭기(LNA) 스테이지(410), 메인 LNA 스테이지(410)에 커플링되는 보조 LNA 스테이지(420) ― 보조 LNA 스테이지(420)는, 메인 LNA 스테이지(410)에 의해 생성되는 비-선형 2차 생성물들을 상쇄시키도록 구성됨 ―, 및 메인 LNA 스테이지(410)의 출력 및 보조 LNA 스테이지(420)의 출력을 수신하도록 구성되는 로드 회로(430)를 포함하며, 로드 회로(430)는, 싱글-엔드형 통신 신호(RFin)를 차동 신호로 변환하도록 구성된다.

Description

저 잡음 증폭기(LNA) 비-선형 2차 생성물들에 대한 왜곡 상쇄{DISTORTION CANCELLATION FOR LOW NOISE AMPLIFIER (LNA) NON-LINEAR SECOND ORDER PRODUCTS}
[0001] 본 개시내용은 일반적으로 전자분야에 관한 것으로, 더 구체적으로는, 송신기들 및 수신기들에 관한 것이다.
[0002] 라디오 주파수(RF) 트랜시버에서, 통신 신호는 통상적으로, 종종 수신 체인(chain)으로서 지칭되는 수신 회로에 의해 수신 및 하향변환된다. 수신 체인은 통상적으로, 통신 신호에 포함된 정보를 복원하기 위해, 수신 필터, 저 잡음 증폭기(LNA; low noise amplifier), 믹서, 로컬 오실레이터(LO; local oscillator), 전압 제어형 오실레이터(VCO; voltage controlled oscillator), 기저대역 필터, 및 다른 컴포넌트들을 포함한다. 트랜시버는 또한, 다른 트랜시버 내의 수신기로의 통신 신호의 송신을 가능하게 하는 회로를 포함한다. 트랜시버는, 통상적으로 주파수 대역들로 지칭되는 다수의 주파수 범위들에 걸쳐 동작하는 것이 가능할 수 있다. 또한, 동일한 주파수 대역에서 발생할 수 있지만 실제 주파수가 중첩하지 않을 수 있는 다수의 캐리어 신호들(비-인접(non-contiguous) 캐리어들로 지칭되는 어레인지먼트(arrangement))을 사용하여 동작하도록 단일 트랜시버가 구성될 수 있다.
[0003] 몇몇 예시들에서, 다수의 송신 주파수들 및/또는 다수의 수신 주파수들을 사용하여 동작하도록 구성되는 단일 송신기 또는 수신기를 갖는 것이 바람직하다. 수신기가 2개 또는 그 초과의 수신 신호들을 동시에 수신할 수 있기 위해, 2개 또는 그 초과의 수신 경로들의 동시적인 동작이 요구된다. 그러한 시스템들은 종종 "캐리어-어그리게이션(carrier-aggregation)" 시스템들로서 지칭된다. 용어 "캐리어-어그리게이션"은, 인터-대역(inter-band) 캐리어 어그리게이션 및 인트라-대역(intra-band) 캐리어 어그리게이션을 포함하는 시스템들을 지칭할 수 있다. 인트라-대역 캐리어 어그리게이션은, 동일한 통신 대역에서 발생하는 2개의 별개인 비-인접 캐리어 신호들의 프로세싱을 지칭한다. 현재, 이들 비-인접 캐리어들이 함께 근접하게 있을 수 있다 하더라도, 별개의 수신 체인은 통상적으로 각각의 캐리어를 프로세싱하도록 요구된다. 그러한 캐리어 어그리게이션 수신기를 구현하는 경우, 수신기를 둔감화시키는(desensitize) 것을 유발할 수 있는, 하나의 캐리어로부터의 전력이 다른 캐리어의 하향변환에 간섭할 수 있는(상호변조(intermodulation) 왜곡으로 지칭되는 것을 야기하며, 2차 함수로서 발생하는 경우에는 IM2로 지칭됨) 종종 "수신기 둔감화" 또는 "수신기 디센스(desense)"로서 지칭되는 조건이 가능하다. 수신기 둔감화는, 저 잡음 증폭기(LNA)의 동작에 의해 야기되는 2차 왜곡의 존재로 인해 발생할 수 있다. 2차 인터셉트 포인트(IIP2)는, 비-선형 시스템들 및 디바이스들(이러한 예에서는, LNA)에 의해 생성되는 2차 왜곡을 정량화하는 선형성의 측정을 지칭한다.
[0004] 저 전력 레벨들에서, LNA의 기본적인 출력 전력은 입력 전력에 대하여 (dB의 관점에서) 1:1 비로 상승하지만, 2차 출력 전력은 2:1 비로 상승한다. LNA가 포화(saturation)에 도달할 만큼 입력 전력이 충분히 높으면, 출력 전력은 1차 및 2차 경우들 둘 모두에서 일정하게 유지된다(flatten out).
[0005] 통상적으로 훨씬 더 낮은 전력 레벨에서의 포화로 인해 실제의 전력 레벨들이 일정하게 유지될(flatten off) 것이므로, 2차 인터셉트 포인트(IIP2)는, 추정되는 1차 및 2차 라인들이 플롯 상에서 교차하는 출력 전력 포인트이다.
[0006] 2차 비-선형성들에 의해 야기되는 수신기 둔감화, 특히 LNA에 의해 야기되는 수신기 둔감화를 감소시키는 것이 바람직할 것이다.
[0007] 도면들에서, 동일한 참조 번호들은 달리 표시되지 않으면 다양한 뷰들 전체에 걸쳐 동일한 부분들을 지칭한다. "102a" 또는 "102b"와 같은 문자 기호 지정들을 갖는 참조 번호들에 대해, 문자 기호 지정들은 동일한 도면에 존재하는 2개의 동일한 부분들 또는 엘리먼트들을 구별할 수 있다. 참조 번호들에 대한 문자 기호 지정들은, 참조 번호가 모든 도면들에서 동일한 참조 번호를 갖는 부분들 전부를 포괄하는 것으로 의도되는 경우에는 생략될 수 있다.
[0008] 도 1은 무선 통신 시스템과 통신하는 무선 디바이스를 도시하는 도면이다.
[0009] 도 2a는 인접 인트라-대역 캐리어-어그리게이션(CA)의 예를 도시하는 그래픽 도면이다.
[0010] 도 2b는 비-인접 인트라-대역 CA의 예를 도시하는 그래픽 도면이다.
[0011] 도 2c는 동일한 대역 그룹에서의 인터-대역 CA의 예를 도시하는 그래픽 도면이다.
[0012] 도 2d는 상이한 대역 그룹들에서의 인터-대역 CA의 예를 도시하는 그래픽 도면이다.
[0013] 도 3은, 본 개시내용의 예시적인 기술들이 구현될 수 있는 무선 디바이스를 도시하는 블록도이다.
[0014] 도 4는, 저 잡음 증폭기(LNA)에서의 비-선형 2차 왜곡 생성물들을 상쇄(cancel)시키는데 사용될 수 있는, LNA를 갖는 회로의 예시적인 실시예를 예시하는 개략적 도면이다.
[0015] 도 5는, 저 잡음 증폭기(LNA)에서의 비-선형 2차 왜곡 생성물(non-linear second order distortion product)들을 상쇄시키는데 사용될 수 있는, LNA를 갖는 회로의 다른 예시적인 실시예를 예시하는 개략적 도면이다.
[0016] 도 6은, 저 잡음 증폭기(LNA)에서의 비-선형 2차 왜곡 생성물들을 상쇄시키는데 사용될 수 있는, LNA를 갖는 회로의 예시적인 대안적 실시예를 예시하는 개략적 도면이다.
[0017] 도 7은, 저 잡음 증폭기(LNA)에서의 비-선형 2차 왜곡 생성물들을 상쇄시키는데 사용될 수 있는, LNA를 갖는 회로의 예시적인 실시예의 동작을 설명하는 흐름도이다.
[0018] 단어 "예시적인"은, "예, 예시, 또는 예증으로서 기능하는 것"을 의미하도록 본원에서 사용된다. "예시적인" 것으로서 본원에서 설명되는 어떠한 양상도 다른 양상들에 비해 바람직하거나 또는 유리한 것으로서 해석될 필요는 없다.
[0019] 본 설명에서, 용어 "애플리케이션"은, 오브젝트 코드, 스크립트들, 바이트 코드, 마크업 언어 파일들, 및 패치(patch)들과 같은, 실행가능한 컨텐츠를 갖는 파일들을 또한 포함할 수 있다. 부가하여, 본원에서 지칭되는 "애플리케이션"은 또한, 열릴 필요가 있을 수 있는 문서들 또는 액세스될 필요가 있는 다른 데이터 파일들과 같이, 본래 실행가능하지 않은 파일들을 포함할 수 있다.
[0020] 용어 "컨텐츠"는 또한, 오브젝트 코드, 스크립트들, 바이트 코드, 마크업 언어 파일들, 및 패치들과 같은, 실행가능한 컨텐츠를 갖는 파일들을 포함할 수 있다. 부가하여, 본원에서 지칭되는 "컨텐츠"는 또한, 열릴 필요가 있을 수 있는 문서들 또는 액세스될 필요가 있는 다른 데이터 파일들과 같이, 본래 실행가능하지 않은 파일들을 포함할 수 있다.
[0021] 본 개시내용의 예시적인 실시예들은, 저 잡음 증폭기(LNA)의 비-선형 2차 왜곡 생성물들을 상쇄하기 위해 보조 경로를 사용하는 왜곡 상쇄 방식에 관한 것이며, 수신 신호를 증폭하기 위해 LNA를 사용하는 임의의 수신기 시스템에 적용될 수 있다. 일 예시적인 실시예에서, 보조 LNA 스테이지 및 메인(main) LNA 스테이지는, 로드(load) 회로로서 동작하는 중앙 탭(center tapped) 변압기에 출력들을 제공한다. 일 예시적인 실시예에서, 보조 LNA 스테이지는, 메인 LNA 스테이지에 의해 생성되는 비-선형 생성물들을 상쇄시키는 비-선형 생성물들을 생성한다. 일 예시적인 실시예에서, 로드 회로는 또한, 감쇠기로서 동작하는 조정가능한 저항을 가지며, 조정가능한 저항은, 보조 LNA 스테이지에 의해 생성되는 비-선형 생성물들이 메인 LNA 스테이지에 의해 생성되는 비-선형 생성물들의 레벨들에 매칭될 수 있도록, 보조 LNA 스테이지 출력과 션트(shunt)로 연결된다. 다른 예시적인 실시예에서, 로드 회로의 1차 측(primary side)은, 보조 LNA 스테이지에 의해 생성되는 비-선형 생성물들이 메인 LNA 스테이지에 의해 생성되는 비-선형 생성물들의 레벨들에 감쇠기 없이 매칭될 수 있도록, 비-중앙 탭 구성으로 제공된다. 일 예시적인 실시예에서, 보조 LNA 스테이지는, 예를 들어, 캐리어-어그리게이션 통신 방법에서 IM2 상쇄가 요구되는 경우에만 동작가능하게 되도록 제어된다.
[0022] 도 1은 무선 통신 시스템(120)과 통신하는 무선 디바이스(110)를 도시하는 도면이다. 무선 통신 시스템(120)은, 롱 텀 에볼루션(Long Term Evolution)(LTE) 시스템, 코드 분할 다중 액세스(CDMA) 시스템, GSM(Global System for Mobile Communications) 시스템, 무선 로컬 영역 네트워크(WLAN) 시스템, 또는 몇몇 다른 무선 시스템일 수 있다. CDMA 시스템은 광대역 CDMA(WCDMA), CDMA 1X, EVDO(Evolution-Data Optimized), 시간 분할 동기식 CDMA(TD-SCDMA), 또는 몇몇 다른 버전의 CDMA를 구현할 수 있다. 간략화를 위해, 도 1은, 2개의 기지국들(130 및 132) 및 하나의 시스템 제어기(140)를 포함하는 무선 통신 시스템(120)을 도시한다. 일반적으로, 무선 통신 시스템은 임의의 개수의 기지국들 및 임의의 세트의 네트워크 엔티티(entity)들을 포함할 수 있다.
[0023] 무선 디바이스(110)는, 사용자 장비(UE), 모바일 스테이션, 단말, 액세스 단말, 가입자 유닛, 스테이션 등으로서 또한 지칭될 수 있다. 무선 디바이스(110)는, 셀룰러 폰, 스마트폰, 태블릿, 무선 모뎀, 개인 휴대 정보 단말(PDA), 핸드헬드(handheld) 디바이스, 랩톱 컴퓨터, 스마트북, 넷북, 태블릿, 코드리스(cordless) 폰, 무선 로컬 루프(WLL) 스테이션, Bluetooth 디바이스 등일 수 있다. 무선 디바이스(110)는 무선 통신 시스템(120)과 통신할 수 있다. 무선 디바이스(110)는 또한, 브로드캐스트 스테이션들(예컨대, 브로드캐스트 스테이션(134))로부터의 신호들, 하나 또는 그 초과의 글로벌 내비게이션 위성 시스템들(GNSS)에서의 위성들(예를 들어, 위성(150))로부터의 신호들 등을 수신할 수 있다. 무선 디바이스(110)는, LTE, WCDMA, CDMA 1X, EVDO TD-SCDMA, GSM, 802.11 등과 같은 무선 통신을 위한 하나 또는 그 초과의 라디오 기술들을 지원할 수 있다.
[0024] 무선 디바이스(110)는 다수의 캐리어들 상의 동작인 캐리어 어그리게이션을 지원할 수 있다. 캐리어 어그리게이션은 또한 멀티-캐리어 동작으로 지칭될 수 있다. 무선 디바이스(110)는 1000 메가헤르츠(MHz) 보다 낮은 주파수들을 커버하는 저-대역(LB), 1000 MHz 내지 2300 MHz의 주파수들을 커버하는 중간-대역(MB) 및/또는 2300 MHz보다 높은 주파수들을 커버하는 고-대역(HB)에서 동작하는 것이 가능할 수 있다. 예를 들어, 저-대역은 698 MHz 내지 960 MHz를 커버할 수 있고, 중간-대역은 1475 MHz 내지 2170 MHz를 커버할 수 있고, 고-대역은 2300 MHz 내지 2690 MHz 및 3400 MHz 내지 3800 MHz를 커버할 수 있다. 저-대역, 중간-대역 및 고-대역은 대역들의 3개의 그룹들(또는 대역 그룹들)을 지칭하며, 각각의 대역 그룹은 다수의 주파수 대역들(또는 단순히 "대역들")을 포함한다. 각각의 대역은 200 MHz까지 커버할 수도 있고 하나 또는 그 초과의 캐리어들을 포함할 수 있다. 각각의 캐리어는 LTE에서 20 MHz까지 커버할 수 있다. LTE 릴리즈 11은, LTE/UMTS 대역들로서 지칭되고 3GPP TS 36.101에서 열거되는 35개의 대역들을 지원한다. 무선 디바이스(110)는, LTE 릴리즈 11에서의 하나 또는 2개의 대역들에서 5개까지의 캐리어들을 갖도록 구성될 수 있다.
[0025] 일반적으로, 캐리어 어그리게이션(CA)은 2개의 타입들, 즉 인트라-대역 CA 및 인터-대역 CA로 카테고리화될 수 있다. 인트라-대역 CA는 동일한 대역 내의 다수의 캐리어들 상의 동작을 지칭한다. 인터-대역 CA는 상이한 대역들의 다수의 캐리어들 상의 동작을 지칭한다.
[0026] 도 2a는 인접 인트라-대역 캐리어-어그리게이션(CA)의 예를 도시하는 그래픽 도면이다. 도 2a에 도시된 예에서, 무선 디바이스(110)는, 저-대역의 하나의 대역에서 4개의 인접 캐리어들을 갖도록 구성된다. 무선 디바이스(110)는, 동일한 대역 내의 4개의 인접 캐리어들을 통해 송신들을 전송하고 그리고/또는 수신할 수 있다.
[0027] 도 2b는 비-인접 인트라-대역 CA의 예를 도시하는 그래픽 도면이다. 도 2b에 도시된 예에서, 무선 디바이스(110)는, 저-대역의 하나의 대역에서 4개의 비-인접 캐리어들을 갖도록 구성된다. 캐리어들은 5 MHz, 10 MHz, 또는 몇몇 다른 양만큼 분리될 수 있다. 무선 디바이스(110)는, 동일한 대역 내의 4개의 비-인접 캐리어들을 통해 송신들을 전송하고 그리고/또는 수신할 수 있다.
[0028] 도 2c는 동일한 대역 그룹에서의 인터-대역 CA의 예를 도시하는 그래픽 도면이다. 도 2c에 도시된 예에서, 무선 디바이스(110)는, 저-대역의 2개의 대역에서 4개의 캐리어들을 갖도록 구성된다. 무선 디바이스(110)는, 동일한 대역 그룹에서의 상이한 대역들 내의 4개의 캐리어들을 통해 송신들을 전송하고 그리고/또는 수신할 수 있다.
[0029] 도 2d는 상이한 대역 그룹들에서의 인터-대역 CA의 예를 도시하는 그래픽 도면이다. 도 2d에 도시된 예에서, 무선 디바이스(110)는, 저-대역의 하나의 대역 내의 2개의 캐리어들 및 중간-대역의 다른 대역 내의 2개의 캐리어들을 포함하는, 상이한 대역 그룹들에서의 2개의 대역들 내의 4개의 캐리어들을 갖도록 구성된다. 무선 디바이스(110)는, 상이한 대역 그룹들에서의 상이한 대역들 내의 4개의 캐리어들을 통해 송신들을 전송하고 그리고/또는 수신할 수 있다.
[0030] 도 2a 내지 도 2d는 캐리어 어그리게이션의 4개의 예들을 도시한다. 캐리어 어그리게이션은 또한, 대역들 및 대역 그룹들의 다른 결합들에 대해 지원될 수 있다.
[0031] 도 3은, 본 개시내용의 예시적인 기술들이 구현될 수 있는 무선 디바이스(300)를 도시하는 블록도이다. 도 3은 트랜시버(320)의 예를 도시한다. 일반적으로, 송신기(330) 및 수신기(350)에서 신호들을 컨디셔닝(conditioning)하는 것은, 증폭기, 필터, 상향변환기, 하향변환기 등의 하나 또는 그 초과의 스테이지들에 의해 수행될 수 있다. 이들 회로 블록들은 도 3에 도시된 구성과 상이하게 배열될 수 있다. 또한, 도 3에 도시되지 않은 다른 회로 블록들이 또한 송신기(330) 및 수신기(350)에서 신호들을 컨디셔닝하는데 사용될 수 있다. 달리 언급되지 않으면, 도 3, 또는 도면들에서의 임의의 다른 도해에서의 임의의 신호는, 싱글-엔드형(single-ended) 또는 차동형(differential) 중 어느 하나일 수 있다. 또한, 도 3에서의 일부 회로 블록들은 생략될 수 있다.
[0032] 도 3에 도시된 예에서, 무선 디바이스(300)는 일반적으로, 트랜시버(320) 및 데이터 프로세서(310)를 포함한다. 데이터 프로세서(310)는, 데이터 및 프로그램 코드들을 저장하기 위한 메모리(도시되지 않음)를 포함할 수 있고, 일반적으로, 아날로그 및 디지털 프로세싱 엘리먼트들을 포함할 수 있다. 트랜시버(320)는, 양-방향 통신을 지원하는 송신기(330) 및 수신기(350)를 포함한다. 일반적으로, 무선 디바이스(300)는, 임의의 개수의 통신 시스템들 및 주파수 대역들에 대한 임의의 개수의 송신기들 및/또는 수신기들을 포함할 수 있다. 트랜시버(320)의 일부 또는 그 전부는, 하나 또는 그 초과의 아날로그 집적 회로(IC)들, RF IC(RFIC)들, 믹싱된-신호 IC들 등 상에 구현될 수 있다.
[0033] 송신기 또는 수신기는, 슈퍼-헤테로다인(super-heterodyne) 아키텍쳐 또는 직접-변환 아키텍쳐로 구현될 수 있다. 슈퍼-헤테로다인 아키텍쳐에서, 신호는 다수의 스테이지들에서 라디오 주파수(RF)와 기저대역 사이에서 주파수-변환되는데, 예를 들어, 수신기의 경우, 하나의 스테이지에서 RF로부터 중간 주파수(IF)로, 그리고 그 후 다른 스테이지에서 IF로부터 기저대역으로 주파수-변환된다. 직접-변환 아키텍쳐에서, 신호는 하나의 스테이지에서 RF와 기저대역 사이에서 주파수 변환된다. 슈퍼-헤테로다인 및 직접-변환 아키텍쳐들은, 상이한 회로 블록들을 사용하고 그리고/또는 상이한 요건들을 가질 수 있다. 도 3에 도시된 예에서, 송신기(330) 및 수신기(350)는 직접-변환 아키텍쳐를 이용하여 구현된다.
[0034] 송신 경로에서, 데이터 프로세서(310)는 송신될 데이터를 프로세싱하고, 동상(in-phase)(I) 및 직교위상(quadrature)(Q) 아날로그 출력 신호들을 송신기(330)에 제공한다. 예시적인 실시예에서, 데이터 프로세서(310)는, 데이터 프로세서(310)에 의해 생성된 디지털 신호들을 I 및 Q 아날로그 출력 신호들, 예컨대, 추가적인 프로세싱을 위해 I 및 Q 출력 전류들로 변환하기 위한 디지털-아날로그-변환기(DAC; digital-to-analog-converter)들(314a 및 314b)을 포함한다.
[0035] 송신기(330) 내에서, 저역 통과 필터들(332a 및 332b)은 I 및 Q 아날로그 송신 신호들을 각각 필터링하여 앞선 디지털-아날로그 변환에 의해 야기된 원하지 않은 이미지들을 제거한다. 증폭기(Amp)들(334a 및 334b)은, 각각 저역 통과 필터들(332a 및 332b)로부터의 신호들을 증폭하고, I 및 Q 기저대역 신호들을 제공한다. 상향변환기(340)는, 송신(TX) 로컬 오실레이터(LO) 신호 생성기(390)로부터의 I 및 Q TX LO 신호들을 이용하여 I 및 Q 기저대역 신호들을 상향변환하고, 상향변환된 신호를 제공한다. 필터(342)는, 상향변환된 신호를 필터링하여, 주파수 상향변환에 의해 야기된 원하지 않은 이미지들 뿐만 아니라 수신 주파수 대역 내의 잡음을 제거한다. 전력 증폭기(PA)(344)는, 필터(342)로부터의 신호를 증폭하여 원하는 출력 전력 레벨을 획득하고, 송신 RF 신호를 제공한다. 송신 RF 신호는, 듀플렉서 또는 스위치(346)를 통해 라우팅(route)되고, 안테나(348)를 통해 송신된다.
[0036] 수신 경로에서, 안테나(348)는 통신 신호들을 수신하고, 수신된 RF 신호를 제공하며, 그 신호는 듀플렉서 또는 스위치(346)를 통해 라우팅되어 저 잡음 증폭기(LNA)(352)에 제공된다. 듀플렉서(346)는, RX 신호들이 TX 신호들과 격리되도록, 특정한 RX-TX(RX-to-TX) 듀플렉서 주파수 분리를 이용해 동작하도록 설계된다. 수신된 RF 신호가 LNA(352)에 의해 증폭되고 필터(354)에 의해 필터링되어, 원하는 RF 입력 신호가 획득된다. 하향변환 믹서들(361a 및 361b)은, 필터(354)의 출력을, 수신(RX) LO 신호 생성기(380)로부터의 I 및 Q RX LO 신호들(즉, LO_I 및 LO_Q)과 믹싱하여, I 및 Q 기저대역 신호들을 생성한다. I 및 Q 기저대역 신호들이 증폭기들(362a 및 362b)에 의해 증폭되고 저역 통과 필터들(364a 및 364b)에 의해 추가로 필터링되어 I 및 Q 아날로그 입력 신호들이 획득되며, 이 신호들은 데이터 프로세서(310)에 제공된다. 도시된 예시적인 실시예에서, 데이터 프로세서(310)는, 아날로그 입력 신호들을 데이터 프로세서(310)에 의해 추가로 프로세싱될 디지털 신호들로 변환하기 위한 아날로그-디지털-변환기(ADC; analog-to-digital-converter)들(316a 및 316b)을 포함한다.
[0037] 도 3에서, TX LO 신호 생성기(390)는 주파수 상향변환에 사용되는 I 및 Q TX LO 신호들을 생성하지만, RX LO 신호 생성기(380)는 주파수 하향변환에 사용되는 I 및 Q RX LO 신호들을 생성한다. 각각의 LO 신호는 특정한 기본 주파수를 갖는 주기적 신호이다. 위상 고정 루프(PLL)(392)는 데이터 프로세서(310)로부터 타이밍 정보를 수신하고, LO 신호 생성기(390)로부터의 TX LO 신호들의 주파수 및/또는 위상을 조정하는데 사용되는 제어 신호를 생성한다. 유사하게, PLL(382)은 데이터 프로세서(310)로부터 타이밍 정보를 수신하고, LO 신호 생성기(380)로부터의 RX LO 신호들의 주파수 및/또는 위상을 조정하는데 사용되는 제어 신호를 생성한다.
[0038] 무선 디바이스(300)는 CA를 지원할 수 있고, (i) 상이한 주파수들에서 다수의 다운링크 캐리어들을 통해 하나 또는 그 초과의 셀들에 의해 송신되는 다수의 다운링크 신호들을 수신하고 그리고/또는 (ii) 다수의 업링크 캐리어들을 통해 하나 또는 그 초과의 셀들에 다수의 업링크 신호들을 송신할 수 있다.
[0039] 다수의 수신 신호들이 동시에 프로세싱되는 CA 통신 환경에서, 특정한 신호 경로 상의 수신 신호는, 상이한 수신 경로에 커플링될 수 있고, 상이한 수신 경로 상의 수신 신호에 대해 동작하는 수신기의 민감도를 악화시키는 것이 가능하다.
[0040] 본 개시내용의 예시적인 실시예에서, LNA에 의해 생성되는 비-선형 2차 상호변조(IM2) 생성물들(본원에서 비-선형 2차 생성물들로서 또한 지칭됨)은, 위에 언급된 일 수신 경로로부터 다른 수신 경로로의 수신 에너지의 바람직하지 않은 커플링에 의해 야기되거나 또는 대상 수신 경로에 커플링되는 다른 간섭 신호들로부터 야기되는 NF에서의 임의의 열화를 완화시키도록 실질적으로 상쇄된다. LNA에 의해 생성되는 비-선형 2차 상호변조(IM2) 생성물들을 감소시키는 것은, 수신기의 2차 인터셉트 포인트(IIP2) 성능을 개선시키고, 그에 따라, 다른 수신 경로, 또는 일반적으로는 간섭 신호들로부터의 간섭에 대해 수신기가 덜 취약하게 한다.
[0041] 도 4는, 저 잡음 증폭기(LNA)(401)에서의 비-선형 2차 생성물들을 상쇄시키는데 사용될 수 있는, LNA(401)를 갖는 회로(400)의 예시적인 실시예를 예시하는 개략적 도면이다. 외부 인덕턴스(402)를 통해 싱글-엔드형 라디오 주파수(RF) 입력 신호가 메인 LNA 스테이지(410)에 제공된다. 메인 LNA 스테이지(410)는 트랜지스터(412) 및 트랜지스터(414)를 포함한다. 일 예시적인 실시예에서, 트랜지스터(412)는 이득(gain) 트랜지스터로서 동작하고, 트랜지스터(414)는 캐스코드(cascode) 트랜지스터로서 동작한다. 트랜지스터(412)는, 저항(405)을 통해 자신의 게이트에 적용되는 연결(406) 상의 신호 vb1에 의해 바이어싱된다. 연결(403) 상의 싱글-엔드형 RF 입력 신호는, 트랜지스터(412)의 게이트에 제공된다. 트랜지스터(412)의 소스는 소스 디제너레이션 인덕턴스(source degeneration inductance)(404)에 연결된다. 트랜지스터(412)의 드레인은, 트랜지스터(414)의 소스에 커플링된다. 메인 LNA 스테이지(410)의 출력은, 트랜지스터(414)의 드레인으로부터 연결(415)을 통해 로드 회로(430)에 제공된다. 연결(415)에 흐르는 전류는, "Isig_main"으로 지칭될 수 있다. 로드 회로(430)는, 유도성 회로이고 그리고 본원에서 발룬(balun)으로서 또한 지칭되며, 이는 싱글-엔드형의 차동형으로의 변환을 수행한다. 로드 회로(430)는 일반적으로, 1차 측(432) 및 2차 측(secondary side)(434)을 포함한다. 싱글-엔드형 RF 통신 신호는 로드 회로(430)의 1차 측(432)에 제공된다. 로드 회로(430)의 출력은, 하향변환 및 추가적인 프로세싱을 위해, 차동형 RF 신호로서 2차 측(434)으로부터 믹서(443)에 제공된다.
[0042] 일 예시적인 실시예에서, 로드 회로(430)의 1차 측(432)은, 시스템 전압 VDD에서 중앙 탭(435)을 포함하며, 중앙 탭(435)은, 제 1 또는 메인 부분(436) 및 제 2 또는 보조 부분(437)으로 1차 측(432)을 분할한다. 메인 부분(436)은, 연결(415)을 통해 그리고 커패시턴스(439)를 거쳐 메인 LNA 스테이지(410)의 출력을 수신한다.
[0043] 회로(400)는 또한, 보조 LNA 스테이지(420)를 포함한다. 보조 LNA 스테이지(420)는 트랜지스터(422) 및 트랜지스터(424)를 포함한다. 일 예시적인 실시예에서, 트랜지스터(422)는 이득 트랜지스터로서 동작하고, 트랜지스터(424)는 캐스코드 트랜지스터로서 동작한다. 트랜지스터(422)는, 저항기(423)를 통해 자신의 게이트에 적용되는 연결(427) 상의 신호 vb2에 의해 제어 및 바이어싱된다. 트랜지스터(422)의 게이트는 커패시턴스(426)를 통해 트랜지스터(412)의 드레인에 연결된다. 트랜지스터(422)의 드레인은 트랜지스터(424)의 소스에 커플링된다. 보조 LNA 스테이지(420)의 출력은, 트랜지스터(424)의 드레인으로부터 연결(425)을 통해 그리고 커패시턴스(441)를 거쳐 로드 회로(430)의 보조 부분(437)에 제공된다. 연결(425)에 흐르는 전류는 "Isig_aux"로서 지칭될 수 있다. 일 예시적인 실시예에서는 조정가능한 저항을 사용하여 구현될 수 있는 감쇠기(438)는, 로드 회로(430)의 보조 부분(437)과 중앙 탭(435) 사이에 커플링된다.
[0044] 보조 LNA 스테이지(420)에서의 전류 소모를 최소화하기 위해, 연결(425) 상의 전류 Isig_aux가 연결(415) 상의 전류 Isig_main보다 더 작게 함으로써 보조 LNA 스테이지(420)에 의해 생성되는 신호가 메인 LNA 스테이지(410)에 의해 생성되는 신호보다 더 작게 하기 위해서, 트랜지스터들(422 및 424)의 물리적 사이즈는 일반적으로 각각 트랜지스터들(412 및 414)의 물리적 사이즈보다 더 작다. 동작 시, 트랜지스터(422)는 일반적으로, 트랜지스터들(422 및 424)이 각각 트랜지스터들(412 및 414)보다 더 작다 하더라도, 메인 LNA 스테이지(410)에 의해 생성되는 비-선형 2차 생성물들보다 더 높고 그 생성물들을 상쇄시킬 수 있는, 보조 LNA 스테이지(420)에 의해 생성되는 비-선형 2차 생성물들이 생성될 수 있도록, 비-선형 영역에서 바이어싱된다. 이러한 방식에서, 보조 LNA 스테이지(420)의 동작은 일반적으로, 트랜지스터(412)에 의해 생성되는 비-선형 2차(및 모든 짝수 차수) 생성물들을 상쇄시킨다. 보조 LNA 스테이지(420)에 의해 생성되는 비-선형 2차 생성물들은 메인 LNA 스테이지(410)에 의해 생성되는 비-선형 2차 생성물들보다 더 높을 수 있으며, 그러므로, 감쇠기(438)를 조정하는 것은, 보조 LNA 스테이지(420)에 의해 생성되는 비-선형 2차 생성물들이 메인 LNA 스테이지(410)에 의해 생성되는 비-선형 2차 생성물들의 레벨들에 매칭되게 함으로써, 메인 LNA 스테이지(410)에 의해 생성되는 비-선형 2차 생성물들이 보조 LNA 스테이지(420)에 의해 생성되는 비-선형 2차 생성물들에 의해 상쇄되게 한다. 감쇠기(438)는, 예를 들어, 디지털 제어 신호(도시되지 않음)에 의해 제어되는 스위칭가능한 저항기 뱅크(bank)로서 구현될 수 있거나, 또는 보조 LNA 스테이지(420)의 이득을 2차 생성물들과 연관된 주파수에서 메인 LNA 스테이지(410)의 이득에 매칭시키거나 또는 등화(equalize)시키기 위한 다른 방식들로 구현될 수 있다. 다시 말해서, 보조 LNA 스테이지(420)의 비-선형 2차 생성물들의 이득이 메인 LNA 스테이지(410)의 비-선형 2차 생성물들의 이득과 매칭함으로써 이들 생성물들이 상쇄된다는 것을 보장하기 위해 감쇠기(438)가 사용된다.
[0045] 전류 Isig_main은 다음에 의해 주어진다.
Figure 112016068334421-pct00001
[0045] 전류 Isig_aux는 다음에 의해 주어진다.
Figure 112016068334421-pct00002
Figure 112016068334421-pct00003
[0047] 항들 "g1" 및 "g1'"는 각각 트랜지스터들(412 및 422)의 "유효" 트랜스컨덕턴스(transconductance)를 지칭한다. 항 -K는 트랜지스터(412)의 드레인에서 VS의 이득을 지칭한다. 항
Figure 112016068334421-pct00004
는, 2차 생성물들이 최대화될 수 있는 포인트, 즉, "g2'"가 최대화되는 포인트에서 트랜지스터(422)를 바이어싱함으로써 상쇄될 수 있다. 항 "g2'"는, 트랜지스터(422)의 게이트-소스 전압(Vgs)에 대한 항 "g1'"의 1차 차동을 지칭한다.
[0048] 보조 LNA 스테이지(420)의 예시적인 실시예들은 기존의 LNA 아키텍쳐에 용이하게 포함될 수 있으며, 예를 들어, 2차 비-선형성 상쇄가 필요한지 여부를 포함하는 다수의 팩터들에 의존하여, 연결(427)을 통한 제어 신호를 이용하여 동적으로 인에이블링(enable) 및 디스에이블링(disable)될 수 있다. 예를 들어, 보조 LNA 스테이지(420)는, 2차 상쇄로부터 이익을 얻을 수 있는 캐리어 어그리게이션이 존재하는 경우에만 활성화될 수 있다.
[0049] 도 5는, 저 잡음 증폭기(LNA)(401)에서의 비-선형 2차 왜곡 생성물들을 상쇄시키는데 사용될 수 있는, LNA(401)를 갖는 회로(500)의 다른 예시적인 실시예를 예시하는 개략적 도면이다. 도 5에 도시된 예시적인 실시예는, 소스 팔로워 버퍼(source follower buffer)(550), 피드백 저항(Rf)(552), 및 인덕턴스(551)를 포함한다. 회로(500)는, 입력 매칭 네트워크를 사용하지 않고 원하는 50 옴 매칭을 달성하기 위해, 피드백 저항(552)을 통해 저항성 피드백을 사용한다. 입력 매칭 회로 대신 저항성 피드백을 사용하는 것은, 연결(415) 상의 트랜지스터(414)의 출력과 연결(403) 상의 트랜지스터(412)로의 입력 사이의 바람직하지 않은 로딩을 유발할 수 있다. 연결(415) 상의 트랜지스터(414)의 출력과 연결(403) 상의 트랜지스터(412)로의 입력 사이의 그러한 바람직하지 않은 로딩을 감소시키기 위해 소스 팔로워 버퍼(550)가 사용된다.
[0050] 도 6은, 저 잡음 증폭기(LNA)(601)에서의 비-선형 2차 왜곡 생성물들을 상쇄시키는데 사용될 수 있는, LNA(601)를 갖는 회로(600)의 예시적인 대안적 실시예를 예시하는 개략적 도면이다. 외부 인덕턴스(602)를 통해 싱글-엔드형 라디오 주파수(RF) 입력 신호가 메인 LNA 스테이지(610)에 제공된다. 메인 LNA 스테이지(610)는 트랜지스터(612) 및 트랜지스터(614)를 포함한다. 일 예시적인 실시예에서, 트랜지스터(612)는 이득 트랜지스터로서 동작하고, 트랜지스터(614)는 캐스코드 트랜지스터로서 동작한다. 트랜지스터(612)는, 저항(605)을 통해 자신의 게이트에 적용되는 연결(606) 상의 신호 vb1에 의해 바이어싱된다. 연결(603) 상의 싱글-엔드형 RF 입력 신호가 트랜지스터(612)의 게이트에 제공된다. 트랜지스터(612)의 소스는 소스 디제너레이션 인덕턴스(604)에 연결된다. 트랜지스터(612)의 드레인은 트랜지스터(614)의 소스에 커플링된다. 메인 LNA 스테이지(610)의 출력은, 트랜지스터(614)의 드레인으로부터 연결(615)을 통해 그리고 커패시턴스(639)를 거쳐 로드 회로(630)에 제공된다. 연결(615)에 흐르는 전류는 "Isig_main"으로서 지칭될 수 있다. 로드 회로(630)는, 유도성 회로이고 그리고 본원에서 발룬으로서 또한 지칭될 수 있으며, 이는 싱글-엔드형의 차동형으로의 변환을 수행한다. 로드 회로(630)는 일반적으로, 1차 측(632) 및 2차 측(634)을 포함한다. 싱글-엔드형 RF 통신 신호는 로드 회로(630)의 1차 측(632)에 제공된다. 로드 회로(630)의 출력은, 하향변환 및 추가적인 프로세싱을 위해, 차동형 RF 신호로서 2차 측(634)으로부터 믹서(643)에 제공된다.
[0051] 회로(600)는 또한, 보조 LNA 스테이지(620)를 포함한다. 보조 LNA 스테이지(620)는 트랜지스터(622) 및 트랜지스터(624)를 포함한다. 일 예시적인 실시예에서, 트랜지스터(622)는 이득 트랜지스터로서 동작하고, 트랜지스터(624)는 캐스코드 트랜지스터로서 동작한다. 트랜지스터(622)는, 저항기(623)를 통해 자신의 게이트에 적용되는 연결(627) 상의 신호 vb2에 의해 제어 및 바이어싱된다. 트랜지스터(622)의 게이트는 커패시턴스(626)를 통해 트랜지스터(612)의 드레인에 연결된다. 트랜지스터(622)의 드레인은 트랜지스터(624)의 소스에 커플링된다. 보조 LNA 스테이지(620)의 출력은, 트랜지스터(624)의 드레인으로부터 연결(625)을 통해 그리고 커패시턴스(641)를 거쳐 로드 회로(630)에 제공된다. 연결(625)에 흐르는 전류는 "Isig_aux"로서 지칭될 수 있다.
[0052] 일 예시적인 실시예에서, 로드 회로(630)의 1차 측(632)은, 시스템 전압 VDD에서 비-중앙 탭(635)을 포함하며, 비-중앙 탭(635)은, 제 1 또는 메인 부분(636) 및 제 2 또는 보조 부분(637)으로 1차 측(632)을 분할한다. 메인 부분(636)은, 연결(615)을 통해 그리고 커패시턴스(639)를 거쳐 메인 LNA 스테이지(610)의 출력을 수신한다. 보조 부분(637)은, 연결(625)을 통해 그리고 커패시턴스(641)를 거쳐 보조 LNA 스테이지(620)의 출력을 수신한다. 이러한 예시적인 실시예에서, 비-중앙 탭(635)은, 메인 인덕턴스 부분(652)의 인덕턴스와 상이한 인덕턴스를 갖는 보조 인덕턴스 부분(651)을 설정한다.
[0053] 보조 LNA 스테이지(620)에서의 전류 소모를 최소화하기 위해, 연결(625) 상의 전류 Isig_aux가 연결(615) 상의 전류 Isig_main보다 더 작게 함으로써 보조 LNA 스테이지(620)에 의해 생성되는 신호가 메인 LNA 스테이지(610)에 의해 생성되는 신호보다 더 작게 하기 위해서, 트랜지스터들(622 및 624)의 물리적 사이즈는 일반적으로 각각 트랜지스터들(612 및 614)의 물리적 사이즈보다 더 작다. 동작 시, 트랜지스터(622)는 일반적으로, 트랜지스터들(622 및 624)이 각각 트랜지스터들(612 및 614)보다 더 작다 하더라도, 메인 LNA 스테이지(610)에 의해 생성되는 비-선형 2차 생성물들보다 더 높고 그 생성물들을 상쇄시킬 수 있는, 보조 LNA 스테이지(620)에 의해 생성되는 비-선형 2차 생성물들이 생성될 수 있도록, 비-선형 영역에서 바이어싱된다. 이러한 방식에서, 보조 LNA 스테이지(620)의 동작은 일반적으로, 트랜지스터(612)에 의해 생성되는 임의의 비-선형 2차(및 모든 짝수 차수) 생성물들을 상쇄시킨다. 보조 LNA 스테이지(620)에 의해 생성되는 비-선형 2차 생성물들은 메인 LNA 스테이지(610)에 의해 생성되는 비-선형 2차 생성물들보다 더 높을 수 있으며, 그러므로, 비-중앙 탭(635)의 위치를 결정함으로써 메인 인덕턴스 부분(652)의 인덕턴스에 관해 보조 인덕턴스 부분(651)의 인덕턴스를 조정하는 것은, 보조 LNA 스테이지(620)에 의해 생성되는 비-선형 2차 생성물들로 하여금 메인 LNA 스테이지(610)에 의해 생성되는 비-선형 2차 생성물들의 레벨들에 매칭되게 함으로써, 메인 LNA 스테이지(610)에 의해 생성되는 비-선형 2차 생성물들이 보조 LNA 스테이지(620)에 의해 생성되는 비-선형 2차 생성물들에 의해 상쇄되게 한다.
[0054] 보조 인덕턴스 부분(651)의 인덕턴스 및 메인 인덕턴스 부분(652)의 인덕턴스는, 비-선형 2차 생성물과 연관된 주파수에서 보조 LNA 스테이지(620)의 이득을 메인 LNA 스테이지(610)의 이득에 매칭시키도록 선택된다. 다시 말해서, 보조 인덕턴스 부분(651)의 인덕턴스 및 메인 인덕턴스 부분(652)의 인덕턴스는, 보조 LNA 스테이지(620)의 2차 생성물의 이득이 메인 LNA 스테이지(610)의 2차 생성물의 이득과 매칭함으로써 이들 생성물들이 2차 주파수에서 상쇄된다는 것을 보장하도록 선택된다.
[0055] 비-중앙 탭 로드 회로(630)는, 로드 회로(630)의 1차 측(632)의 보조 부분(651)의 인덕턴스가 로드 회로(630)의 1차 측(632)의 메인 부분(652)의 인덕턴스와 상이하도록, 탭(635)을 로케이팅하여 보조 LNA 스테이지(620)의 이득을 메인 LNA 스테이지(610)의 이득에 관해 조정하게 구현될 수 있다. 예를 들어, 보조 부분(651)의 인덕턴스가 메인 부분(652)의 인덕턴스보다 더 작으면, 보조 LNA 스테이지(620)의 이득은 메인 LNA 스테이지(610)의 이득보다 더 작을 것이다. 이러한 방식에서, 탭(635)의 위치의 선택은, 보조 LNA 스테이지(620)에 제공되는 인덕턴스 및 메인 LNA 스테이지(610)에 제공되는 인덕턴스를 제어할 수 있다.
[0056] 일 예시적인 실시예에서, 비-선형 2차 생성물들이 생성되는 주파수에서, 로드 회로(630)의 1차 측(632)의 보조 부분(651)에 의해 제공되는 더 낮은 인덕턴스가 보조 LNA 스테이지(620)의 이득 및 메인 LNA 스테이지(610)의 이득을 등화시킴으로써, 이들 비-선형 2차 생성물들이 상쇄된다.
[0057] 보조 LNA 스테이지(620)의 예시적인 실시예들은 기존의 LNA 아키텍쳐에 용이하게 포함될 수 있다. 왜곡 상쇄 기술의 예시적인 실시예들은, 예를 들어, 2차 비-선형성 상쇄가 필요한지 여부를 포함하는 다수의 팩터들에 의존하여, 연결(627)을 통한 제어 신호를 이용하여 동적으로 인에이블링 및 디스에이블링될 수 있다. 예를 들어, 보조 LNA 스테이지(620)는, 2차 상쇄로부터 이익을 얻을 수 있는 캐리어 어그리게이션이 존재하는 경우에만 활성화될 수 있다.
[0058] 도 7은, 저 잡음 증폭기(LNA)에서의 2차 왜곡 생성물들을 상쇄시키는데 사용될 수 있는, LNA를 갖는 회로의 예시적인 실시예의 동작을 설명하는 흐름도(700)이다. 흐름도(700)의 블록들은 도시된 순서로 또는 도시된 순서와 다르게 수행될 수 있으며, 몇몇 실시예들에서는, 적어도 부분적으로 병렬로 수행될 수 있다.
[0059] 블록(702)에서, 메인 저 잡음 증폭기(LNA) 스테이지 및 보조 LNA 스테이지를 갖는 메인 LNA 에서 싱글-엔드형 통신 신호가 증폭된다. 블록(704)에서, 보조 LNA 스테이지에 의해 비-선형 2차 생성물들이 생성된다.
[0060] 블록(706)에서, 보조 LNA 스테이지에 의해 생성되는 비-선형 2차 생성물들이 메인 LNA 스테이지에 의해 생성되는 비-선형 2차 생성물들을 상쇄시킨다. 블록(708)에서, 로드 회로가 싱글-엔드형 통신 신호를 차동 신호 출력으로 변환한다.
[0061] 본원에 설명된 LNA 회로는, 하나 또는 그 초과의 IC들, 아날로그 IC들, RFIC들, 믹싱된-신호(mixed-signal) IC들, AISC들, 인쇄 회로 보드(PCB)들, 전자 디바이스들 등 상에 구현될 수 있다. LNA 회로는 또한, 상보형 금속 산화물 반도체(CMOS), N-채널 MOS(NMOS), P-채널 MOS(PMOS), 바이폴라 접합 트랜지스터(BJT), 바이폴라-CMOS(BiCMOS), 실리콘-게르마늄(SiGe), 갈륨 비소(GaAs), 헤테로접합 바이폴라 트랜지스터(HBT)들, 고 전자 이동도 트랜지스터(high electron mobility transistor)(HEMT)들, SOI(silicon-on-insulator) 등과 같은 다양한 IC 프로세스 기술들을 이용하여 제조될 수 있다.
[0062] 본원에 설명된 LNA 회로를 구현하는 장치는, 독립형(stand-alone) 디바이스일 수 있거나 또는 더 큰 디바이스의 일부일 수 있다. 디바이스는 (i) 독립형 IC, (ii) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC들을 포함할 수 있는 하나 또는 그 초과의 IC들의 세트, (iii) RF 수신기(RFR) 또는 RF 송신기/수신기(RTR)와 같은 RFIC, (iv) 모바일 스테이션 모뎀(MSM)과 같은 ASIC, (v) 다른 디바이스들 내에 임베딩(embed)될 수 있는 모듈, (vi) 수신기, 셀룰러 폰, 무선 디바이스, 핸드셋, 또는 모바일 유닛, (vii) 기타 등등일 수 있다.
[0063] 하나 또는 그 초과의 예시적인 설계들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현되면, 기능들은 컴퓨터-판독가능 매체 상에 하나 또는 그 초과의 명령들 또는 코드로서 저장되거나 이들을 통해 송신될 수 있다. 컴퓨터-판독가능 매체들은, 일 장소에서 다른 장소로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함한 통신 매체들 및 컴퓨터 저장 매체들 양자 모두를 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수 있다. 제한이 아닌 예로서, 그러한 컴퓨터-판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 반송 또는 저장하는데 사용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속수단(connection)이 컴퓨터-판독가능 매체로 적절히 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선(twisted pair), 디지털 가입자 라인(DSL), 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들이 매체의 정의에 포함된다. 본 명세서에 사용되는 바와 같이, 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광학 디스크(disc), 디지털 다목적 디스크(digital versatile disc)(DVD), 플로피 디스크(disk) 및 blu-Ray 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 일반적으로 데이터를 자기적으로 재생하지만, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 또한, 상기의 것들의 결합들은 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.
[0064] 본 설명에서 사용되는 바와 같이, 용어들 "컴포넌트", "데이터베이스", "모듈", "시스템" 등은, 컴퓨터 관련 엔티티, 즉 하드웨어, 펌웨어, 하드웨어 및 소프트웨어의 결합, 소프트웨어 또는 실행 소프트웨어 중 어느 하나를 지칭하도록 의도된다. 예를 들어, 컴포넌트는, 프로세서 상에서 실행되는 프로세스, 프로세서, 오브젝트, 실행가능한 것, 실행 스레드, 프로그램 및/또는 컴퓨터일 수 있지만 이들로 제한되는 것은 아니다. 예시로서, 컴퓨팅 디바이스 상에서 실행되는 애플리케이션 및 컴퓨팅 디바이스 둘 모두가 컴포넌트일 수 있다. 하나 또는 그 초과의 컴포넌트들은 프로세스 및/또는 실행 스레드 내에 상주할 수 있고, 컴포넌트는 하나의 컴퓨터 상에 로컬화될 수도 있고 그리고/또는 둘 또는 그 초과의 컴퓨터들 사이에 분산될 수 있다. 부가적으로, 이들 컴포넌트들은, 다양한 데이터 구조들이 저장된 다양한 컴퓨터 판독가능 매체들로부터 실행할 수 있다. 컴포넌트들은, 이를테면 하나 또는 그 초과의 데이터 패킷들(예컨대, 로컬 시스템에서, 분산 시스템에서 및/또는 신호에 의한 다른 시스템들과의 네트워크(이를테면, 인터넷)를 통해 다른 컴포넌트와 상호 작용하는 하나의 컴포넌트로부터의 데이터)을 갖는 신호에 따라 로컬 및/또는 원격 프로세스들을 통해 통신할 수 있다.
[0065] 선택된 양상들이 상세히 예시되고 설명되었지만, 다음의 청구항들에 의해 정의되는 바와 같은 본 발명의 사상 및 범위를 벗어나지 않으면서 선택된 양상들에서 다양한 치환들 및 변경들이 이루어질 수 있음이 이해될 것이다.

Claims (18)

  1. 디바이스로서,
    싱글-엔드형(single-ended) 통신 신호를 증폭하도록 구성되는 메인(main) 저 잡음 증폭기(LNA; low noise amplifier) 스테이지;
    상기 메인 LNA 스테이지에 커플링(couple)되는 보조 LNA 스테이지 ― 상기 보조 LNA 스테이지는, 상기 메인 LNA 스테이지에 의해 생성되는 비-선형 2차 생성물(non-linear second order product)들을 상쇄(cancel)시키도록 구성됨 ―; 및
    상기 메인 LNA 스테이지의 출력 및 상기 보조 LNA 스테이지의 출력을 수신하도록 구성되는 로드(load) 회로를 포함하며,
    상기 로드 회로는, 상기 싱글-엔드형 통신 신호를 차동(differential) 신호로 변환하도록 구성되는, 디바이스.
  2. 제 1 항에 있어서,
    상기 메인 LNA 스테이지는 캐스코드(cascode) 트랜지스터 어레인지먼트(arrangement)를 포함하고, 상기 보조 LNA 스테이지는 캐스코드 트랜지스터 어레인지먼트를 포함하며, 상기 보조 LNA 스테이지는, 상기 메인 LNA 스테이지의 제 1 트랜지스터의 드레인에 커플링되는 게이트를 갖는 제 1 트랜지스터를 포함하는, 디바이스.
  3. 제 2 항에 있어서,
    상기 메인 LNA 스테이지의 출력은 상기 로드 회로의 1차 측(primary side)의 제 1 부분에 커플링되고, 상기 보조 LNA 스테이지의 출력은 상기 로드 회로의 1차 측의 제 2 부분에 커플링되는, 디바이스.
  4. 제 3 항에 있어서,
    상기 보조 LNA 스테이지의 제 1 및 제 2 트랜지스터들은, 상기 보조 LNA 스테이지에 의해 생성되는 신호가 상기 메인 LNA 스테이지에 의해 생성되는 신호보다 더 작도록, 상기 메인 LNA 스테이지의 제 1 및 제 2 트랜지스터들 각각보다 더 작은, 디바이스.
  5. 제 4 항에 있어서,
    상기 보조 LNA 스테이지는, 상기 보조 LNA 스테이지에 의해 생성되는 비-선형 생성물들이 상기 메인 LNA 스테이지에 의해 생성되는 비-선형 생성물들보다 더 높도록, 비-선형 영역에서 바이어싱(bias)되는, 디바이스.
  6. 제 5 항에 있어서,
    상기 메인 LNA 스테이지의 입력과 출력 사이에 커플링되는 피드백 저항 및 소스 팔로워 버퍼(source follower buffer)를 더 포함하는, 디바이스.
  7. 제 5 항에 있어서,
    상기 보조 LNA 스테이지는 캐리어 어그리게이션(carrier aggregation) 수신 모드에서 인에이블링(enable)되는, 디바이스.
  8. 제 5 항에 있어서,
    상기 로드 회로 및 상기 보조 LNA 스테이지와 연관된 감쇠기를 더 포함하며,
    상기 감쇠기는, 2차 주파수에서 상기 보조 LNA 스테이지의 이득(gain)과 상기 메인 LNA 스테이지의 이득을 등화(equalize)시키도록 구성되는, 디바이스.
  9. 제 5 항에 있어서,
    상기 로드 회로의 1차 측의 제 1 부분은 메인 인덕턴스 부분을 포함하고, 상기 로드 회로의 1차 측의 제 2 부분은 보조 인덕턴스 부분을 포함하며,
    상기 메인 인덕턴스 부분은 상기 보조 인덕턴스 부분의 인덕턴스와 상이한 인덕턴스를 갖고, 상기 메인 인덕턴스 부분과 상기 보조 인덕턴스 부분 사이의 인덕턴스 차이는, 2차 주파수에서 상기 보조 LNA 스테이지의 이득과 상기 메인 LNA 스테이지의 이득을 등화시키도록 구성되는, 디바이스.
  10. 방법으로서,
    보조 저 잡음 증폭기(LNA) 스테이지에 커플링되는 메인 LNA 스테이지를 갖는 LNA에서 싱글-엔드형 통신 신호를 증폭하는 단계;
    상기 보조 LNA 스테이지에서 비-선형 2차 생성물들을 생성하는 단계;
    상기 보조 LNA 스테이지에 의해 생성되는 비-선형 2차 생성물들을 사용하여 상기 메인 LNA 스테이지에 의해 생성되는 비-선형 2차 생성물들을 상쇄시키는 단계; 및
    상기 메인 LNA 스테이지의 출력 및 상기 보조 LNA 스테이지의 출력을 수신하도록 구성되는 로드 회로를 사용하여, 상기 싱글-엔드형 통신 신호를 차동 신호로 변환하는 단계를 포함하는, 방법.
  11. 제 10 항에 있어서,
    상기 메인 LNA 스테이지에 의해 생성되는 비-선형 생성물들보다 더 높은 비-선형 생성물들을 상기 보조 LNA 스테이지에서 생성하기 위해, 상기 보조 LNA 스테이지를 비-선형 영역에서 바이어싱하는 단계를 더 포함하는, 방법.
  12. 제 11 항에 있어서,
    캐리어 어그리게이션 수신 모드에서 상기 보조 LNA 스테이지를 인에이블링하는 단계를 더 포함하는, 방법.
  13. 제 11 항에 있어서,
    2차 주파수에서 상기 보조 LNA 스테이지의 이득과 상기 메인 LNA 스테이지의 이득을 등화시키는 단계를 더 포함하는, 방법.
  14. 디바이스로서,
    싱글-엔드형 통신 신호를 증폭하기 위한 수단;
    제 2 증폭기 수단에 의해 생성되는 비-선형 2차 생성물들을 사용하여 제 1 증폭기 수단에 의해 생성되는 비-선형 2차 생성물들을 상쇄시키기 위한 수단; 및
    상기 싱글-엔드형 통신 신호를 차동 신호로 변환하기 위한 수단을 포함하는, 디바이스.
  15. 제 14 항에 있어서,
    상기 제 1 증폭기 수단에 의해 생성되는 비-선형 생성물들보다 더 높은 비-선형 생성물들을 상기 제 2 증폭기 수단에서 생성하기 위해, 상기 제 2 증폭기 수단을 비-선형 영역에서 바이어싱하기 위한 수단을 더 포함하는, 디바이스.
  16. 제 15 항에 있어서,
    캐리어 어그리게이션 수신 모드에서 상기 제 2 증폭기 수단을 인에이블링하기 위한 수단을 더 포함하는, 디바이스.
  17. 제 15 항에 있어서,
    2차 주파수에서 상기 제 2 증폭기 수단의 이득과 상기 제 1 증폭기 수단의 이득을 등화시키기 위한 수단을 더 포함하는, 디바이스.
  18. 제 17 항에 있어서,
    상기 등화시키기 위한 수단은, 상기 제 2 증폭기 수단의 이득을 감쇠시키기 위한 수단을 포함하는, 디바이스.
KR1020167019074A 2013-12-19 2014-12-17 저 잡음 증폭기(lna) 비-선형 2차 생성물들에 대한 왜곡 상쇄 KR101672340B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/133,719 US9178473B2 (en) 2013-12-19 2013-12-19 Distortion cancellation for low noise amplifier (LNA) non-linear second order products
US14/133,719 2013-12-19
PCT/US2014/070772 WO2015095289A1 (en) 2013-12-19 2014-12-17 Distortion cancellation for low noise amplifier (lna) non-linear second order products

Publications (2)

Publication Number Publication Date
KR20160088948A KR20160088948A (ko) 2016-07-26
KR101672340B1 true KR101672340B1 (ko) 2016-11-03

Family

ID=52350331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167019074A KR101672340B1 (ko) 2013-12-19 2014-12-17 저 잡음 증폭기(lna) 비-선형 2차 생성물들에 대한 왜곡 상쇄

Country Status (7)

Country Link
US (1) US9178473B2 (ko)
EP (1) EP3084957A1 (ko)
JP (1) JP6208366B2 (ko)
KR (1) KR101672340B1 (ko)
CN (1) CN105830341B (ko)
BR (1) BR112016014144A2 (ko)
WO (1) WO2015095289A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6512292B2 (ja) * 2015-07-03 2019-05-15 株式会社村田製作所 フロントエンドモジュール
KR101690431B1 (ko) * 2015-09-09 2016-12-27 숭실대학교산학협력단 능동형 발룬이 구비된 증폭기
US10317535B2 (en) 2016-03-31 2019-06-11 Samsung Electronics Co., Ltd Method and apparatus for second order intercept point (IP2) calibration
US10250195B2 (en) 2016-11-18 2019-04-02 Samsung Electronics Co., Ltd. Receiver receiving wideband radio frequency signal, wireless communication device including the same, and method of operating the wireless communication device
CN106788278B (zh) * 2016-12-01 2020-12-01 西北工业大学 Ku波段低噪声放大器
CN106803746B (zh) * 2016-12-14 2020-09-04 上海集成电路研发中心有限公司 一种低噪声放大器
US10566937B2 (en) 2016-12-16 2020-02-18 Qualcomm Incorporated Post distortion cancellation with phase shifter diode for low noise amplifier
KR20200071491A (ko) 2018-12-11 2020-06-19 삼성전자주식회사 안테나를 통해 수신된 신호의 적어도 일부를 감쇄하기 위한 전자 장치 및 통신 신호 제어 방법
CN111277229B (zh) * 2020-02-19 2021-06-01 奉加微电子（上海）有限公司 低噪放大器及降低噪声的方法
US11689166B2 (en) 2021-02-04 2023-06-27 Analog Devices International Unlimited Company Circuitry for reducing distortion over a wide frequency range

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970721B2 (ja) * 1992-10-29 1999-11-02 日本電気株式会社 増幅回路
US5742205A (en) * 1995-07-27 1998-04-21 Scientific-Atlanta, Inc. Field effect transistor cable television line amplifier
JP2001077641A (ja) * 1999-09-06 2001-03-23 Asahi Kasei Corp 低ノイズアンプ回路及びそれを用いた無線通信機
US6359513B1 (en) * 2001-01-31 2002-03-19 U.S. Philips Corporation CMOS power amplifier with reduced harmonics and improved efficiency
US6559723B2 (en) * 2001-09-04 2003-05-06 Motorola, Inc. Single ended input, differential output amplifier
US6714075B2 (en) * 2001-11-16 2004-03-30 Matsushita Electric Industrial Co., Ltd. Variable gain amplifier and filter circuit
US20070003291A1 (en) * 2005-06-09 2007-01-04 Kasper Bryon L Distortion cancellation in a transimpedance amplifier circuit
US7902925B2 (en) * 2005-08-02 2011-03-08 Qualcomm, Incorporated Amplifier with active post-distortion linearization
US7889007B2 (en) 2005-08-02 2011-02-15 Qualcomm, Incorporated Differential amplifier with active post-distortion linearization
US7471204B2 (en) 2006-07-07 2008-12-30 Broadcom Corporation Receiver architecture for canceling blocking signals
US7994865B1 (en) * 2007-06-27 2011-08-09 Marvell International Ltd. Even order distortion cancellation in single-ended input, differential output amplifiers using feedback
US7944298B2 (en) * 2007-12-18 2011-05-17 Qualcomm, Incorporated Low noise and low input capacitance differential MDS LNA
US8149955B2 (en) 2008-06-30 2012-04-03 Telefonaktiebolaget L M Ericsson (Publ) Single ended multiband feedback linearized RF amplifier and mixer with DC-offset and IM2 suppression feedback loop
US7902923B2 (en) * 2009-03-19 2011-03-08 Qualcomm, Incorporated Common-gate common-source amplifier
US8310312B2 (en) 2009-08-11 2012-11-13 Qualcomm, Incorporated Amplifiers with improved linearity and noise performance
US20110043286A1 (en) * 2009-08-18 2011-02-24 Gerald Youngblood Direct conversion receiver
US8594603B2 (en) * 2009-11-08 2013-11-26 The Trustees Of Columbia University In The City Of New York Systems and methods for cancelling interferers in a receiver
US8626084B2 (en) * 2010-05-13 2014-01-07 Qualcomm, Incorporated Area efficient concurrent matching transceiver
JP2012054685A (ja) * 2010-08-31 2012-03-15 Asahi Kasei Electronics Co Ltd 広帯域増幅器
US9325360B2 (en) 2010-09-28 2016-04-26 Qualcomm Incorporated Reducing non-linearities in a differential receiver path prior to a mixer using calibration
US8514021B2 (en) 2011-05-19 2013-08-20 Renesas Mobile Corporation Radio frequency integrated circuit
US9154356B2 (en) 2012-05-25 2015-10-06 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
US9025709B2 (en) * 2013-05-30 2015-05-05 Mediatek Inc. Receiver front-end circuit, communication unit and method therefor
US9178549B2 (en) * 2013-10-18 2015-11-03 Silicon Laboratories Inc. High performance, low cost receiver front end

Also Published As

Publication number Publication date
EP3084957A1 (en) 2016-10-26
BR112016014144A2 (pt) 2017-08-08
KR20160088948A (ko) 2016-07-26
US20150180423A1 (en) 2015-06-25
JP6208366B2 (ja) 2017-10-04
CN105830341B (zh) 2018-04-17
US9178473B2 (en) 2015-11-03
CN105830341A (zh) 2016-08-03
JP2016540449A (ja) 2016-12-22
WO2015095289A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
KR101672340B1 (ko) 저 잡음 증폭기(lna) 비-선형 2차 생성물들에 대한 왜곡 상쇄
US9379673B2 (en) Distortion cancellation for dual stage carrier-aggregation (CA) low noise amplifier (LNA) non-linear second order products
US9374043B2 (en) Dual stage carrier-aggregation (CA) low noise amplifier (LNA) having harmonic rejection and high linearity
US9271239B2 (en) Current-efficient low noise amplifier (LNA)
CA2947886C (en) Carrier aggregation amplifier with dual gain control
US9425746B2 (en) Spurious signal mitigation for carrier aggregation amplifier
US9425832B2 (en) Inter carrier-aggregation isolation in a receiver
EP3146640B1 (en) Multi-stage amplifier with rc network
US20150163747A1 (en) Common gate buffer having adjustable current consumption in a receiver
US9467196B2 (en) Quadrature current-combining linearizing circuit for generating arbitrary phase and amplitude
US9130529B2 (en) Area-efficient degenerative inductance for a low noise amplifier (LNA)

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 4