JP2013527603A - ショットキー・ダイオード - Google Patents

ショットキー・ダイオード Download PDF

Info

Publication number
JP2013527603A
JP2013527603A JP2013506145A JP2013506145A JP2013527603A JP 2013527603 A JP2013527603 A JP 2013527603A JP 2013506145 A JP2013506145 A JP 2013506145A JP 2013506145 A JP2013506145 A JP 2013506145A JP 2013527603 A JP2013527603 A JP 2013527603A
Authority
JP
Japan
Prior art keywords
strip
type
contact
region
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013506145A
Other languages
English (en)
Other versions
JP5893003B2 (ja
JP2013527603A5 (ja
Inventor
アラン シャーフィ ジア
エイ バブコック ジェフェリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JP2013527603A publication Critical patent/JP2013527603A/ja
Publication of JP2013527603A5 publication Critical patent/JP2013527603A5/ja
Application granted granted Critical
Publication of JP5893003B2 publication Critical patent/JP5893003B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

を有するショットキー・ダイオード（２００、３００、４００、及び５００）で、オン抵抗、逆漏れ電流、及び逆降伏電圧などの動作特性が改善される
半導体材料（２１０、５１６）内に離れて配置されるドープされたストリップ（２１４、２１６）、ドープされたストリップ（２１４、２１６）間にある半導体材料（２１０、５１６）のカソード領域、及び半導体材料（２１０、５１６）のカソード領域の表面に接するアノード金属領域（２４４）。ショットキー・ダイオード（２００、３００、４００、及び５００）は、半導体材料（２１０、５１６）のカソード領域の表面に接する、離れて配置される非導電性ストリップ（２２４、２２６、４１０、４１２）、及び離れて配置されるドープされたストリップ（２１４、２１６）から横方向に離れた金属領域（２４４）を更に有する。

Description

本発明は、ショットキー・ダイオードに関し、更に特定して言えば、オン抵抗、逆漏れ電流、及び逆降伏電圧の最適化のための制御ゲートを備えたショットキー・ダイオードに関連する。
ショットキー・ダイオードは、ダイオードとして機能する金属・シリコン接合を備えた周知の構造である。ショットキー・ダイオードは、従来のＰＮダイオードの順方向電圧降下より低い順方向電圧降下（例えば、０．３５Ｖ対０．７Ｖ）、及び従来のＰＮダイオードのスイッチング動作より速いスイッチング動作（例えば、ｌ００ｐｓ対１００ｎｓ）を有する。
図１Ａ〜図１Ｃは、従来のショットキー・ダイオード１００の一例を図示する図を示す。図１Ａは平面図を示し、図１Ｂは、図１Ａの線１Ｂ−１Ｂによる断面図を示し、図１Ｃは、図１Ａの線１Ｃ−１Ｃによる断面図を示す。図１Ａ〜図１Ｃに示すように、ショットキー・ダイオード１００は、ｎ型基板、エピタキシャル層、又はウェルなどの、ｎ型半導体材料１１０、及び半導体材料１１０内に形成されるシャロートレンチアイソレーション（ＳＴＩ）リング１１２を含む。
図１Ａ〜図１Ｃに更に示すように、ショットキー・ダイオード１００は、半導体材料１１０内に、ＳＴＩリング１１２の両側に形成されるｎ＋リング１１４及びｐ＋ガードリング１１６を含む。ショットキー・ダイオード１００は、ｎ＋リング１１４の上面に接する金属リング１２０、及び半導体材料１１０及びｐ＋ガードリング１１６の上面に接する金属領域１２２を更に含む。金属リング１２０及び金属領域１２２は、通例、プラチナシリサイドなどのシリサイドで形成される。
また、ショットキー・ダイオード１００は、ＳＴＩ領域１１２、金属リング１２０、及び金属領域１２２の上面に接する非導電性層１３０、非導電性層１３０を介して延びて金属リング１２０との電気的接続をつくる多数の第１のコンタクト１３２、及び非導電性層１３０を介して延びて金属領域１２２との電気的接続をつくる多数の第１のコンタクト１３４を含む。
オペレーションにおいて、金属領域１２２は、ダイオードのアノードとして機能し、半導体材料１１０は、ダイオードのカソードとして機能する。また、ｎ＋リング１１４はカソードコンタクトとして機能し、ｐ＋ガードリング１１６は漏れ電流を低減させる。その結果、金属領域１２２に印加される電圧が半導体材料１１０に印加される電圧を約０．３５Ｖだけ上回って上昇するとき、金属領域１２２からｎ＋リング１１４へ電流が流れる。一方、金属領域１２２に印加される電圧が半導体材料１１０に印加される電圧を下回って下がるとき、金属領域１２２からｎ＋リング１１４へ実質的に電流は流れない。
ショットキー・ダイオードの欠点の一つは、ショットキー・ダイオードは、従来のＰＮダイオードに比べると比較的高い漏れ電流を有することである。（逆漏れ電流は、アノードに印加される電圧がカソードに印加される電圧を下回るとき流れる小さな電流である。）
ショットキー・ダイオードの別の欠点は、ショットキー・ダイオードは、従来のＰＮダイオードに比べると比較的低い降伏電圧を有することである。（逆降伏電圧は、カソードからアノードへ実質的な電流が流れる前に、アノードに印加される電圧がカソードに印加される電圧を下回り得る最大量である。）このため、一層低い逆漏れ電流及び一層高い逆降伏電圧を有するショットキー・ダイオードが求められている。
オン抵抗、逆漏れ電流、及び逆降伏電圧などの動作特性が、本発明のショットキー・ダイオードで改善される。本発明のショットキー・ダイオードは、ｎ型領域を有する半導体構造、半導体構造と接する第１のｎ型ストリップ、及び半導体構造と接する第２のｎ型ストリップを含む。ｎ型領域は、或るドーパント濃度を有する。第１のｎ型ストリップは、ｎ型領域のドーパント濃度より大きいドーパント濃度を有する。第２のｎ型ストリップは、ｎ型領域のドーパント濃度より大きいドーパント濃度を有し、第１のｎ型ストリップと離れている。ｎ型で、ｎ型領域のドーパント濃度より大きいドーパント濃度を有し、第１のｎ型ストリップ及び第２のｎ型ストリップ両方に接するドープされた領域はない。本発明のショットキー・ダイオードは、第１のｎ型ストリップ及び第２のｎ型ストリップを横方向に囲むよう半導体構造に接するシャロートレンチアイソレーション（ＳＴＩ）リングを更に含む。本発明のショットキー・ダイオードは、第１のｎ型ストリップの上面に接する第１の金属ストリップ、及び第２のｎ型ストリップの上面に接する第２の金属ストリップを更に含む。本発明のショットキー・ダイオードは、半導体構造に接し、第１の金属ストリップ及び第２の金属ストリップの横方向の間にあり、第１の金属ストリップ及び第２の金属ストリップから間隔を空けて配置される、金属領域を更に含む。
或るドーパント濃度を有するｎ型領域を含む半導体構造内に本発明のショットキー・ダイオードを形成する方法が、半導体構造内に第１のｎ型ストリップ及び第２のｎ型ストリップを形成するように半導体構造を注入することを含む。第１のｎ型ストリップ及び第２のｎ型ストリップの各々が、ｎ型領域のドーパント濃度より大きいドーパント濃度を有する。第２のｎ型ストリップは、第１のｎ型ストリップから間隔を空けて配置される。ｎ型で、ｎ型領域のドーパント濃度より大きいドーパント濃度を有し、第１のｎ型ストリップ及び第２のｎ型ストリップ両方に接するドープされた領域はない。
この方法は、金属の層を堆積すること、及び金属の層を、第１のｎ型ストリップの上面に接する第１の金属ストリップと、第２のｎ型ストリップの上面に接する第２の金属ストリップと、半導体構造に接し、第１の金属ストリップ及び第２の金属ストリップの横方向の間にあり、第１の金属ストリップ及び第２の金属ストリップから間隔を空けて配置される、金属領域とを形成するように作用させること、を更に含む。
図１Ａは、従来のショットキー・ダイオード１００の一例を図示する平面図である。 図１Ｂは、従来のショットキー・ダイオード１００の一例を図示する図であり、図１Ａの１Ｂ−１Ｂ線による断面図である。 図１Ｃは、従来のショットキー・ダイオード１００の一例を図示する図であり、図１Ａの１Ｃ−１Ｃ線による断面図である。
図２Ａは、本発明に従ったショットキー・ダイオード２００の一例を図示する平面図である。 図２Ｂは、本発明に従ったショットキー・ダイオード２００の一例を図示する図であり、図２Ａの線２Ｂ−２Ｂによる断面図である。 図２Ｃは、本発明に従ったショットキー・ダイオード２００の一例を図示する図であり、図２Ａの線２Ｃ−２Ｃによる断面図である。
図３Ａは、本発明の第１の代替実施例に従ったショットキー・ダイオード３００の一例を図示する平面図である。 図３Ｂは、本発明の第１の代替実施例に従ったショットキー・ダイオード３００の一例を図示する図であり、図３Ａの線３Ｂ−３Ｂによる断面図である。 図３Ｃは、本発明の第１の代替実施例に従ったショットキー・ダイオード３００の一例を図示する図であり、図３Ａの線３Ｃ−３Ｃによる断面図である。
図４Ａは、本発明の第２の代替実施例に従ったショットキー・ダイオード４００の一例を図示する平面図である。 図４Ｂは、本発明の第２の代替実施例に従ったショットキー・ダイオード４００の一例を図示する図であり、図４Ａの線４Ｂ−４Ｂによる断面図である。 図４Ｃは、本発明の第２の代替実施例に従ったショットキー・ダイオード４００の一例を図示する図であり、図４Ａの線４Ｃ−４Ｃによる断面図である。
図５Ａは、本発明の第３の代替実施例に従ったショットキー・ダイオード５００の一例を図示する平面図である。 図５Ｂは、本発明の第３の代替実施例に従ったショットキー・ダイオード５００の一例を図示する図であり図５Ａの線５Ｂ−５Ｂによる断面図である。 図５Ｃは、本発明の第３の代替実施例に従ったショットキー・ダイオード５００の一例を図示する図であり、図５Ａの線５Ｃ−５Ｃによる断面図である。
図６Ａは、本発明に従ってショットキー・ダイオード２００を形成する方法の一例を図示する断面図であり、図２Ａの線２Ｂ−２Ｂによる断面図である。 図６Ｂは、本発明に従ってショットキー・ダイオード２００を形成する方法の一例を図示する断面図であり、図２Ａの線２Ｂ−２Ｂによる断面図である。 図６Ｃは、本発明に従ってショットキー・ダイオード２００を形成する方法の一例を図示する断面図であり、図２Ａの線２Ｂ−２Ｂによる断面図である。 図６Ｄは、本発明に従ってショットキー・ダイオード２００を形成する方法の一例を図示する断面図であり、図２Ａの線２Ｂ−２Ｂによる断面図である。 図６Ｅは、本発明に従ってショットキー・ダイオード２００を形成する方法の一例を図示する断面図であり、図２Ａの線２Ｂ−２Ｂによる断面図である。 図６Ｆは、本発明に従ってショットキー・ダイオード２００を形成する方法の一例を図示する断面図であり、図２Ａの線２Ｂ−２Ｂによる断面図である。 図７Ａは、本発明に従ってショットキー・ダイオード２００を形成する方法の一例を図示する断面図であり、図２Ａの線２Ｃ−２Ｃによる断面図である。 図７Ｂは、本発明に従ってショットキー・ダイオード２００を形成する方法の一例を図示する断面図であり、図２Ａの線２Ｃ−２Ｃによる断面図である。 図７Ｃは、本発明に従ってショットキー・ダイオード２００を形成する方法の一例を図示する断面図であり、図２Ａの線２Ｃ−２Ｃによる断面図である。 図７Ｄは、本発明に従ってショットキー・ダイオード２００を形成する方法の一例を図示する断面図であり、図２Ａの線２Ｃ−２Ｃによる断面図である。 図７Ｅは、本発明に従ってショットキー・ダイオード２００を形成する方法の一例を図示する断面図であり、図２Ａの線２Ｃ−２Ｃによる断面図である。 図７Ｆは、本発明に従ってショットキー・ダイオード２００を形成する方法の一例を図示する断面図であり、図２Ａの線２Ｃ−２Ｃによる断面図である。
図８は、本発明に従ってショットキー・ダイオード３００を形成する方法を図示する図３Ａの線３Ｂ−３Ｂによる断面図である。
図９は、本発明に従ってショットキー・ダイオード４００を形成する方法を図示する図４Ａの線４Ｂ−４Ｂによる断面図である。
図１０は、本発明に従ってショットキー・ダイオード５００を形成する方法を図示する図５Ａの線５Ｂ−５Ｂによる断面図である。
図２Ａ〜図２Ｃは、本発明に従ったショットキー・ダイオード２００の一例を図示する図を示す。図２Ａは平面図を示し、図２Ｂは、図２Ａの線２Ｂ−２Ｂによる断面図であり、図２Ｃは、図２Ａの線２Ｃ−２Ｃによる断面図である。
図２Ａ〜図２Ｃに図示するように、ショットキー・ダイオード２００は、ｎ型基板、エピタキシャル層、又はウェルなどのｎ型半導体材料２１０、及び半導体材料２１０内に形成されるシャロートレンチアイソレーション（ＳＴＩ）リング２１２を含む。ショットキー・ダイオード２００は、ＳＴＩリング２１２の内壁の一部に接するように半導体材料２１０内に形成される第１のｎ型ストリップ２１４及び第２のｎ型領域２１６を更に含む。
各々がｎ＋領域及び低密度ドレイン（ＬＤＤ）領域を含むＮ型ストリップ２１４及び２１６は、離れており、この例において、互いに平行である。その結果、ｎ型ストリップ２１４及び２１６は各々、半導体材料２１０のドーパント濃度より大きいドーパント濃度を有する。更に、ｎ型ストリップ２１４及びｎ型ストリップ２１６両方に接する半導体材料２１０のドーパント濃度より大きいドーパント濃度のｎ型領域はない。
図２Ａ〜図２Ｃに更に示すように、ショットキー・ダイオード２００は、ＳＴＩリング２１２の内壁の一部に接するように半導体材料２１０内に形成される、第１のｐ＋領域２２０及び第２のｐ＋領域２２２を含む。ｐ＋領域２２０及び２２２は、ｎ型ストリップ２１４及び２１６の横方向の間にあり、ｐ＋領域２２０及びｐ＋領域２２２両方に接するｐ型領域がないように離れている。
更に、ショットキー・ダイオード２００は、半導体材料２１０の上面に接する、第１の非導電性ストリップ２２４及び第２の非導電性ストリップ２２６を含む。酸化物などの非導電性材料で実装され得る第１の非導電性ストリップ２２４及び第２の非導電性ストリップ２２６は、離れており、ｎ型ストリップ２１４及び２１６間にある。
ショットキー・ダイオード２００は、それぞれ、第１及び第２の非導電性ストリップ２２４及び２２６の上面に接する、第１の導電性ストリップ２３０及び第２の導電性ストリップ２３２を更に含む。ドープされたポリシリコンなどの導電性材料で実装され得る、第１の導電性ストリップ２３０及び第２の導電性ストリップ２３２は、離れており、ｎ型ストリップ２１４及び２１６間にある。
更に、ショットキー・ダイオード２００は、半導体材料２１０の上面に接する、第１の非導電性側壁スペーサ２３４及び第２の非導電性側壁スペーサ２３６を含む。側壁スペーサ２３４は、非導電性ストリップ２２４及び導電性ストリップ２３０の側壁にも接し、側壁スペーサ２３６は、非導電性ストリップ２２６及び導電性ストリップ２３２の側壁に接する。
ショットキー・ダイオード２００は、ｎ型ストリップ２１４の上面に接する金属ストリップ２４０、ｎ型ストリップ２１６の上面に接する金属ストリップ２４２、半導体材料２１０及びｐ＋領域２２０及び２２２の上面に接する金属領域２４４、導電性ストリップ２３０の上面に接する金属ストリップ２４６、及び導電性ストリップ２３２の上面に接する金属ストリップ２４８を更に含む。図示するように、金属ストリップ２４０、金属ストリップ２４２、及び金属領域２４４は、単一平面Ｐにある。金属ストリップ２４０、２４２、２４６、及び２４８及び金属領域２４４は、コバルトシリサイドなどのシリサイドで実装され得る。
また、ショットキー・ダイオード２００は、ＳＴＩリング２１２、側壁スペーサ２３４及び２３６、金属ストリップ２４０、２４２、２４６、及び２４８、及び金属領域２４４に接し、かつそれらの上にある、非導電性層２５０を含む。ショットキー・ダイオード２００は、多数の第１のコンタクト２６０、多数の第２のコンタクト２６２、多数の第３のコンタクト２６４、多数の第４のコンタクト２６６、及び多数の第５のコンタクト２６８を更に含む。
多数の第１のコンタクト２６０は、非導電性層２５０を介して伸びて、金属ストリップ２４０との電気的接続をつくり、多数の第２のコンタクト２６２は、非導電性層２５０を介して伸びて、金属ストリップ２４２との電気的接続をつくる。金属ストリップ２４０及び２４２は、金属相互接続構造内で共に電気的に接続される。
多数のコンタクト２６４は、非導電性層２５０を介して伸びて、金属領域２４４との電気的接続をつくり、多数のコンタクト２６６は、非導電性層２５０を介して伸びて、金属ストリップ２４６との電気的接続をつくり、多数のコンタクト２６８は、非導電性層２５０を介して伸びて、金属ストリップ２４８との電気的接続をつくる。
オペレーションにおいて、金属領域２４４はダイオード２００のアノードとして機能し、半導体材料２１０はダイオード２００のカソードとして機能する。また、ｎ型ストリップ２１４及び２１６は、カソードコンタクトとして機能し、ｐ＋領域２２０及び２２２は漏れ電流を低減する。その結果、金属領域２４４に印加される電圧が半導体領域２１０に印加される電圧を約０．３５Ｖを上回って上昇するとき、金属領域２４４からｎ型ストリップ２１４に電流が流れ、金属領域２４４からｎ型ストリップ２１６に電流が流れる。
また、ｐ＋領域２２０及び２２２及び下にあるｎ型半導体材料２１０は、ＰＮ接合を形成する。その結果、金属領域２４４に印加される電圧が半導体領域２１０に印加される電圧が約０．７Ｖを上回って上昇するとき、ｐ＋領域２２０及び２２２からｎ型ストリップ２１４及び２１６に電流が流れる。このため、ショットキー・ダイオード２００は、ＰＮ接合がオンになる前にオンになる。一方、金属領域２４４に印加される電圧が半導体材料２１０に印加される電圧を下回って下がるとき、半導体材料２１０から金属領域２４４には実質的に電流は流れない。
また、ダイオード２００のオペレーションを改変するように導電性ストリップ２３０及び２３２上に電圧を置くことができる。導電性ストリップ２３０及び２３２に正の電圧が印加されるとき、電子が、導電性ストリップ２３０及び２３２の直下で半導体２１０の上面に引きつけられる。引きつけられた電子は、直列抵抗を低減し、かつｎ型ストリップ２１４及び２１６に流れる電流の大きさを増大させる、チャネル型領域を形成する。このため、正電圧の大きさを選択することにより、ダイオード２００のオン抵抗が最適化され得る。
一方、導電性ストリップ２３０及び２３２に負の電圧が印加されるとき、導電性ストリップ２３０及び２３２の直下の半導体材料２１０の上面は、空乏となり、これは、逆漏れ電流を実質的に低減し、逆降伏電圧を実質的に増加させる。このため、負の電圧の大きさを選択することにより、逆漏れ電流及び逆降伏電圧が最適化され得る。その結果、本発明の利点の一つは、導電性ストリップ２３０及び２３２をバイアスすることにより、ダイオード２００の特性が最適化され得ることである。
本発明の別の利点は、本発明は、ｐ＋ガードリング及びアノードの２つの側に沿った（例えば、図１Ａに示す金属領域１２２の縦の２つの側に沿った）コンタクトの形成をなくすことである。ｐ＋ガードリング及びアノードの２つの側に沿ったコンタクトの形成をなくすことにより、ダイオードの幅は低減され得、これは、アノードに適用され得る電圧の周波数を増加させる。
図３Ａ〜図３Ｃは、本発明の第１の代替実施例に従ったショットキー・ダイオード３００の一例を図示する図を示す。図３Ａは平面図を示し、図３Ｂは、図３Ａの線３Ｂ−３Ｂによる断面図を示し、図３Ｃは、図３Ａの線３Ｃ−３Ｃによる断面図を示す。ショットキー・ダイオード３００は、ショットキー・ダイオード２００に類似し、そのため、両方のダイオードに共通の構造を示す場合に同じ参照符号を用いる。
図３Ａ〜図３Ｃに図示するように、ダイオード３００は、ダイオード３００が、部分的に導電性ストリップ２３０の下にあるように半導体材料２１０内に形成されるシャロートレンチアイソレーション（ＳＴＩ）ストリップ３１０、及び部分的に導電性ストリップ２３２の下にあるように半導体材料２１０内に形成されるＳＴＩストリップ３１２を含む点で、ダイオード２００とは異なる。
また、ＳＴＩストリップ３１０及び３１２は、部分的に導電性ストリップ２３０及び２３２の下にあるため、ｎ型導電性ストリップ２１４及び２１６のＬＤＤ領域はなくなる。ショットキー・ダイオード３００は、ＳＴＩストリップ３１０及び３１２が、逆漏れ電流を更に低減し、ダイオードの逆降伏電圧を更に増加させることを除き、ショットキー・ダイオード２００と同じく動作する。
図４Ａ〜図４Ｃは、本発明の第２の代替実施例に従ったショットキー・ダイオード４００の一例を図示する図を示す。図４Ａは平面図を示し、図４Ｂは、図４Ａの線４Ｂ−４Ｂによる断面図であり、図４Ｃは、図４Ａの線４Ｃ−４Ｃによる断面図である。ショットキー・ダイオード４００は、ショットキー・ダイオード２００に類似し、そのため、両方のダイオードに共通の構造を示す場合に同じ参照符号を用いる。
図４Ａ〜図４Ｃに図示するように、ダイオード４００は、ダイオード４００が、第１の非導電性ストリップ２２４及び第１の導電性ストリップ２３０の代わりに第１の非導電性ストリップ４１０を、及び第２の非導電性ストリップ２２６及び第２の導電性ストリップ２３２の代わりに第２の非導電性ストリップ４１２を用いる点で、ダイオード２００とは異なる。
その結果、非導電性層２５０と第１の非導電性ストリップ４１０の如何なる部分との間にも導電性部材がなく、非導電性層２５０と第２の非導電性ストリップ４１２の如何なる部分との間にも導電性部材がない。非導電性ストリップ４１０及び４１２は、例えば、酸化物又は酸化物及び窒化物で実装され得、非導電性ストリップ２３０及び２３２より厚い。
ショットキー・ダイオード４００は、ダイオード４００が、逆漏れ電流を低減及び逆降伏電圧を増加させないことを除き、ショットキー・ダイオード２００と同じく動作する。ダイオード４００は、一層高い逆漏れ電流及び一層低い逆降伏電圧が許容され得る高周波数アプリケーションにおいてもっとも良好に用いられる。
図５Ａ〜図５Ｃは、図５Ａは、本発明の第３の代替実施例に従ったショットキー・ダイオード５００の一例を図示する図を示す。図５Ａは平面図を示し、図５Ｂは、図５Ａの線５Ｂ−５Ｂによる断面図であり、図５Ｃは、図５Ａの線５Ｃ−５Ｃによる断面図である。ショットキー・ダイオード５００はショットキー・ダイオード２００に類似し、そのため、両方のダイオードに共通の構造を示す場合に同じ参照符号を用いる。
図５Ａ〜図５Ｃに図示するように、ダイオード５００は、ダイオード５００が、半導体材料２１０の代わりにＳＯＩ（シリコン・オン・インシュレータ）構造５１０を用いる点で、ダイオード２００とは異なる。ＳＯＩ構造５１０は、（ｐ型又はｎ型）ハンドル領域５１２、絶縁層５１４、及び薄いｎ型シリコンフィルム５１６を含む。フィルム５１６は、絶縁層５１４によりハンドル領域５１２から、及びＳＴＩリング２１２により隣接するデバイスから隔離される。
また、ダイオード５００は完全に隔離されているため、ｐ＋領域２２０及び２２２は省かれる。更に、金属ストリップ２４０及び２４２の形成の間、ｎ型ストリップ２１４及び２１６のＬＤＤ領域の一部のみを残し、ｎ型ストリップ２１４及び２１６のｎ＋領域は消費される。同様に、金属領域２４４の形成も下にあるフィルム５１６の全てを消費する。ショットキー・ダイオード５００は、ダイオード５００の金属シリコン接合が、もはや主として金属領域２４４の下にはなく、代わりに金属領域２４４の側壁Ｓに沿って存在することを除き、ショットキー・ダイオード２００と同じく動作する。
図６Ａ〜図６Ｆ及び図７Ａ〜図７Ｆは、本発明に従ってショットキー・ダイオード２００を形成する方法の一例を図示する一連の断面図を示す。図６Ａ〜図６Ｆは、図２Ａの線２Ｂ−２Ｂによる断面図であり、図７Ａ〜図７Ｆは、図２Ａの線２Ｃ−２Ｃによる断面図である。図６Ａ及び７Ａに示すように、この方法は、ｐ型基板６１０、基板６１０内に形成されるＮウェル６１２、及び基板６１０及びＮウェル６１２内に形成されるシャロートレンチアイソレーション（ＳＴＩ）リング６１４を含む、従来通り形成されるウエハを用いる。
また、この方法は、多数の隣接するＭＯＳトランジスタが形成されるのと同時に従来の方式で形成されるトランジスタスタック６１６及びトランジスタスタック６１８を用いる。トランジスタスタック６１６は、Ｎウェル６１２の上面上に形成される第１の非導電性ストリップ６２０を含み、トランジスタスタック６１８は、Ｎウェル６１２の上面上に形成される第２の非導電性ストリップ６２２を含む。非導電性ストリップ６２０及び６２２は、隣接するＭＯＳトランジスタのゲート酸化物領域が形成されるのと同時に形成され得る。
更に、トランジスタスタック６１６は、第１の非導電性ストリップ６２０の上面上に形成される第１の導電性ストリップ６２４を含み、トランジスタスタック６１８は、第２の非導電性ストリップ６２２の上面上に形成される第２の導電性ストリップ６２６を含む。導電性ストリップ６２４及び６２６は、隣接するＭＯＳトランジスタのポリゲートが形成されるのと同時にポリシリコンから形成され得る。
図６Ａ及び７Ａに更に示すように、この方法は、Ｎウェル６１２の上面に接するマスク６３０を形成及びパターニングすることから始まる。マスク６３０は、第１及び第２の導電性ストリップ６２４及び６２６間にある、Ｎウェル６１２の領域を保護する。マスク６３０がパターニングされた後、ｎ型ドーパントがマスク６３０内の開口を介してＮウェル６１２に注入されて、第１のｎ型ストリップ６３２及び第２のｎ型ストリップ６３４を形成する。（この注入は任意で導電性ストリップ６２４及び６２６の上面全てを注入することもできる。）第１及び第２のｎ型ストリップ６３２及び６３４は、隣接するＮＭＯＳトランジスタのＬＤＤ領域が形成されるのと同時に形成され得る。注入に続いて、マスク６３０が取り除かれる。
マスク６３０の除去に続いて、酸化物の層がＮウェル６１２及び第１及び第２の導電性ストリップ６２４及び６２６上に堆積される。図６Ｂ及び７Ｂに示すように、堆積された酸化物は、その後、異方性エッチングバックされて堆積された酸化物を第１及び第２の導電性ストリップ６２４及び６２６の上面から取り除き、それにより、第１の側壁スペーサ６４０及び第２の側壁スペーサ６４２を形成する。
第１の側壁スペーサ６４０は、非導電性ストリップ６２０及び導電性ストリップ６２４の側壁に接し、第２の側壁スペーサ６４２は、非導電性ストリップ６２２及び導電性ストリップ６２６の側壁に接する。第１及び第２の側壁スペーサ６４０及び６４２は、隣接するＭＯＳトランジスタの側壁スペーサが形成されるのと同時に形成され得る。
図６Ｃ及び７Ｃに図示するように、スペーサ６４０及び６４２が形成された後、マスク６５０が、Ｎウェル６１２の上面に接するように形成及びパターニングされる。マスク６５０は、第１及び第２の導電性ストリップ６２４及び６２６間にある、Ｎウェル６１２の領域を保護する。マスク６５０がパターニングされた後、ｎ型ドーパントが、マスク６５０内の開口を介してＮウェル６１２に注入されて第１のｎ型ストリップ６５２及び第２のｎ型ストリップ６５４を形成する。（この注入は任意で導電性ストリップ６２４及び６２６の上面全てを注入することもできる。）第１及び第２のｎ型ストリップ６５２及び６５４は、隣接するＮＭＯＳトランジスタのｎ＋領域が形成されるのと同時に形成され得る。注入に続いて、マスク６５０が取り除かれる。
図６Ｄ及び７Ｄ図示するように、マスク６５０の除去に続いて、マスク６６０が、Ｎウェル６１２の上面に接するように形成及びパターニングされる。マスク６６０は、第１及び第２の導電性ストリップ６２４及び６２６間にあるＮウェル６１２の領域の一部を保護する。マスク６６０がパターニングされた後、ｐ型ドーパントが、マスク６６０内の開口を介してＮウェル６１２に注入されて第１のｐ型領域６６２及び第２のｐ型領域６６４を形成する。
第１及び第２のｐ型領域６６２及び６６４の幅を低減することにより、静電容量が低減され、これは、ダイオード２００のスイッチング速度を改善する。第１及び第２のｐ型領域６６２及び６６４は、隣接するＰＭＯＳトランジスタのｐ＋領域が形成されると同時に形成され得る。注入に続いて、マスク６６０が取り除かれる。
マスク６６０の除去に続いて、露出された表面が完全に洗浄され、コバルトなどの金属の層が、Ｎウェル６１２、ＳＴＩリング６１４、第１及び第２の導電性ストリップ６２４及び６２６、第１及び第２の側壁スペーサ６４０及び６４２、第１及び第２のｎ型ストリップ６５２及び６５４、及び第１及び第２のｐ型領域６６２及び６６４上に堆積される。コバルトは、先進の（例えば、０．２５ミクロン）ＣＭＯＳプロセスにおいて通例用いられ、プラチナより低いシート抵抗を有する。プラチナは、ナローゲートなど小さなフォト寸法の問題も有する。
図６Ｅ及び７Ｅに図示するように、金属の層は、その後、第１のｎ型ストリップ６５２の上面に接する金属シリサイドストリップ６７０、第２のｎ型ストリップ６５４の上面に接する金属シリサイドストリップ６７２、Ｎウェル６１２及びｐ型領域６６２及び６６４の上面に接する金属シリサイド領域６７４、導電性ストリップ６２４の上面に接する金属シリサイドストリップ６７６、及び導電性ストリップ６２６の上面に接する金属シリサイドストリップ６７８を形成する従来の方式で作用される。
金属シリサイドは、ＳＴＩリング６１４及び側壁スペーサ６４０及び６４２上に形成せず、金属シリサイドストリップ６７０、６７２、６７６、及び６７８、及び金属シリサイド領域６７４の形成に続いて、従来の方式で金属の層がＳＴＩリング６１４及び側壁スペーサ６４０及び６４２から取り除かれる。参照のため本明細書に組み込まれる、２００１年７月３日にDonatonらに付与された、米国特許番号第６，２５５，２２７Ｂｌ号は、金属が堆積される前のウエハを完全に洗浄するためのアプローチを含む、コバルトシリサイドの形成を開示する。
金属シリサイドストリップ６７０、６７２、６７６、及び６７８、及び金属シリサイド領域６７４は、隣接するＭＯＳトランジスタがシリサイドされるのと同時に形成され得る。このため、本発明の利点の一つは、ショットキー・ダイオードが、標準的なＣＭＯＳプロセス・フローの一部として自己整合プロセスにおいて形成され得ることである。
図６Ｆ及び７Ｆに図示するように、金属シリサイドストリップ６７０、６７２、６７６、及び６７８、及び金属シリサイド領域６７４が形成された後、非導電性層６８０が、ＳＴＩリング６１４、第１及び第２の側壁スペーサ６４０及び６４２、金属シリサイドストリップ６７０、６７２、６７６、及び６７８、及び金属シリサイド領域６７４上に形成される。また、多数の第１のコンタクト６９０、多数の第２のコンタクト６９２、多数の第３のコンタクト６９４、多数の第４のコンタクト、及び多数の第５のコンタクトが、従来の方式で形成される。
第１のコンタクト６９０は、非導電性層６８０を介して伸びて、金属シリサイドストリップ６７０との電気的接続をつくり、多数の第２のコンタクト６９２は、非導電性層６８０を介して伸びて、金属シリサイドストリップ６７２との電気的接続をつくり、多数の第３のコンタクト６９４は、非導電性層６８０を介して伸びて、金属シリサイド領域６７４との電気的接続をつくり、多数の第４のコンタクトは、非導電性層６８０を介して伸びて金属シリサイドストリップ６７６との電気的接続をつくり、多数の第５のコンタクトは、非導電性層６８０を介して伸びて金属シリサイドストリップ６７８との電気的接続をつくる。
図８は、本発明に従ってショットキー・ダイオード３００を形成する方法を図示する図３Ａの線３Ｂ−３Ｂによる断面図である。ショットキー・ダイオード３００は、図８に示すように、この方法が、ｐ型基板６１０、Ｎウェル６１２、及びＳＴＩリング６１４を含むことに加え、ＳＴＩストリップ８１０及びＳＴＩストリップ８１２を更に含む、従来通り形成されるウエハを用いることを除き、ショットキー・ダイオード２００が形成されるのと同じようにして形成される。
ＳＴＩストリップ８１０及び８１２は、ＳＴＩリング６１４が形成されるのと同時にＮウェル６１２内に従来のように形成される。更に、非導電性ストリップ６２０及び導電性ストリップ６２４は、ＳＴＩストリップ８１０の一部の上にあるように形成され、非導電性ストリップ６２２及び導電性ストリップ６２６は、ＳＴＩストリップ８１２の一部の上にあるように形成される。また、ＬＤＤ領域は最初に形成されるが、ＳＴＩストリップ８１０及び８１２は、形成されるべき側壁スペーサの下のＬＤＤ領域の形成を防ぐ。その結果、ｎ＋領域６５２及び６５４の後続の形成により、ＬＤＤ領域はなくなる。
図９は、本発明に従ってショットキー・ダイオード４００を形成する方法を図示する図４Ａの線４Ｂ−４Ｂによる断面図である。ショットキー・ダイオード４００が、図９に示すように、それぞれ、トランジスタスタック６１６及びトランジスタスタック６１８の代わりに非導電性ストリップ９１０及び非導電性ストリップ９１２が用いられることを除き、ショットキー・ダイオード２００が形成されるのと同じようにして形成される。
非導電性ストリップ９１０及び９１２は、従来の方式で形成される。例えば、酸化物の層、又は酸化物及び窒化物の層がストリップ９１０及び９１２を形成するように堆積及びパターニングされ得る。その結果、この方法は、第１及び第２のｎ型ストリップ６３２及び６３４を、それぞれ、非導電性ストリップ６２０及び６２２に隣接するのではなく、それぞれ、非導電性ストリップ９１２及び９１４に隣接して存在するように形成することから始まる。
図１０は、本発明に従ってショットキー・ダイオード５００を形成する方法を図示する図５Ａの線５Ｂ−５Ｂによる断面図である。ショットキー・ダイオード５００が、図１０に示すように、この方法が、ダイオード２００、３００、及び４００を形成するために用いられるウエハの代わりに、従来のように形成されるＳＯＩウエハ１０１０を用いることを除き、ショットキー・ダイオード２００が形成されるのと同じようにして形成される。
ＳＯＩウエハ１０１０は、順に、（ｐ型又はｎ型）ハンドル領域１０１２、絶縁層１０１４、及び薄いｎ型シリコンフィルム１０１６を含む。フィルム１０１６は、絶縁層１０１４によりハンドル領域１０１２から隔離される。ＳＴＩ領域１０１８も隣接するデバイスを横方向に隔離するようにフィルム１０１６に従来のように形成される。
また、各デバイスが完全に隔離されているため、ｐ＋領域６６２及び６６４を形成するために用いられる図６Ｄ及び７Ｄに示す注入は省かれる。更に、フィルム１０１６が薄いため、金属シリサイドストリップ６７０及び６７２を形成する、図６Ｅ及び７Ｅに示す作用は、ＬＤＤ領域６３２及び６３４の一部のみを残し、ｎ＋領域６５２及び６５４を消費する。同様に、金属シリサイド領域６７４の形成は、下にあるフィルム１０１６を消費する。
上記記述は、本発明の例であり、本発明を実施するために本明細書に記載の本発明の種々の代替例を用い得ることを理解されたい。従って、後に続く特許請求の範囲が本発明の範囲を定義し、これらの請求項及びそれらの等価物の範囲内の構造及び方法がここに含有されることを意図している。

Claims (20)

  1. ショットキー・ダイオードであって、
    或るドーパント濃度を有するｎ型領域を有する半導体構造、
    前記半導体構造と接し、前記ｎ型領域のドーパント濃度より大きいドーパント濃度を有する、第１のｎ型ストリップ、
    半導体構造と接し、前記ｎ型領域のドーパント濃度より大きいドーパント濃度を有し、前記第１のｎ型ストリップから間隔を空けて配置される、第２のｎ型ストリップであって、ｎ型で、ｎ型領域のドーパント濃度より大きいドーパント濃度を有し、第１のｎ型ストリップ及び第２のｎ型ストリップ両方に接するドープされた領域がない、前記第２のｎ型ストリップ、
    前記第１のｎ型ストリップ及び前記第２のｎ型ストリップを横方向に囲むように前記半導体構造に接する、シャロートレンチアイソレーション（ＳＴＩ）リング、
    前記第１のｎ型ストリップの上面に接する第１の金属ストリップ、
    前記第２のｎ型ストリップの上面に接する第２の金属ストリップ、及び
    前記半導体構造に接し、第１の金属ストリップ及び前記第２の金属ストリップ横方向の間にあり、前記第１の金属ストリップ及び前記第２の金属ストリップから間隔を空けて配置される、金属領域、
    を含む、ショットキー・ダイオード。
  2. 請求項１に記載のショットキー・ダイオードであって、前記ＳＴＩリングが、前記第１のｎ型ストリップ及び前記第２のｎ型ストリップに接する、ショットキー・ダイオード。
  3. 請求項２に記載のショットキー・ダイオードであって、前記第１の金属ストリップ、前記第２の金属ストリップ、及び前記金属領域が単一平面にある、ショットキー・ダイオード。
  4. 請求項３に記載のショットキー・ダイオードであって、
    前記半導体構造の上面に接し、前記第１の金属ストリップ及び前記金属領域の横方向の間にある、第１の非導電性ストリップ、及び
    前記半導体構造の上面に接し、前記第１の非導電性ストリップから間隔を空けて配置され、前記第２の金属ストリップ及び前記金属領域の横方向の間にある、第２の非導電性ストリップ、
    を更に含む、ショットキー・ダイオード。
  5. 請求項４に記載のショットキー・ダイオードであって、
    前記半導体構造に接し、前記第１のｎ型ストリップ及び前記第２のｎ型ストリップの横方向の間にある、第１のｐ型領域、及び
    前記半導体構造に接し、前記第１のｎ型ストリップ及び前記第２のｎ型ストリップの横方向の間にあり、前記第１のｐ型領域及び前記第２のｐ型領域両方に接するｐ型領域がないように、前記第１のｐ型領域から間隔を空けて配置される、第２のｐ型領域、
    を更に含む、ショットキー・ダイオード。
  6. 請求項５に記載のショットキー・ダイオードであって、前記第１のｎ型ストリップが、前記ｎ型半導体材料のドーパント濃度より大きいドーパント濃度を備えた第１の領域、及び前記第１の領域のドーパント濃度より大きいドーパント濃度を備えた第２の領域を含む、ショットキー・ダイオード。
  7. 請求項６に記載のショットキー・ダイオードであって、前記ＳＴＩリングが、前記第１のｐ型領域及び前記第２のｐ型領域に接する、ショットキー・ダイオード。
  8. 請求項７に記載のショットキー・ダイオードであって、
    前記第１の非導電性ストリップの上面に接する第１の導電性ストリップ、
    前記第２の非導電性ストリップの上面に接する第２の導電性ストリップ、
    前記第１の導電性ストリップの上面に接する第３の金属ストリップ、及び
    前記第２の導電性ストリップの上面に接する第４の金属ストリップ、
    を更に含む、ショットキー・ダイオード。
  9. 請求項８に記載のショットキー・ダイオードであって、
    前記半導体構造内に位置する第１のＳＴＩストリップであって、前記第１のｎ型ストリップが前記第１のＳＴＩストリップ及び前記ＳＴＩリング間にありかつそれらに接する、前記第１のＳＴＩストリップ、及び
    前記半導体構造内に位置する第２のＳＴＩストリップであって、前記第２のｎ型ストリップが前記第２のＳＴＩストリップ及び前記ＳＴＩリング間にありかつそれらに接する、前記第２のＳＴＩストリップ、
    を更に含む、ショットキー・ダイオード。
  10. 請求項９に記載のショットキー・ダイオードであって、
    前記第１の導電性ストリップが、前記第１のＳＴＩストリップの一部の直上にあり、
    前記第２の導電性ストリップが、前記第２のＳＴＩストリップの一部の直上にある、
    ショットキー・ダイオード。
  11. 請求項７に記載のショットキー・ダイオードであって、前記第１の非導電性ストリップ、前記第２の非導電性ストリップ、前記第１の金属ストリップ、前記第２の金属ストリップ、及び前記金属領域に接する非導電性層を更に含み、前記非導電性層と前記第１の非導電性ストリップの如何なる部分との間にも導電性部材がなく、前記非導電性層と前記第２の非導電性ストリップの如何なる部分との間にも導電性部材がない、ショットキー・ダイオード。
  12. 請求項８に記載のショットキー・ダイオードであって、半導体構造が、絶縁層、前記絶縁層に接する第１のｎ型領域、及び前記絶縁層に接する第２のｎ型領域を含み、前記金属領域の底面が前記絶縁層に接する、ショットキー・ダイオード。
  13. 請求項１２に記載のショットキー・ダイオードであって、前記金属領域の側壁が、前記第１及び第２のｎ型領域に接する、ショットキー・ダイオード。
  14. 或るドーパント濃度を有するｎ型領域を含む半導体構造内にショットキー・ダイオードを形成する方法であって、前記方法が、
    前記半導体構造内に第１のｎ型ストリップ及び第２のｎ型ストリップを形成するように前記半導体構造を注入することであって、前記第１のｎ型ストリップ及び前記第２のｎ型ストリップが、各々前記ｎ型領域のドーパント濃度より大きいドーパント濃度を有し、前記第２のｎ型ストリップが、前記第１のｎ型ストリップから間隔を空けて配置され、ｎ型で、ｎ型領域のドーパント濃度より大きいドーパント濃度を有し、第１のｎ型ストリップ及び第２のｎ型ストリップ両方に接するドープされた領域がないこと、
    金属の層を堆積すること、及び
    前記第１のｎ型ストリップの上面に接する第１の金属ストリップ、前記第２のｎ型ストリップの上面に接する第２の金属ストリップ、及び前記半導体構造に接し、前記第１の金属ストリップ及び前記第２の金属ストリップの横方向の間にあり、前記第１の金属ストリップ及び前記第２の金属ストリップから間隔を空けて配置される、金属領域を形成するよう、前記金属の層を作用させること、
    を含む、方法。
  15. 請求項１４に記載の方法であって、前記第１のｎ型ストリップに接する第１の側壁スペーサ、及び前記第２のｎ型ストリップに接する第２の側壁スペーサを形成することを更に含む、方法。
  16. 請求項１５に記載の方法であって、
    半導体構造内に位置し、前記第１のｎ型ストリップ及び前記第２のｎ型ストリップの横方向の間にある、第１のｐ型領域を形成するように前記半導体構造を注入すること、及び
    第２のｐ型領域半導体構造内に位置し、前記第１のｎ型ストリップ及び前記第２のｎ型ストリップの横方向の間にあり、かつ、前記第１のｐ型領域及び前記第２のｐ型領域両方に接するｐ型領域がないように前記第１のｐ型領域から間隔を空けて配置される、第２のｐ型領域を形成するように前記半導体構造を注入すること、
    を更に含む、方法。
  17. 請求項１６に記載の方法であって、前記半導体構造が、
    前記半導体構造の上面に接する第１の非導電性ストリップ、
    前記半導体構造の上面に接し、前記第１の非導電性ストリップから間隔を空けて配置される第２の非導電性ストリップ、
    前記第１の非導電性ストリップの上面に接する第１の導電性ストリップ、及び
    前記第２の非導電性ストリップの上面に接する第２の導電性ストリップ、
    を含む、方法。
  18. 請求項１６に記載の方法であって、前記半導体構造が、
    前記半導体構造の上面に接する第１の非導電性ストリップ、及び
    前記半導体構造の上面に接し、前記第１の非導電性ストリップから間隔を空けて配置される、第２の非導電性ストリップ、
    を含み、
    前記方法が、
    前記第１の非導電性ストリップ、前記第２の非導電性ストリップ、前記第１の金属ストリップ、前記第２の金属ストリップ、及び前記金属領域に接する非導電性層を形成することを更に含み、前記非導電性層と前記第１の非導電性ストリップの如何なる部分との間にも導電性部材がなく、前記非導電性層と前記第２の非導電性ストリップの如何なる部分との間にも導電性部材がない、
    方法。
  19. 請求項１７に記載の方法であって、前記半導体構造が、絶縁層、前記絶縁層に接する第１のｎ型領域、及び前記絶縁層に接する第２のｎ型領域を含み、前記金属領域の底面が前記絶縁層に接する、方法。
  20. 請求項１７に記載の方法であって、前記半導体構造が、前記第１のｎ型ストリップ、前記第２のｎ型ストリップ、前記第１のｐ型領域、及び前記第２のｐ型領域に接するＳＴＩリング、
    前記半導体構造に接し、前記第１のＳＴＩストリップ及び前記ＳＴＩリングに接して存在する、第１のＳＴＩストリップ、及び
    前記半導体構造に接し、前記第２のＳＴＩストリップ及び前記ＳＴＩリングに接して存在する、第２のＳＴＩストリップ、
    を含む、方法。
JP2013506145A 2010-04-20 2011-02-25 ショットキー・ダイオード Active JP5893003B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/763,287 2010-04-20
US12/763,287 US8193602B2 (en) 2010-04-20 2010-04-20 Schottky diode with control gate for optimization of the on state resistance, the reverse leakage, and the reverse breakdown
PCT/US2011/026213 WO2011133247A2 (en) 2010-04-20 2011-02-25 Schottky diode

Publications (3)

Publication Number Publication Date
JP2013527603A true JP2013527603A (ja) 2013-06-27
JP2013527603A5 JP2013527603A5 (ja) 2014-04-10
JP5893003B2 JP5893003B2 (ja) 2016-03-23

Family

ID=44787623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013506145A Active JP5893003B2 (ja) 2010-04-20 2011-02-25 ショットキー・ダイオード

Country Status (5)

Country Link
US (2) US8193602B2 (ja)
JP (1) JP5893003B2 (ja)
CN (1) CN102870222B (ja)
TW (1) TWI563671B (ja)
WO (1) WO2011133247A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456773B (zh) * 2012-05-30 2016-03-16 中芯国际集成电路制造(上海)有限公司 肖特基二极管及其制造方法
US10069023B2 (en) * 2013-01-18 2018-09-04 Texas Instruments Incorporated Optical sensor with integrated pinhole

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209710A (ja) * 2004-01-20 2005-08-04 Hitachi Ulsi Systems Co Ltd 半導体集積回路装置の製造方法
US20060125019A1 (en) * 2004-12-15 2006-06-15 Tower Semiconductor Ltd. Gate defined schottky diode
JP2006319096A (ja) * 2005-05-12 2006-11-24 Renesas Technology Corp ショットキーバリアダイオード
GB2451116A (en) * 2007-07-20 2009-01-21 X Fab Uk Ltd Polysilicon devices
JP2009064977A (ja) * 2007-09-06 2009-03-26 Renesas Technology Corp 半導体装置およびその製造方法
US20090283841A1 (en) * 2008-01-30 2009-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60201666A (ja) * 1984-03-27 1985-10-12 Nec Corp 半導体装置
JP3058040B2 (ja) * 1995-01-18 2000-07-04 株式会社村田製作所 半導体装置
US6153484A (en) 1995-06-19 2000-11-28 Imec Vzw Etching process of CoSi2 layers
US6784489B1 (en) * 1997-03-28 2004-08-31 Stmicroelectronics, Inc. Method of operating a vertical DMOS transistor with schottky diode body structure
US6399413B1 (en) 2000-04-18 2002-06-04 Agere Systems Guardian Corp. Self aligned gated Schottky diode guard ring structures
WO2005038901A1 (en) * 2003-10-22 2005-04-28 Spinnaker Semiconductor, Inc. Dynamic schottky barrier mosfet device and method of manufacture
JP4695402B2 (ja) * 2005-01-26 2011-06-08 パナソニック株式会社 ショットキーバリアダイオードの製造方法
JP2006310555A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp 半導体装置およびその製造方法
KR100763848B1 (ko) 2006-07-05 2007-10-05 삼성전자주식회사 쇼트키 다이오드 및 그 제조 방법
KR100780967B1 (ko) 2006-12-07 2007-12-03 삼성전자주식회사 고전압용 쇼트키 다이오드 구조체
US8168466B2 (en) * 2007-06-01 2012-05-01 Semiconductor Components Industries, Llc Schottky diode and method therefor
US8207559B2 (en) 2008-07-14 2012-06-26 Texas Instruments Incorporated Schottky junction-field-effect-transistor (JFET) structures and methods of forming JFET structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209710A (ja) * 2004-01-20 2005-08-04 Hitachi Ulsi Systems Co Ltd 半導体集積回路装置の製造方法
US20060125019A1 (en) * 2004-12-15 2006-06-15 Tower Semiconductor Ltd. Gate defined schottky diode
JP2006319096A (ja) * 2005-05-12 2006-11-24 Renesas Technology Corp ショットキーバリアダイオード
GB2451116A (en) * 2007-07-20 2009-01-21 X Fab Uk Ltd Polysilicon devices
JP2009064977A (ja) * 2007-09-06 2009-03-26 Renesas Technology Corp 半導体装置およびその製造方法
US20090283841A1 (en) * 2008-01-30 2009-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky device

Also Published As

Publication number Publication date
JP5893003B2 (ja) 2016-03-23
US20110254118A1 (en) 2011-10-20
TWI563671B (en) 2016-12-21
WO2011133247A2 (en) 2011-10-27
US20120244689A1 (en) 2012-09-27
US8193602B2 (en) 2012-06-05
WO2011133247A3 (en) 2011-12-22
CN102870222A (zh) 2013-01-09
CN102870222B (zh) 2016-06-29
TW201145524A (en) 2011-12-16
US8728920B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
US11574903B2 (en) Positive strike SCR, negative strike SCR, and a bidirectional ESD structure that utilizes the positive strike SCR and the negative strike SCR
US6873017B2 (en) ESD protection for semiconductor products
US7417266B1 (en) MOSFET having a JFET embedded as a body diode
US8466026B2 (en) Semiconductor device and method for manufacturing the same
US7671408B2 (en) Vertical drain extended MOSFET transistor with vertical trench field plate
JP2008529279A (ja) パワーダイオードを包含する集積回路
US20100237409A1 (en) Semiconductor component
US10910493B2 (en) Semiconductor device and method of manufacturing the same
US20060157748A1 (en) Metal junction diode and process
US9018067B2 (en) Semiconductor device with pocket regions and method of manufacturing the same
JP5893003B2 (ja) ショットキー・ダイオード
US8048745B2 (en) Transistor and method of fabricating the same
US9754839B2 (en) MOS transistor structure and method
US6348714B1 (en) Soi structure with a body contact
TWI509813B (zh) 延伸源極－汲極金屬氧化物半導體電晶體及其形成方法
CN104217999B (zh) Cmos器件的制造方法
US20090152648A1 (en) Semiconductor Device and Method of Fabricating the Same
US20220157972A1 (en) Fin-based laterally-diffused metal-oxide semiconductor field effect transistor
US8729599B2 (en) Semiconductor device
US9530900B1 (en) Schottky diode and method for manufacturing the same
TWI620333B (zh) 肖特基二極體與其形成方法
CN115775797A (zh) 具有静电释放防护结构的器件及其制造方法
TWI527199B (zh) 半導體裝置及其製作方法
JP2002083878A (ja) 半導体装置及びその製造方法
JP2008516437A (ja) ゲート構造及び該構造を作る方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160223

R150 Certificate of patent or registration of utility model

Ref document number: 5893003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250