CN102870222A - 肖特基二极管 - Google Patents

肖特基二极管 Download PDF

Info

Publication number
CN102870222A
CN102870222A CN201180020229.6A CN201180020229A CN102870222A CN 102870222 A CN102870222 A CN 102870222A CN 201180020229 A CN201180020229 A CN 201180020229A CN 102870222 A CN102870222 A CN 102870222A
Authority
CN
China
Prior art keywords
strip
type
region
conductive
contacting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180020229.6A
Other languages
English (en)
Other versions
CN102870222B (zh
Inventor
Z·A·莎菲
J·A·巴布科克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of CN102870222A publication Critical patent/CN102870222A/zh
Application granted granted Critical
Publication of CN102870222B publication Critical patent/CN102870222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

具有在半导体材料（210、516）内的间隔的掺杂带（214、216），位于掺杂带（214、216）之间的半导体材料（210、516）的阴极区域，和接触半导体材料（210、516）的阴极区域的表面的阳极金属区域的肖特基二极管（200、300、400和500）改进了工作特性，诸如导通状态电阻、反向泄漏电流和反向击穿电压。肖特基二极管（200、300、400、500）还具有间隔的非导电带（224、226、410、412），其接触半导体材料（210、516）的阴极区域的表面的并且横向地将金属区域（244）与隔开的掺杂带（214、216）间隔。

Description

肖特基二极管
技术领域
本发明涉及肖特基二极管，更具体地，涉及带有用于优化导通状态电阻、反向泄漏电流和反向击穿电压的控制栅极的肖特基二极管。
背景技术
肖特基二极管是公知的结构，其具有用作二极管的金属-半导体结。肖特基二极管具有比传统pn二极管的正向电压降更低的正向电压降（例如，0.35V相对于0.7V），以及比传统pn二极管的开关动作更快的开关动作（例如，100ps相对于100ns）。
图1A-图1C示出例示传统的肖特基二极管100的示例的图。图1A示出平面图，图1B示出沿着图1A的IB-IB线截取的截面图，图1C示出沿着图1A的1C-1C线截取的截面图。如图1A-图1C所示，肖特基二极管100包括n型半导体材料110，诸如n型基板、外延层或者阱、以及形成在半导体材料110中的浅沟槽隔离（STI）环112。
如图1A-图1C进一步示出，肖特基二极管100包括形成在与STI环112的相对侧上的半导体材料110中的n+环114和p+环116。肖特基二极管100还包括接触n+环114的顶表面的金属环120，以及接触半导体材料110和p+保卫环116的顶表面的金属区域122。金属环120和金属区域122用硅化物共同形成，例如硅化铂。
另外，肖特基二极管100包括接触STI区域112、金属环120和金属区域122的顶表面的非导电层130、穿过非导电层130以与金属环120进行电气连接的多个第一接触件132以及穿过非导电层130以与金属区域122进行电气连接的多个第二接触件134。
在操作中，金属区域122用作二极管的阳极，半导体材料110用作二极管的阴极。另外，n+环114用作接触件的阴极，p+保卫环116减少泄漏电流。结果，当施加到金属区域122的电压升高到施加到半导体材料110的电压以上约0.35V时，电流从金属区域122向n+环114流动。另一方面，当施加到金属区域122的电压降低到施加到半导体材料110的电压以下时，基本上没有电流从n+环114向金属区域122流动。
肖特基二极管的一个缺陷是当与传统pn二极管相比较时，肖特基二极管具有相对高的反向泄漏电流。（反向泄漏电流是当施加到阳极的电压降低到施加到阴极的电压以下时流动的小的电流）。
肖特基二极管的一个缺陷是当与传统pn二极管相比较时，肖特基二极管具有相对低的反向击穿电压。（反向击穿电压是在从阴极向阳极流动大量电流之前施加到阳极的电压能够降低到施加到阴极的电压以下的最大量）。因而，需要一种具有更低的反向泄漏电流和更高的反向击穿电压的肖特基二极管。
发明内容
通过本发明的肖特基二极管改进了工作特性，诸如导通状态电阻、反向泄漏电流和反向击穿电压。本发明的肖特基二极管包括：具有n型区域的半导体结构，接触半导体结构的第一n型带、和接触半导体结构的第二n型带。n型区域具有掺杂浓度。所述第一n型带具有大于所述n型区域的掺杂浓度的掺杂浓度。所述第二n型带具有大于所述n型区域的掺杂浓度的掺杂浓度，并且与第一n型带间隔。没有具有n型并且具有大于所述n型区域的掺杂浓度的掺杂浓度的掺杂区域接触第一n型带和第二n型带两者。本发明的肖特基二极管还包括：接触所述半导体结构以横向地包围所述第一n型带和所述第二n型带的浅沟槽隔离（STI）环。本发明的肖特基二极管还包括：接触所述第一n型带的顶表面的第一金属带，以及接触所述第二n型带的顶表面的第二金属带。本发明的肖特基二极管附加地包括：接触所述半导体结构、横向位于所述第一金属带和所述第二金属带之间并且与所述第一金属带和所述第二金属带间隔的金属区域。
在包括n型区域的半导体结构形成本发明的肖特基二极管的方法，其中所述n型区域具有掺杂浓度，所述方法包括：注入所述半导体结构以在所述半导体结构中形成第一n型带和第二n型带。所述第一n型带和所述第二n型带具有大于所述n型区域的掺杂浓度的掺杂浓度。所述第二n型带与所述第一n型带间隔。没有具有n型并且具有大于所述n型区域的掺杂浓度的掺杂浓度的掺杂区域接触第一n型带和第二n型带两者。
所述方法还包括：沉积金属层，以及反应金属层以形成接触所述第一n型带的顶表面的第一金属带，接触所述第二n型带的顶表面的第二金属带，以及接触所述半导体结构、横向位于所述第一金属带和所述第二金属带之间并且与所述第一金属带和所述第二金属带间隔的金属区域。
附图简述
图1A-图1C是例示传统的肖特基二极管100的示例的图。图1A是平面图，图1B是沿着图1A的IB-IB线截取的截面图，图1C是沿着图1A的1C-1C线截取的截面图。
图2A-图2C是例示根据本发明的肖特基二极管200的示例的图。图2A是平面图，图2B是沿着图2A的2B-2B线截取的截面图，图2C是沿着图2A的2C-2C线截取的截面图。
图3A-图3C是例示根据本发明的第一实施方式的肖特基二极管300的示例的图。图3A是平面图，图3B是沿着图3A的3B-3B线截取的截面图，图3C是沿着图3A的3C-3C线截取的截面图。
图4A-图4C是例示根据本发明的第二实施方式的肖特基二极管400的示例的图。图4A是平面图，图4B是沿着图4A的4B-4B线截取的截面图，图4C是沿着图4A的4C-4C线截取的截面图。
图5A-图5C是例示根据本发明的第三实施方式的肖特基二极管500的示例的图。图5A是平面图，图5B是沿着图5A的5B-5B线截取的截面图，图5C是沿着图5A的5C-5C线截取的截面图。
图6A-图6F和图7A-图7F是例示根据本发明的形成肖特基二极管200的方法的示例的系列截面图。图6A-图6F是沿着图2A的线2B-2B截取的，图7A-图7F是沿着线2C-2C截取的。
图8是沿着图3A的线3B-3B截取的截面图例示根据本发明的形成肖特基二极管300的方法。
图9是沿着图4A的线4B-4B截取的截面图例示根据本发明的形成肖特基二极管400的方法。
图10是沿着图5A的线5B-5B截取的截面图例示根据本发明的形成肖特基二极管500的方法。
具体实施方式
图2A-图2C示出例示根据本发明的肖特基二极管200的示例的图。图2A示出平面图，图2B示出沿着图2A的2B-2B线截取的截面图，图2C示出沿着图2A的2C-2C线截取的截面图。
如图2A-图2C所示，肖特基二极管200包括n型半导体材料210，诸如n型基板、外延层或者阱、以及形成在半导体材料210中的浅沟槽隔离（STI）环212。肖特基二极管200还包括形成在半导体材料210中以接触STI环212的内侧壁的一部分的第一n型带214和第二n型带216。
n型带214和216均包括n+区域和低密度漏极（LDD）区域，被间隔并且在本示例中，大致彼此平行。结果，n型带214和216均具有比半导体材料210的掺杂浓度更大的掺杂浓度。此外，具有比半导体材料210的掺杂浓度更大的掺杂浓度的n型区域不接触n型带214和n型带216两者。
如图2A-图2C进一步示出，肖特基二极管200包括形成在半导体材料210中以接触STI环212的内侧壁的一部分的第一p+型区域220和第二p+型区域222。p+区域220和222横向位于在n型带214和216之间，并且被间隔从而p型区域不接触p+区域220和p+区域222两者。
此外，肖特基二极管200包括接触半导体材料210的顶表面的第一非导电带224和第二非导电带226。第一非导电带224和第二非导电带226可以用诸如氧化物这样的非导电材料实现，被间隔并且在n型带214和216之间。
肖特基二极管200附加地包括分别接触第一非导电带224和第二非导电带226的顶表面的第一导电带230和第二导电带232。第一导电带230和第二导电带232可以用诸如掺杂多晶硅这样的导电材料实现，被间隔并且在n型带214和216之间。
此外，肖特基二极管200包括接触半导体材料210的顶表面的第一非导电侧壁间隔件234和第二非导电侧壁间隔件236。侧壁间隔件234还接触非导电带224和导电带230的侧壁，并且侧壁间隔件236接触非导电带226和导电带232的侧壁。
肖特基二极管200还包括接触n型带214的顶表面的金属带240、接触n型带216的顶表面的金属带242、接触半导体材料210和p+区域220和222的顶表面的金属区域244、接触导电带230的顶表面的金属带246和接触导电带232的顶表面的金属带248。如所示出，金属带240、金属带242和金属区域244位于单个平面P中。金属带240、242、246和248和金属区域244可以用诸如硅化钴这样的硅化物实现。
另外，肖特基二极管200包括接触并且盖在STI环212、侧壁间隔件234和236、金属带240、242、246和248以及金属区域244上面的非导电层250。肖特基二极管200还包括多个第一接触件260、多个第二接触件262、多个第三接触件264、多个第四接触件266和多个第五接触件268。
多个第一接触件260延伸通过非导电层250以与金属带240进行电气连接，并且多个第二接触件260延伸穿过非导电层250以与金属带242进行电气连接。金属带240和242在金属互联结构中连接到一起。
多个接触件264延伸通过非导电层250以与金属区域244进行电气连接，多个接触件266延伸穿过非导电层250以与金属带246进行电气连接，并且多个接触件268延伸通过非导电层250以与金属带248进行电气连接。
在操作中，金属区域244用作二极管200的阳极，并且半导体材料210用作二极管200的阴极。另外，n型带214和216用作阴极接触件，并且p+区域220和222减少泄漏电流。结果，当施加到金属区域244的电压升高到施加到半导体区域210以上约0.35V时，电流从金属区域244流动到n型带214并且电流从金属区域244流动到n型带216。
另外，p+区域220和222和下方的n型半导体材料210形成pn结。结果，当施加到金属区域244的电压升高到施加到半导体区域210的电压以上约0.7V时，电流从p+区域220和222向n+带214和216流动。因而，在pn结导通之前肖特基二极管200导通。另一方面，当施加到金属区域244的电压降低到施加到半导体材料210的电压以下时，基本上没有电流从半导体材料210流动到金属区域244。
另外，电压可以被施加到导电带230和232上以修改二极管200的操作。当正电压被施加到导电带230和230时，电子被吸引到位于导电带230和232直接下方的半导体材料210的顶表面。被吸引的电子形成沟道型区域，减小串联电阻并且增大流到n型带214和216的电流的大小。因而，通过选择正电压的大小，二极管200的导通状态电阻可以被优化。
另一方面，当负电压被施加到导电带230和232时，直接位于导电带230和232下方的半导体材料210的顶表面变为耗尽，其接着显著地减小反向泄漏电流并且显著地增大反向击穿电压。因而，通过选择负电压的大小，反向泄漏电流和反向击穿电压可以被优化。结果，本发明的优点之一是通过偏置导电带230和232，二极管200的特性可以被优化。
本发明的另一个优点是本发明消除了沿着阳极的两侧（例如，沿着图1A所示的金属区域122的两个竖直侧面）形成p+保卫环和接触件。通过取消形成p+保卫环和沿着阳极的两侧的接触件，可以减小二极管的宽度，结果增加可施加到阳极的电压的频率。
图3A-图3C示出例示根据本发明的第一实施方式的肖特基二极管300的示例的图。图3A示出平面图，图3B示出沿着图3A的3B-3B线截取的截面图，图3C示出沿着图3A的3C-3C线截取的截面图。肖特基二极管300类似于肖特基二极管200，并且作为结果，利用相同附图标记来自带两个二极管共同的结构。
如图3A-图3C所示，二极管300不同于二极管200在于二极管300包括部分地位于导电带230下方的由半导体材料210形成的浅沟槽隔离（STI）带310、和部分地位于导电带232下方的由半导体材料210形成的STI带312。
另外，由于SIT带310和312部分地位于导电带230和232下方，n型导电带214和216的LDD区域被消除。肖特基二极管300与肖特基二极管200一样操作，除了STI带310和312进一步减小反向泄漏电流并且进一步增大二极管的反向击穿电压之外。
图4A-图4C示出例示根据本发明的第二实施方式的肖特基二极管400的示例的图。图4A示出平面图，图4B示出沿着图2A的2B-2B线截取的截面图，图4C示出沿着图4A的4C-4C线截取的截面图。肖特基二极管400类似于肖特基二极管200，并且作为结果，利用相同附图标记来自带两个二极管共同的结构。
如图4A-图4C所示，二极管400不同于二极管200在于二极管400利用第一非导电带410代替第一非导电带224和第一导电带230，并且第二非导电带412代替第二非导电带226和第二导电带232。
结果，非导电构件位于非导电层250和第一非导电带410的任何部分之间，并且非导电构件位于非导电层250和第二非导电带412的任何部分之间。非导电带410和412例如可以利用氧化物或者氧化物和氮化物实现，并且比非导电带230和232更厚。
肖特基二极管400与肖特基二极管200一样操作，除了二极管400不减小反向泄漏电流并且不增大反向击穿电压之外。二极管400在高频应用中最佳利用，其中更高的反向泄漏电流和更低的反向击穿电压是可接受的。
图5A-图5C示出例示根据本发明的第三实施方式的肖特基二极管500的示例的图。图5A示出平面图，图5B示出沿着图5A的3B-3B线截取的截面图，图5C示出沿着图5A的5C-5C线截取的截面图。肖特基二极管500类似于肖特基二极管200，并且作为结果，利用相同附图标记来自带两个二极管共同的结构。
如图5A-图5C所示，二极管500不同于二极管200在于二极管500利用绝缘体上硅（SOI）结构510代替半导体材料210。SOI结构510包括（p型或者n型）手柄区域512、绝缘层514和薄n型硅膜516。膜516被绝缘层514与手柄区域512隔离，并且被STI环212与相邻器件隔离。
另外，因为二极管500被完全隔离，p+区域220和222被省略。此外，在金属带240和242的形成期间，n型带214和216的n+区域被消耗，仅仅留下n型带214和216的LDD区域的一部分。类似地，形成金属区域244也消耗全部下方膜516。肖特基二极管500与肖特基二极管200一样操作，除了二极管500的金属-硅结不在主要在金属区域244下方，而是沿着金属区域244的侧壁S布置。
图6A-图6F和图7A-图7F示出例示根据本发明的形成肖特基二极管200的方法的示例的系列截面图。图6A-图6F是沿着图2A的线2B-2B截取的，图7A-图7F是沿着线2C-2C截取的。如图6A和图7A所示，该方法利用现有地形成的晶片，包括p型基板610、形成在基板610中的n阱612和形成在基板610和n阱612中的浅沟槽隔离（STI）环614。
另外，该方法利用同时多个相邻的MOS晶体管被形成的现有方式形成的晶体管栈616和晶体管栈618。晶体管栈616包括形成在n阱612的顶表面上的第一非导电带620，并且晶体管栈618包括形成在n阱612的顶表面上的第二非导电带622。非导电带620和622可以在形成相邻MOS晶体管的栅极氧化区域的同时形成。
此外，晶体管栈616包括形成在第一非导电带620的顶表面上的第一导电带614，并且晶体管栈618包括形成在第二非导电带622的顶表面上的第二导电带626。导电带624和626可以在形成相邻MOS晶体管的多栅极的同时由多晶硅形成。
如图6A和图7A进一步示出，方法开始于形成和图案化接触n阱612的顶表面的掩膜630。掩膜630保护n阱612的位于第一导电带624和第二导电带626之间的区域。在掩膜630被图案化之后，n型杂质通过掩膜630中的开口被注入n型阱612以形成第一n型带632和第二n型带634。（注入可以优选地注入导电带624和626的全部顶表面）。第一非导电带632和第二非导电带634可以在形成相邻NMOS晶体管的LDD区域的同时形成。在注入之后，掩膜630被去除。
去除掩膜630之后，在n阱612和第一导电带624和第二导电带626上沉积氧化物层。如图6B和图7B所示，沉积的氧化物接着被各向异性地蚀刻返回以从第一导电带624和第二导电带626的顶表面去除沉积的氧化物，因而形成第一侧壁间隔件640和第二侧壁间隔件642。
第一侧壁间隔件640接触非导电带620和导电带624的侧壁，并且第二侧壁间隔件642接触非导电带622和导电带626的侧壁。第一侧壁间隔件640和第二侧壁间隔件642可以在形成相邻MOS晶体管的侧壁间隔件的同时形成。
如图6C和图7C所示，在形成间隔件640和642之后，形成并且图案化掩膜650以接触n阱612的顶表面。掩膜650保护n阱612的位于第一导电带624和第二导电带626之间的区域。在掩膜650被图案化之后，n型杂质通过掩膜650中的开口被注入n型阱612以形成第一n型带652和第二n型带654。（注入可以优选地注入导电带624和626的全部顶表面）。第一非导电带652和第二非导电带654可以在形成相邻NMOS晶体管的n+区域的同时形成。在注入之后，掩膜650被去除。
如图7D和图7D所示，在形成去除掩膜650之后，形成并且图案化掩膜660以接触n阱612的顶表面。掩膜660保护n阱612的位于第一导电带624和第二导电带626之间的区域的一部分。在掩膜660被图案化之后，p型杂质通过掩膜660中的开口被注入n型阱612以形成第一p型区域662和第二p型区域664。
通过减小第一p型区域662和第二p型区域664的宽度，电容减小，结果提高二极管200的开关速度。第一p型区域662和第二p型区域664可以在形成相邻PMOS晶体管的p+区域的同时形成。在注入之后，掩膜660被去除。
在去除掩膜660之后，露出的表面被粗略清洁，并且金属层，诸如钴，被沉积在n阱612、STI环614、第一侧壁间隔件640和第二侧壁间隔件642、第一n型带652和第二n型带654和第一p型区域662和第二p型区域664上。钴通常用于先进（例如，0.25微米）CMOS工艺，并且具有比铂更低的片电阻。铂还遭受诸如窄栅极这样的小光子尺寸的问题。
如图6E和图7E所示，该金属层接着被以现有方式反应，以形成接触第一n型带652的顶表面的金属硅化物带670、接触第二n型带654的顶表面的金属硅化物带672、接触n阱612和p型区域662和664的顶表面的金属硅化物区域674、接触导电带624的顶表面的金属硅化物带676以及接触导电带626的顶表面的金属硅化物带678。
金属硅化物不形成在STI环614和侧壁间隔件640和642上，并且在形成金属硅化物带670、672、676和678和金属硅化物区域674之后，金属层被以现有方式从STI环614和侧壁间隔件640和642去除。2011年7月3日向Donaton等授权的美国专利No.6,255,227Bl，在此通过引用并入，公开了形成硅化钴，包括在沉积金属之前粗略清洁晶片的方法。
金属硅化物带670、672、676和678以及金属硅化物区域674可以在相邻的MOS晶体管被硅化的同时形成。因而，本发明的一个优点是肖特基二极管可以在作为标准CMOS处理流程的一部分的自对准处理中形成。
如图6F和图7F所示，在形成金属硅化物带670、672、676和678以及金属硅化物区域674之后，在STI环614、第一侧壁间隔件640和第二侧壁间隔件642、金属硅化物带670、672、676和678以及金属硅化物区域674上形成非导电层680。另外，按照现有方式形成多个第一接触件690、多个第二接触件692、多个第三接触件694、多个第四接触件和多个第五接触件。
多个第一接触件690延伸通过非导电层680以与金属硅化物带670进行电气连接，多个第二接触件692延伸通过非导电层680以与金属硅化物带672进行电气连接，多个第三接触件694延伸通过非导电层680以与金属硅化物区域674进行电气连接，多个第四接触件延伸通过非导电层680以与金属硅化物带676进行电气连接，多个第五接触件延伸通过非导电层680以与金属硅化物带678进行电气连接。
图8示出沿着图3A的线3B-3B截取的截面图例示根据本发明的形成肖特基二极管300的方法。肖特基二极管300按照与肖特基二极管200相同方式形成，除了以下之外：如图8所示，方法利用现有地形成的晶片，除了包括p型基板610、n阱612和STI环614，还包括STI带810和STI带812。
STI带810和812在形成STI环614的同时现有地形成在n阱612中。此外，非导电带620和导电带624形成为位于STI带810的一部分上方，并且非导电带622和导电带626形成为位于STI带812的一部分的上方。另外，尽管初始地形成了LDD区域，但是STI带810和812防止在将要形成的侧壁间隔件下方形成LDD区域。结果，通过随后形成n+区域652和654，消除LDD区域。
图9示出沿着图4A的线4B-4B截取的截面图例示根据本发明的形成肖特基二极管400的方法。肖特基二极管400按照与肖特基二极管200相同方式形成，除了以下之外：如图9所示，非导电带910和非导电带912被利用分别代替晶体管栈616和晶体管栈618。
非导电带910和912以现有方式形成。例如，氧化物层或者氧化物和氮化物层可以被沉积和图案化以形成带910和912。结果，方法通过形成分别与非导电带912和914相邻的第一n型带632和第二n型带634开始，而不是分别与非导电带620和622相邻。
图10示出沿着图5A的线5B-5B截取的截面图例示根据本发明的形成肖特基二极管500的方法。肖特基二极管500按照与肖特基二极管200相同方式形成，除了以下之外：如图10所示，该方法利用现有地形成的SOI晶片1010代替用于形成二极管200、300和400的晶片。
SOI晶片1010包括（p型或者n型）手柄区域1012、绝缘层1014和薄n型硅膜1016。膜1016被绝缘层1014与手柄区域1012隔离。还在膜1016中现有地形成STI区域1018以横向隔离相邻的器件。
另外，因为每一个器件被完全隔离，所图6D和图7D所例示的以用于形成p+区域662和664的注入被省略。此外，因为膜1016是薄的，图6E和图7E例示的形成金属硅化物带670和672的反应消耗n+区域652和654，仅仅留下LDD区域632和634的一部分。类似地，形成金属硅化物区域674消耗下方膜1016。
应理解的是以上描述是本发明的省略，并且在本发明的实施中可以采用此处描述的本发明的各种替代方式。因此，以下权利要求旨在限定本发明的范围，并且这些权利要求以及等同物的范围内的结构和方法因此被覆盖在内。

Claims (20)

1.一种肖特基二极管，包括：
具有n型区域的半导体结构，所述n型区域具有掺杂浓度；
接触所述半导体结构的第一n型带，所述第一n型带具有大于所述n型区域的掺杂浓度的掺杂浓度；
接触所述半导体结构的第二n型带，所述第二n型带具有大于所述n型区域的掺杂浓度的掺杂浓度，并且与所述第一n型带间隔，没有具有n型且掺杂浓度大于所述n型区域的掺杂浓度的掺杂区域接触所述第一n型带和所述第二n型带两者；
接触所述半导体结构以横向地包围所述第一n型带和所述第二n型带的浅沟槽隔离（STI）环；
接触所述第一n型带的顶表面的第一金属带；
接触所述第二n型带的顶表面的第二金属带；以及
接触所述半导体结构、横向位于所述第一金属带和所述第二金属带之间并且与所述第一金属带和所述第二金属带间隔的金属区域。
2.根据权利要求1所述的肖特基二极管，其中所述STI环接触所述第一n型带和所述第二n型带。
3.根据权利要求2所述的肖特基二极管，其中所述第一金属带、所述第二金属带和所述金属区域位于单个平面内。
4.根据权利要求3所述的肖特基二极管，还包括：
接触所述半导体结构的顶表面的第一非导电带，所述第一非导电带横向位于所述第一金属带和所述金属区域之间；以及
接触所述半导体结构的顶表面的第二非导电带，所述第二非导电带与所述第一非导电带间隔开，并且横向位于所述第二金属带和所述金属区域之间。
5.根据权利要求4所述的肖特基二极管，还包括：
接触所述半导体结构的第一p型区域，所述第一p型区域横向位于所述第一n型带和所述第二n型带之间；以及
接触所述半导体结构的第二p型区域，所述第二p型区域横向位于所述第一n型带和所述第二n型带之间，并且与所述第一p型区域间隔开从而没有p型区域接触所述第一p型区域和所述第二p型区域两者。
6.根据权利要求5所述的肖特基二极管，其中所述第一n型带包括具有大于所述n型半导体材料的掺杂浓度的掺杂浓度的第一区域，以及具有大于所述第一区域的掺杂浓度的掺杂浓度的第二区域。
7.根据权利要求6所述的肖特基二极管，其中所述STI环接触所述第一p型区域和所述第二p型区域。
8.根据权利要求7所述的肖特基二极管，还包括：
接触所述第一非导电带的顶表面的第一导电带；
接触所述第二非导电带的顶表面的第二导电带；
接触所述第一导电带的顶表面的第三金属带；以及
接触所述第二导电带的顶表面的第四金属带。
9.根据权利要求8所述的肖特基二极管，还包括：
位于所述半导体结构中的第一STI带，所述第一n型带位于所述第一STI带和所述STI环之间并且接触所述第一STI带和所述STI环；以及
位于所述半导体结构中的第二STI带，所述第二n型带位于所述第二STI带和所述STI环之间并且接触所述第二STI带和所述STI环。
10.根据权利要求9所述的肖特基二极管，其中：
所述第一导电带直接位于所述第一STI带的部分的上方；以及
所述第二导电带直接位于所述第二STI带的部分的上方。
11.根据权利要求7所述的肖特基二极管，还包括接触所述第一非导电带、所述第二非导电带、所述第一金属带、所述第二金属带和所述金属区域的非导电层，没有导电构件位于所述非导电层和所述第一非导电带的任何部分之间，没有导电构件位于所述非导电层和所述第二非导电带的任何部分之间。
12.根据权利要求8所述的肖特基二极管，其中所述半导体结构包括绝缘层、接触所述绝缘层的第一n型区域和接触所述绝缘层的第二n型区域，所述金属区域的底表面接触所述绝缘层。
13.根据权利要求12所述的肖特基二极管，其中所述金属区域的侧壁接触所述第一n型区域和所述第二n型区域。
14.一种在包括n型区域的半导体结构中形成肖特基二极管的方法，所述n型区域具有掺杂浓度，所述方法包括：
注入所述半导体结构以在所述半导体结构中形成第一n型带和第二n型带，所述第一n型带和所述第二n型带具有大于所述n型区域的掺杂浓度的掺杂浓度，所述第二n型带与所述第一n型带间隔开，没有具有n型且掺杂浓度大于所述n型区域的掺杂浓度的掺杂区域接触所述第一n型带和所述第二n型带两者；
沉积金属层；以及
反应所述金属层以形成接触所述第一n型带的顶表面的第一金属带，接触所述第二n型带的顶表面的第二金属带，以及接触所述半导体结构、横向位于所述第一金属带和所述第二金属带之间并且与所述第一金属带和所述第二金属带间隔的金属区域。
15.根据权利要求14所述的方法，还包括形成接触所述第一n型带的第一侧壁间隔件，以及接触所述第二n型带的第二侧壁间隔件。
16.根据权利要求15所述的方法，还包括：
注入所述半导体结构以形成位于所述半导体结构内的第一p型区域，所述第一p型区域横向位于所述第一n型带和所述第二n型带之间；以及
注入所述半导体结构以形成位于所述半导体结构中的第二p型区域，所述第二p型区域横向位于所述第一n型带和所述第二n型带之间，并且与第一p型区域间隔，从而没有p型区域接触所述第一p型区域和所述第二p型区域两者。
17.根据权利要求16所述的方法，其中所述半导体结构包括：
接触所述半导体结构的顶表面的第一非导电带，
接触所述半导体结构的顶表面的第二非导电带，所述第二非导电带与所述第一非导电带间隔；
接触所述第一非导电带的顶表面的第一导电带；以及
接触所述第二非导电带的顶表面的第二导电带。
18.根据权利要求16所述的方法，其中所述半导体结构包括：
接触所述半导体结构的顶表面的第一非导电带，以及
接触所述半导体结构的顶表面的第二非导电带，所述第二非导电带与所述第一非导电带间隔；
并且所述方法还包括形成接触所述第一非导电带、所述第二非导电带、所述第一金属带、所述第二金属带和所述金属区域的非导电层，没有导电构件位于所述非导电层和所述第一非导电带的任何部分之间，没有导电构件位于所述非导电层和所述第二非导电带的任何部分之间。
19.根据权利要求17所述的方法，其中所述半导体结构包括绝缘层、接触所述绝缘层的第一n型区域和接触所述绝缘层的第二n型区域，所述金属区域的底表面接触所述绝缘层。
20.根据权利要求17所述的方法，其中所述半导体结构包括：
接触所述第一n型带、所述第二n型带、所述第一p型区域和所述第二p型区域的STI环，
接触所述半导体结构的第一STI带，所述第一n型带位于接触所述第一STI带和所述STI环；以及
接触所述半导体结构的第二STI带，所述第二n型带位于接触所述第二STI带和所述STI环。
CN201180020229.6A 2010-04-20 2011-02-25 肖特基二极管 Active CN102870222B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/763,287 2010-04-20
US12/763,287 US8193602B2 (en) 2010-04-20 2010-04-20 Schottky diode with control gate for optimization of the on state resistance, the reverse leakage, and the reverse breakdown
PCT/US2011/026213 WO2011133247A2 (en) 2010-04-20 2011-02-25 Schottky diode

Publications (2)

Publication Number Publication Date
CN102870222A true CN102870222A (zh) 2013-01-09
CN102870222B CN102870222B (zh) 2016-06-29

Family

ID=44787623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180020229.6A Active CN102870222B (zh) 2010-04-20 2011-02-25 肖特基二极管

Country Status (5)

Country Link
US (2) US8193602B2 (zh)
JP (1) JP5893003B2 (zh)
CN (1) CN102870222B (zh)
TW (1) TWI563671B (zh)
WO (1) WO2011133247A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456773B (zh) * 2012-05-30 2016-03-16 中芯国际集成电路制造(上海)有限公司 肖特基二极管及其制造方法
US10069023B2 (en) 2013-01-18 2018-09-04 Texas Instruments Incorporated Optical sensor with integrated pinhole

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60201666A (ja) * 1984-03-27 1985-10-12 Nec Corp 半導体装置
JP3058040B2 (ja) * 1995-01-18 2000-07-04 株式会社村田製作所 半導体装置
DE69636818T2 (de) 1995-06-19 2007-11-08 Interuniversitair Micro-Elektronica Centrum Vzw Verfahren zur selbst-justierten Herstellung von implantierten Gebieten
US6784489B1 (en) * 1997-03-28 2004-08-31 Stmicroelectronics, Inc. Method of operating a vertical DMOS transistor with schottky diode body structure
US6399413B1 (en) 2000-04-18 2002-06-04 Agere Systems Guardian Corp. Self aligned gated Schottky diode guard ring structures
WO2005038901A1 (en) * 2003-10-22 2005-04-28 Spinnaker Semiconductor, Inc. Dynamic schottky barrier mosfet device and method of manufacture
JP2005209710A (ja) * 2004-01-20 2005-08-04 Hitachi Ulsi Systems Co Ltd 半導体集積回路装置の製造方法
US7544557B2 (en) 2004-12-15 2009-06-09 Tower Semiconductor Ltd. Gate defined Schottky diode
JP4695402B2 (ja) * 2005-01-26 2011-06-08 パナソニック株式会社 ショットキーバリアダイオードの製造方法
JP2006310555A (ja) 2005-04-28 2006-11-09 Nec Electronics Corp 半導体装置およびその製造方法
JP2006319096A (ja) * 2005-05-12 2006-11-24 Renesas Technology Corp ショットキーバリアダイオード
KR100763848B1 (ko) 2006-07-05 2007-10-05 삼성전자주식회사 쇼트키 다이오드 및 그 제조 방법
KR100780967B1 (ko) 2006-12-07 2007-12-03 삼성전자주식회사 고전압용 쇼트키 다이오드 구조체
US8168466B2 (en) * 2007-06-01 2012-05-01 Semiconductor Components Industries, Llc Schottky diode and method therefor
GB2451116A (en) * 2007-07-20 2009-01-21 X Fab Uk Ltd Polysilicon devices
JP5085241B2 (ja) * 2007-09-06 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8338906B2 (en) * 2008-01-30 2012-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky device
US8207559B2 (en) 2008-07-14 2012-06-26 Texas Instruments Incorporated Schottky junction-field-effect-transistor (JFET) structures and methods of forming JFET structures

Also Published As

Publication number Publication date
WO2011133247A3 (en) 2011-12-22
US20110254118A1 (en) 2011-10-20
CN102870222B (zh) 2016-06-29
WO2011133247A2 (en) 2011-10-27
US8728920B2 (en) 2014-05-20
TWI563671B (en) 2016-12-21
US20120244689A1 (en) 2012-09-27
TW201145524A (en) 2011-12-16
JP5893003B2 (ja) 2016-03-23
JP2013527603A (ja) 2013-06-27
US8193602B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
US8097512B2 (en) MOSFET having a JFET embedded as a body diode
EP3217432B1 (en) Semiconductor device capable of high-voltage operation
US7964933B2 (en) Integrated circuit including power diode
US7671408B2 (en) Vertical drain extended MOSFET transistor with vertical trench field plate
US8173500B2 (en) Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar CMOS DMOS device
CN101593751A (zh) 集成电路结构
US20130320431A1 (en) Vertical Power MOSFET and Methods for Forming the Same
JP2004241755A (ja) 半導体装置
JP2002110963A (ja) 半導体装置
KR100248507B1 (ko) 소이 트랜지스터 및 그의 제조 방법
TW202114236A (zh) 半導體裝置和製造半導體裝置的方法
US10910493B2 (en) Semiconductor device and method of manufacturing the same
CN102870222B (zh) 肖特基二极管
US8048745B2 (en) Transistor and method of fabricating the same
US6348714B1 (en) Soi structure with a body contact
US20060157748A1 (en) Metal junction diode and process
US20090152648A1 (en) Semiconductor Device and Method of Fabricating the Same
US8198659B2 (en) Semiconductor device and method for fabricating the same
US8921888B2 (en) Method of making semiconductor device
US20230378340A1 (en) Semiconductor device
US7439596B2 (en) Transistors for semiconductor device and methods of fabricating the same
TWI527199B (zh) 半導體裝置及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant