JP2013526013A - 異なる材料からなる二つの隣接した領域の製造方法 - Google Patents

異なる材料からなる二つの隣接した領域の製造方法 Download PDF

Info

Publication number
JP2013526013A
JP2013526013A JP2013503152A JP2013503152A JP2013526013A JP 2013526013 A JP2013526013 A JP 2013526013A JP 2013503152 A JP2013503152 A JP 2013503152A JP 2013503152 A JP2013503152 A JP 2013503152A JP 2013526013 A JP2013526013 A JP 2013526013A
Authority
JP
Japan
Prior art keywords
solvent
volume
transistor
materials
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013503152A
Other languages
English (en)
Inventor
モハメド・ベンワディ
クリストフ・セルブトヴィエス
ジャン−マリー・ヴェリヤック
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2013526013A publication Critical patent/JP2013526013A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/15Deposition of organic active material using liquid deposition, e.g. spin coating characterised by the solvent used
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40Organosilicon compounds, e.g. TIPS pentacene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/649Aromatic compounds comprising a hetero atom
    • H10K85/655Aromatic compounds comprising a hetero atom comprising only sulfur as heteroatom
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/649Aromatic compounds comprising a hetero atom
    • H10K85/657Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6576Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Powder Metallurgy (AREA)

Abstract

それぞれに異なる第一及び第二の材料が形成された、表面(14)の隣接する第一及び第二の領域を製造する方法であって、前記方法が、第一の領域を覆い第一の材料が分散された溶媒を含む第一の液体ボリューム(20)を堆積する段階、第二の領域を覆い第二の材料が分散された溶媒を含む第二の液体ボリューム(22)を堆積する段階、及び溶媒を除去する段階を含む。本発明に従えば、第一及び第二のボリューム(20,22)の溶媒は、混合されず、第一のボリュームが第二の領域に到達する前に、第二のボリューム(22)が、第一のボリューム(20)の堆積と同時にまたは連続して堆積される。

Description

本開示は、異なる材料からなる表面の隣接する領域の製造に関する。それは、さらに具体的には、例えばトランジスタのような、マイクロエレクトロニクス素子の製造に適用する。
表面上にある材料の層を製造する通常の技術は、この材料を溶媒中に分散させ、液体の溶液を、その材料で塗布することを所望される目的の領域に得られるように一滴または数滴堆積し、次いで例えば蒸発により、溶媒を除去することを含む。
しかしながら、いくつかの隣接する領域が異なる材料で製造される場合には、そのような領域間の距離が減少するにつれて、そのような製造技術は限界に達する。
そのため、例として、例えばトランジスタのようなマイクロエレクトロニクス素子の製造は、隣接するわずか数マイクロメートルしか離れていない領域にこの同じ液体が流出することを防ぎつつ、微小な領域にこの液滴を堆積することが必要となる。実際に、そのような隣接する領域は、異なる材料によって実行される異なる機能を有する。このことは、マイクロエレクトロニクス素子が使用不可能になるというリスクがあるため、隣接する領域は、それゆえ意図されない材料を受け入れるべきではない。
現在、表面に堆積された液滴が広がるのを正確に制御することは非常に難しく、不可能でさえある。実際に、液滴の広がりは、その組成、材料及びそれを受け入れる表面の幾何学的形状、環境条件(温度、湿度・・・)または堆積の特性(表面に衝突する前の液滴の飛行する距離や速度、液滴を堆積するのに使用されるノズルの直径やコントローラ・・・)のような多くの因子に依存する。さらに、製造が有機材料及び/または溶媒を含む液滴を意図する場合、そのような堆積では液滴が広がる強い傾向を有するため、この困難性は全て、より大きなものとなる。
そのため、液体を堆積することによって領域を形成することは、従来はマスク樹脂で、特にフォトリソグラフィによって隣接領域を事前に覆い、目的領域への液体の堆積及び蒸発を実施し、次いで適切な化学槽でマスク樹脂を除去することが必要である。この作業は、製造される各領域に対して繰り返され、従って製造ステップ及びそれゆえ製造の全コストが増大する。
本発明は、単純で精度がよく、追加的な保護段階を用いることなく隣接する領域を互いに保護する製造方法を提供することを目的とする。
これを達成するために、本発明の目的は、それぞれに異なる第一及び第二の材料が形成された、表面の隣接する第一及び第二の領域を製造する方法であって、前記方法が、前記第一の領域を覆い前記第一の材料が分散された溶媒を含む第一の液体ボリュームを堆積する段階、前記第二の領域を覆い前記第二の材料が分散された溶媒を含む第二の液体ボリュームを堆積する段階、及び前記溶媒を除去する段階を含む。
本発明に従えば、前記第一及び第二のボリュームの前記溶媒が混合されず、前記第一のボリュームが前記第二の領域に到達する前に、前記第二のボリュームが、前記第一のボリュームの堆積と同時にまたは連続して堆積される。
換言すれば、液体ボリュームの広がりは、混合しない他の液体の存在によって自然に遮断される。隣接した領域の製造に関して、そのため追加的なマスキング段階を提供する必要がなく、堆積それ自体が、意図される材料のみを受け入れるそれぞれの領域に必要なマスキングを提供する。このことは、単に多くの製造段階を避けるだけでなく、さらに、より短時間に隣接した領域を製造することができ、このことはさらに製造を加速する。
「溶媒」は、本明細書においては材料を溶解し、または粒子もしくはナノ物質を分散することができる液体を指して用いられる。
本発明の実施形態に従えば、前記第一及び第二のボリュームが、同時に堆積される。
前記溶媒の一方が極性溶媒であり、前記溶媒の他方が無極性溶媒である。
前記無極性溶媒がフッ化溶媒である。
前記極性溶媒がアルコール、特にイソプロパノールである。
前記極性溶媒が水であり、前記無極性溶媒がヘキサンまたはテトラリンである。
前記極性溶媒がアルコール、特にメタノールであり、前記無極性溶媒がテトラリンまたはヘキサンである。
前記第一及び第二の材料が、SAMを形成することを目的とする。
前記第一及び第二の領域が、その上にSAMが形成される電極、特にCMOS回路のMOSトランジスタの電極を含む。
前記第一の材料が、2,3,4,5,6−ペンタフルオロベンゼンチオールであり、前記第二の材料が、4−メトキシチオフェノールである。
前記第一及び第二の材料が、半導体材料である。
前記第一の材料が、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)またはフッ化アントラジチオフェン型分子、有利にはフッ化5,11−ビス(トリエチルシリルエチニル)アントラジチオフェンであり、前記第二の材料が、アセンジイミド型分子である。
前記第一及び第二の領域が、それぞれPトランジスタの電極及びNトランジスタの電極を形成する。
前記第一及び第二の領域が、ダイオードの電極またはLEFETトランジスタの電極を形成する。
前記第一及び第二の材料が、絶縁性材料である。
前記第一及び第二の領域が、並列トランジスタのゲート酸化膜を形成する。
前記液体ボリュームが、インクジェットによって堆積される。
本発明の前述の特徴及び他の特徴並びに有利な点は、以下の、添付した図1から6に関連するCMOSベース構造の製造に関する、本発明に従う方法の非限定的な説明において、詳細に説明されるであろう。そこでは、同一の参照番号は、同一の要素を指す。
本発明に従うCMOSベース構造の製造の段階を示す断面図である。 本発明に従うCMOSベース構造の製造の段階を示す断面図である。 本発明に従うCMOSベース構造の製造の段階を示す断面図である。 本発明に従うCMOSベース構造の製造の段階を示す断面図である。 本発明に従うCMOSベース構造の製造の段階を示す断面図である。 本発明に従うCMOSベース構造の製造の段階を示す断面図である。
図1から6は、本発明に従うCMOSベース構造の製造の段階を、断面図で示す。この構造は、Pトランジスタ及びNトランジスタを含む。
まず、従来のように、Pトランジスタの金属ソース及びドレイン電極10並びにNトランジスタの金属ソース及びドレイン12が、プラスチック基板14、例えばポリエチレンナフタレート(PEN)上に形成される。例えば、電極10は、電極12から、およそ100から200マイクロメートルの範囲の距離だけ離隔される。
次いで、第一の溶媒内に分散された第一のP型導入SAM半導体材料、例えば、2,3,4,5,6−ペンタフルオロベンゼンチオールを含む、第一の液体の一滴または数滴の液滴16が、インクジェット印刷デバイスノズル18によって電極12上に堆積される(図1)。そのようにして、第一の材料を含み、電極12を覆う液体の溶液のボリューム20が形成される(図2)。
次いで、ボリューム20が電極10の近傍へ広がる時間を有する前に、ノズル18が移動して電極10の上に位置し、次いで第二の溶媒内に分散された第二のN型導入SAM半導体材料、例えば、4−メトキシチオフェノールを含む、第二の液体の一滴または数滴の液滴が電極10上へ堆積される。そのようにして、第二の材料を含み、電極10を覆う液体の溶液のボリューム22が形成される(図2)。
それ自体公知である、SAM(“Self−Assembled Monolayer”,自己組織化単分子層)は、グラフティングによって得られる層である。知られているように、SAMの製造は、電極10及び12上で自己組織化を行わせるために大きな体積の有機溶媒を必要とし、そのためそれはボリューム20及び22の寸法が顕著に大きくなることを意味し、従って、それらが意図される電極のすぐ近傍を超えて遠くまで広がる可能性があることを意味している。一般に、堆積される材料の10−5%から10%の範囲の濃度を有する溶液が用いられる。
SAMは、電極を覆う半導体に対して電極の仕事関数を適合させることができる。それらは二つの型からなり、P電極の仕事関数を増大させ、それによって電子導入効率を向上させるP型SAM及び、N電極の仕事関数を増大させ、それによってホール導入効率を向上させるN型SAMである。
変形例として、二つの異なるノズルが同時に用いられ、一方は電極12上のボリューム20の堆積に、他方は電極10上のボリューム22の堆積に用いられる。
有利には、ボリューム20の溶媒及びボリューム22の溶媒は、混合しないようにまたは「直交性である」ように選択され、それによってボリューム20及び22は、互いに遮断し、それゆえそれらそれぞれの堆積領域を保護する。従って、例えば、ボリューム20はボリューム22を、その広がる間遮断し、それによってボリューム22が電極12及びそれらの近傍に到達することを防ぐ。
次いで、本方法は、例えば、ボリューム20及び22の溶媒に従って適するように選択された温度で蒸発させることにより、溶媒の除去を実施する。これにより、P型SAM24が電極12上に形成され、N型SAM26が電極10上に形成される(図3)。
次いで、本方法は、従来のように、電極12を覆うP型半導体材料、特に「TIPS−ペンタセン」として知られる6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン、又はフッ化アントラジチオフェン型分子、有利にはフッ化5,11−ビス(トリエチルシリルエチニル)アントラジチオフェンのボリューム28の形成、及び電極10を覆うN型半導体材料、特にアセンジイミド型分子のボリューム30の形成を実施してもよい。
リソグラフィが例えば用いられる(図4)。前述した堆積技術もまた、ボリューム28及び30の形成に用いられうることに注意すべきである。
次いで、誘電体層32がアセンブリー上に形成され(図5)、トランジスタのゲートのための金属電極が、誘電体32上に形成される(図6)。
いくつかの異なる誘電体領域が存在する場合、そのような領域もまた、本明細書で上述されたのと同様に堆積されうる。
本発明に従えば、第一の溶媒は無極性であり、第二の溶媒は極性である。より具体的には、無極性溶媒はフッ化物溶媒であり、極性溶媒はアルコール、特にイソプロパノールである。
変形例として、極性溶媒は水であり、無極性溶媒はヘキサンまたはテトラリンである。
他の変形例に従えば、極性溶媒はアルコール、特にメタノールであり、無極性溶媒はテトラリンまたはヘキサンである。
無論、本発明は、堆積される任意のタイプの材料に、例えば、任意のタイプの導電性、半導体性、又は絶縁性材料にも、これらの材料をよく規定された領域に堆積することを望む場合すぐに適用される。従って、ダイオード電極またはLEFETトランジスタの形成と同様に、CMOS回路のMOSトランジスタの形成が言及されてもよい。
同様に、前述されたCMOS構造の製造は、本発明の有利な実施形態の具体的な応用に対応することが理解されるべきである。
より一般的には、本発明のこの実施形態は、これらそれぞれに意図される材料との親和性の原理を提供することにより、一つまたはいくつかのタイプの材料を、異なる隣接した領域に堆積することを含む。
従って、溶液のボリュームが堆積され、用いられた溶媒の直交性によって互いに遮断しあうと、溶液に含まれる堆積される材料は、優先的に対応する目的の領域に堆積する。
さらに、目的領域と意図される材料との間の親和性の原理によってもまた、材料は、その領域の周囲の表面よりもより強く目的の領域に「結合する」。次いで、例えば、それらのすすぎのようなアセンブリーの洗浄は、それぞれの目的の領域の周囲に堆積された材料を除去する結果となり、その一方目的の領域に堆積された材料は保持される。
有利には、例えば、前述の応用に関して説明されたように、親和性の原理は、含まれる材料(堆積される材料及び表面のまたは目的の領域を形成する材料)が、表面または目的の領域を形成する材料とその上に堆積される材料との間のより強い結合、最も多くは金属型の結合を形成するように選択される、SAMの親和性の原理である。
従って親和性の原理を有する混合しない(直交性の)溶液の組み合わせは、数十、または数百マイクロメートル程度の精度を有するインクジェット堆積によって数平方マイクロメートルの隣接する領域を、そして同時かつマスクを用いることなく形成することが可能になる。
10 Pトランジスタのソース及びドレイン電極
12 Nトランジスタのソース及びドレイン電極
14 プラスチック基板
16 液滴
18 ノズル
20、22 溶液のボリューム
24 P型SAM
26 N型SAM
28 P型半導体材料のボリューム
30 N型半導体材料のボリューム
32 誘電体層

Claims (17)

  1. それぞれに異なる第一及び第二の材料が形成された、表面(14)の隣接する第一及び第二の領域を製造する方法であって、前記方法が、
    前記第一の領域を覆い前記第一の材料が分散された溶媒を含む第一の液体ボリューム(20)を堆積する段階、
    前記第二の領域を覆い前記第二の材料が分散された溶媒を含む第二の液体ボリューム(22)を堆積する段階、
    及び前記溶媒を除去する段階を含み、
    前記第一及び第二のボリューム(20,22)の前記溶媒が、混合されず、
    前記第一のボリュームが前記第二の領域に到達する前に、前記第二のボリューム(22)が、前記第一のボリューム(20)の堆積と同時にまたは連続して堆積されることを特徴とする、方法。
  2. 前記第一及び第二の液体ボリューム(20,22)が、インクジェットによって堆積されることを特徴とする、請求項1に記載の方法。
  3. 前記第一及び第二の液体ボリューム(20,22)が、同時に堆積されることを特徴とする、請求項1または2に記載の方法。
  4. 前記溶媒の一方が極性溶媒であり、前記溶媒の他方が無極性溶媒であることを特徴とする、請求項1から3のいずれか一項に記載の方法。
  5. 前記無極性溶媒が、フッ化物溶媒であることを特徴とする、請求項4に記載の方法。
  6. 前記極性溶媒が、アルコール、特にイソプロパノールであることを特徴とする、請求項5に記載の方法。
  7. 前記極性溶媒が水であり、前記無極性溶媒がヘキサンまたはテトラリンであることを特徴とする、請求項4に記載の方法。
  8. 前記極性溶媒がアルコール、特にメタノールであり、前記無極性溶媒がテトラリンまたはヘキサンであることを特徴とする、請求項4に記載の方法。
  9. 前記第一及び第二の材料が、SAMを形成することを目的とすることを特徴とする、請求項1から8のいずれか一項に記載の方法。
  10. 前記第一及び第二の領域が、その上にSAMが形成される電極、特にCMOS回路のMOSトランジスタの電極を含むことを特徴とする、請求項9に記載の方法。
  11. 前記第一の材料が、2,3,4,5,6−ペンタフルオロベンゼンチオールであり、前記第二の材料が、4−メトキシチオフェノールであることを特徴とする、請求項10に記載の方法。
  12. 前記第一及び第二の材料が、半導体材料であることを特徴とする、請求項1から3のいずれか一項に記載の方法。
  13. 前記第一の材料が、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)またはフッ化アントラジチオフェン型分子、有利にはフッ化5,11−ビス(トリエチルシリルエチニル)アントラジチオフェンであり、前記第二の材料が、アセンジイミド型分子であることを特徴とする、請求項12に記載の方法。
  14. 前記第一及び第二の領域が、それぞれPトランジスタの電極及びNトランジスタの電極を形成することを特徴とする、請求項1から13のいずれか一項に記載の方法。
  15. 前記第一及び第二の領域が、ダイオードの電極またはLEFETトランジスタの電極を形成することを特徴とする、請求項1から13のいずれか一項に記載の方法。
  16. 前記第一及び第二の材料が、絶縁性材料であることを特徴とする、請求項1から3のいずれか一項に記載の方法。
  17. 前記第一及び第二の領域が、並列トランジスタのゲート酸化膜を形成することを特徴とする、請求項16に記載の方法。
JP2013503152A 2010-04-08 2011-03-07 異なる材料からなる二つの隣接した領域の製造方法 Pending JP2013526013A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1052647A FR2958561B1 (fr) 2010-04-08 2010-04-08 Procede de fabrication de deux zones adjacentes en materiaux differents
FR1052647 2010-04-08
PCT/FR2011/050466 WO2011124792A1 (fr) 2010-04-08 2011-03-07 Procédé de fabrication de deux zones adjacentes en matériaux différents

Publications (1)

Publication Number Publication Date
JP2013526013A true JP2013526013A (ja) 2013-06-20

Family

ID=42729408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013503152A Pending JP2013526013A (ja) 2010-04-08 2011-03-07 異なる材料からなる二つの隣接した領域の製造方法

Country Status (7)

Country Link
US (1) US8889473B2 (ja)
EP (1) EP2556537A1 (ja)
JP (1) JP2013526013A (ja)
CN (1) CN102906878B (ja)
BR (1) BR112012025054A2 (ja)
FR (1) FR2958561B1 (ja)
WO (1) WO2011124792A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490746B2 (en) * 2017-03-01 2019-11-26 Palo Alto Research Center Incorporated Selective surface modification of OTFT source/drain electrode by ink jetting F4TCNQ
US10466193B2 (en) 2017-03-01 2019-11-05 Palo Alto Research Center Incorporated Printed gas sensor
FR3105573A1 (fr) * 2019-12-23 2021-06-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un circuit intégré sécurisé

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999048339A1 (fr) * 1998-03-17 1999-09-23 Seiko Epson Corporation Substrat de formation de motifs sur film mince et son traitement de surface
JP2005513818A (ja) * 2001-12-21 2005-05-12 プラスティック ロジック リミテッド 自己整合印刷

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69840914D1 (de) * 1997-10-14 2009-07-30 Patterning Technologies Ltd Methode zur Herstellung eines elektrischen Kondensators
KR100940110B1 (ko) * 1999-12-21 2010-02-02 플라스틱 로직 리미티드 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
GB2379083A (en) * 2001-08-20 2003-02-26 Seiko Epson Corp Inkjet printing on a substrate using two immiscible liquids
GB2388709A (en) * 2002-05-17 2003-11-19 Seiko Epson Corp Circuit fabrication method
GB0321383D0 (en) * 2003-09-12 2003-10-15 Plastic Logic Ltd Polymer circuits
TWI316296B (en) * 2006-09-05 2009-10-21 Ind Tech Res Inst Thin-film transistor and fabrication method thereof
JP5111949B2 (ja) * 2007-06-18 2013-01-09 株式会社日立製作所 薄膜トランジスタの製造方法及び薄膜トランジスタ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999048339A1 (fr) * 1998-03-17 1999-09-23 Seiko Epson Corporation Substrat de formation de motifs sur film mince et son traitement de surface
JP2005513818A (ja) * 2001-12-21 2005-05-12 プラスティック ロジック リミテッド 自己整合印刷

Also Published As

Publication number Publication date
FR2958561A1 (fr) 2011-10-14
FR2958561B1 (fr) 2012-05-04
BR112012025054A2 (pt) 2016-06-21
CN102906878A (zh) 2013-01-30
US20130029455A1 (en) 2013-01-31
EP2556537A1 (fr) 2013-02-13
CN102906878B (zh) 2016-04-13
US8889473B2 (en) 2014-11-18
WO2011124792A1 (fr) 2011-10-13

Similar Documents

Publication Publication Date Title
JP5360737B2 (ja) 有機トランジスタの製造方法および有機トランジスタ
JP2007273957A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2006352083A (ja) 有機薄膜トランジスタ及びアクティブマトリックス表示装置
DE112008003235T5 (de) Organische Dünnschichttransistoren und Verfahren zur Herstellung derselben
Can et al. High‐viscosity copper paste patterning and application to thin‐film transistors using electrohydrodynamic jet printing
Li et al. The effect of surfactants on electrohydrodynamic jet printing and the performance of organic field-effect transistors
KR20170039306A (ko) 직교 패터닝 방법
JP4984416B2 (ja) 薄膜トランジスタの製造方法
Pitsalidis et al. Electrospray-processed soluble acenes toward the realization of high-performance field-effect transistors
JP2009076791A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2013526013A (ja) 異なる材料からなる二つの隣接した領域の製造方法
DE112010000849T5 (de) Verfahren zum Bilden von Source- und Drain-Elektoden organischer Dünnfilmtransistoren durch stromloses Plattieren
WO2016143451A1 (ja) 有機半導体膜の製造方法、有機トランジスタ
JP4652866B2 (ja) 有機トランジスタ
Wang et al. Process optimization for inkjet printing of triisopropylsilylethynyl pentacene with single-solvent solutions
US8691621B1 (en) Thiol bond formation concurrent with silver nanoparticle ink thermal treatment
CN103237922A (zh) 用于惰性金属接触部上的溶液处理的过渡金属氧化物的附着层
KR101047034B1 (ko) 박막 패턴 형성 방법
JP5181587B2 (ja) 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ
JP2011187750A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタレイの製造方法及び表示装置の製造方法
Nguyen et al. Investigation of electrospray-deposited PEDOT: PSS thin film using an electrohydrodynamic jet printer for inverted QDLEDs
JP2010219447A (ja) 有機トランジスタ用インク、有機トランジスタの電極及びその形成方法並びに有機トランジスタ
JP2008071867A (ja) 有機トランジスタおよび有機トランジスタの製造方法
TWI619154B (zh) 電子裝置之製造方法
CN100424831C (zh) 导电性图案、电子器件的制造方法及电子器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150706