JP2013519229A - 相変化メモリ・セル、形成方法、及び形成装置 - Google Patents
相変化メモリ・セル、形成方法、及び形成装置 Download PDFInfo
- Publication number
- JP2013519229A JP2013519229A JP2012551982A JP2012551982A JP2013519229A JP 2013519229 A JP2013519229 A JP 2013519229A JP 2012551982 A JP2012551982 A JP 2012551982A JP 2012551982 A JP2012551982 A JP 2012551982A JP 2013519229 A JP2013519229 A JP 2013519229A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- change material
- layer
- forming
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 230000008859 change Effects 0.000 title claims abstract description 53
- 239000012782 phase change material Substances 0.000 claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 239000012212 insulator Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 9
- 239000005083 Zinc sulfide Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- 229910052984 zinc sulfide Inorganic materials 0.000 claims description 8
- 238000001816 cooling Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- 239000002470 thermal conductor Substances 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 239000011800 void material Substances 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical compound [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 claims description 4
- 239000013078 crystal Substances 0.000 abstract 1
- 230000006870 function Effects 0.000 description 4
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000000155 melt Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000011669 selenium Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910018321 SbTe Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 相変化メモリ・セル内に、ボイドがない結晶相変化材料を形成する方法を提供する。
【解決手段】 相変化メモリ・セルを形成するための技術である。例示的な方法は、基板内に下部電極を形成するステップを含む。本方法は、下部電極の上に相変化材料を形成するステップを含む。本方法は、キャッピング層及び絶縁体層を形成するステップを含む。本方法は、相変化層内の相変化材料を結晶化させて、相変化層にボイドがなくなるようにするステップを含む。本方法は、下部電極から、相変化層内の相変化材料を加熱するステップをさらに含み、結果として、相変化層が下部から上部へと結晶化する。一実施形態において、相変化材料を結晶化させるために、急速熱アニール（ＲＴＡ）を適用する。
【選択図】 図７
【解決手段】 相変化メモリ・セルを形成するための技術である。例示的な方法は、基板内に下部電極を形成するステップを含む。本方法は、下部電極の上に相変化材料を形成するステップを含む。本方法は、キャッピング層及び絶縁体層を形成するステップを含む。本方法は、相変化層内の相変化材料を結晶化させて、相変化層にボイドがなくなるようにするステップを含む。本方法は、下部電極から、相変化層内の相変化材料を加熱するステップをさらに含み、結果として、相変化層が下部から上部へと結晶化する。一実施形態において、相変化材料を結晶化させるために、急速熱アニール（ＲＴＡ）を適用する。
【選択図】 図７
Description
本発明は、コンピュータ・メモリに関し、より具体的には、相変化メモリ・セル内に、実質的にボイドがない結晶相変化材料を形成することに関する。
コンピュータ・メモリには、２つの主要な群、即ち、不揮発性メモリ及び揮発性メモリがある。情報を保持するための一定のエネルギー入力は、不揮発性メモリにおいては必要ないが、揮発性メモリにおいては必要である。不揮発性メモリ・デバイスの例は、読み出し専用メモリ（ＲＯＭ）、フラッシュ電気的消去可能読み出し専用メモリ、強誘電体ランダム・アクセス・メモリ、磁気ランダム・アクセス・メモリ（ＭＲＡＭ）、及び相変化メモリ（ＰＣＭ）であり、不揮発性メモリ・デバイスは、電力を消費せずに数日から数十年間メモリ素子の状態を保持できるメモリである。揮発性メモリ・デバイスの例は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）及びスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）を含み、ＤＲＡＭはメモリ素子を常にリフレッシュすることを必要とし、一方ＳＲＡＭはメモリ素子の状態を保持するために一定のエネルギー供給を必要とする。
本発明は、相変化メモリに向けられる。相変化メモリにおいて、情報は、異なる相へと操作することができる材料に格納される。これらの相の各々は、異なる電気的性質を示し、これを情報の格納のために用いることができる。アモルファス相及び結晶相は、検出可能な電気抵抗の差を有するので、典型的には、ビット記憶のために用いられる２つの相（１及び０の）である。具体的には、アモルファス相は、結晶相よりも大きい抵抗を有する。
カルコゲニドは、相変化材料として一般的に用いられる材料の群である。この材料の群には、カルコゲン（周期表の１６／ＶＩＡ族）及び別の元素が含まれる。セレン（Ｓｅ）及びテルル（Ｔｅ）は、相変化メモリ・セルを作成するときに、カルコゲニド半導体の生成に用いられる群における最も一般的な２つの元素である。これの例は、Ｇｅ２Ｓｂ２Ｔｅ５（ＧＳＴ）、ＳｂＴｅ、及びＩｎ２Ｓｅ３である。
相変化材料の状態を変えるには、一般的には、材料を融点まで加熱し、次に材料を冷却して可能な状態の１つにすることが必要である。相変化材料を通過した電流がオーム加熱をもたらし、相変化材料を溶融させる。オーム加熱と熱流量との間のバランスにより、溶融領域（本明細書では「スイッチング領域」とも呼ばれる）がもたらされ、その断面の最小値は、下部電極の直径により定められる。後者の場合、相変化材料を溶融させ、徐々に冷却することにより、相変化材料が結晶状態を形成する時間が与えられ、一方、相変化材料を溶融させて急速に冷却することにより、相変化材料が急冷されてアモルファス状態になる。
相変化メモリの１つの問題は、ボイドが結晶相変化材料内に分散され得ることである。相変化材料は結晶相において収縮し、アモルファス相において膨張するので、セルの構成中に相変化材料が結晶化するときに、相変化材料全体にわたってボイドが形成されることがある。
相変化メモリ・セル内に、ボイドがない結晶相変化材料を形成する方法を提供する。
本発明の１つの例示的な態様は、メモリ・セルを形成するための第１の方法である。本方法は、基板内に、熱導体である下部電極を形成するステップを含む。第１の方法はまた、相変化材料層を形成するステップも含む。第１の方法は、相変化材料の上に熱絶縁層を形成するステップをさらに含む。第１の方法はまた、下部電極の上の相変化材料をアニールして、相変化材料が下部電極から開始してビアの上部へと徐々に結晶化するようにするステップも含む。
本発明の別の例示的な態様は、メモリ・セルを形成するための第２の方法である。第２の方法は、基板内に、熱導体である下部電極を形成するステップを含む。第２の方法はまた、下部電極の上にビアを形成し、ビアを相変化材料で充填するステップも含む。第２の方法は、相変化材料の上に熱絶縁層を形成するステップをさらに含む。熱絶縁層は、下部電極よりも低い熱伝導率を有する。第２の方法はまた、ビア内の相変化材料をアニールして、相変化材料が下部電極から開始してビアの上部へと徐々に結晶化するようにするステップを含む。
本発明の別の例示的な態様は、メモリ・セルである。このメモリ・セルは基板を含む。このメモリ・セルは、基板により支持される下部電極を含む。下部電極は熱導体で構成される。メモリ・セルは、相変化材料を含んだ相変化層を含む。メモリ・セルはまた、ボイドがない相変化層内のスイッチング領域を含む。メモリ・セルはまた、相変化層の上の上部電極も含む。
本発明のさらに別の例示的な態様は、メモリ・セルを形成するための装置である。この装置は基板を含む。この装置は、基板により支持される下部電極を含む。下部電極は熱導体で構成される。この装置は、相変化材料を含んだ相変化層を含む。この装置は、相変化層の上の、熱絶縁体である絶縁層を含む。この装置はまた、相変化材料を一時的に溶融させて、相変化材料が溶融後にボイドを有さずに結晶化するように構成された、ヒータを含む。
本発明と考えられる主題は、本明細書の最後にある特許請求の範囲において具体的に示され、明確に特許請求される。本発明の上述及び他の目的、特徴並びに利点は、添付の図面と併せて説明される以下の詳細な説明から明らかとなる。
本発明の実施形態を参照して、本発明を説明する。本発明の説明全体を通して、図１−図１１を参照する
相変化メモリ・セルを構成する際、相変化材料は、この材料が典型的には２５０℃より上に加熱されるので、通常は結晶となる。以下で詳細に説明するように、本発明の一実施形態は、メモリ・セルにおいて相変化材料を再結晶化させる方法である。この再結晶化の際、相変化材料のスイッチング領域内のボイドが除去されるので、相変化材料には実質的にボイドがなくなる。相変化材料の再結晶化は、急速熱アニール（ＲＴＡ）により行うことができる。急速熱アニールは、相変化材料を加熱して、これを短時間（例えば、１秒乃至５秒間）溶融させる。下部電極から相変化材料を冷却することにより、相変化材料内のボイドは、全体にわたって分散されるのではなく、相変化層のスイッチング領域から離れるように移動する。その結果、化学機械研磨（ＣＭＰ）又は当業者には周知の他の研磨プロセスにより、ボイドが容易に除去される。
図１において、例示的な出発ウェハ１０２の一部を示す。出発ウェハ１０２は、基板１０４及び下部電極１０６を含む。基板１０４は、酸化シリコン、窒化シリコン、又はそれらの組み合わせのような誘電体で構成することができる。下部電極１０６は、熱伝導性かつ導電性の材料を含む。当業者であれば、下部電極には、これらに限定されるものではないが、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）のような種々の材料を用い得ることを認識するであろう。
図２において、相変化材料層１１２が基板及び電極の上に堆積され、次に、熱絶縁層１１４が相変化材料層１１２の上に形成される。熱絶縁層１１４は、下部電極１０６よりも低い熱伝導率を有する。熱絶縁層１１４は、主として、熱を閉じ込め、相変化材料を加熱して、底部から上部へと冷却するために用いられる（以下で説明する）。一実施形態において、熱絶縁層１１４は、８０パーセントのＺｎＳ（硫化亜鉛）及び２０パーセントのＳｉＯ２（二酸化シリコン）で構成される。
図３は、代替的な中間ステップを示す。この特定の実施形態においては、キャッピング層１１６が、相変化材料１１２と絶縁層１１４との間に形成される。キャッピング層１１６は、相変化材料１１２と化学的に相互作用しない材料を含む。さらに、キャッピング層１１６は、熱絶縁材料とすることができる。キャッピング層１１６には、これらに限定されるものではないが、窒化ゲルマニウム（ＧｅＮｘ）、窒化ゲルマニウムクロム（ＧｅＣｒＮｘ）、又は窒化シリコン（ＳｉＮｘ）のような種々の材料を用いることができる。
図４に示される本発明の別の代替的な実施形態においては、ビア２０２が、延長された誘電体２０４内の下部電極１０６の上に形成される。ビア２０２は、ウェハ・マスクを用いて基板を通ってエッチングすることにより、形成することができる。当業者であれば、ビア２０２を作成するために、種々の他の技術を用い得ることを認識するであろう。一実施形態において、下部電極１０６がビア２０２の底部を形成する。
図５において、ビア２０２は、少なくとも部分的に相変化材料３０２で充填される。上述のように、相変化材料３０２は、アモルファス相と結晶相との間でプログラム可能である。本発明の一実施形態において、相変化材料３０２は、アモルファス相でビア２０２内に堆積される。セルの構成中、相変化材料３０２がアモルファス相から結晶相に変化するとき、相変化材料は収縮する。この収縮により、相変化材料３０２内に望ましくないボイドが発生することがある。相変化材料３０２は、例えば、Ｇｅ２Ｓｂ２Ｔｅ５（ＧＳＴ）、ＳｂＴｅ、及びＩｎ２Ｓｅ３で構成することができる。当業者には周知のように、種々の他の材料を用いて、相変化材料３０２を形成することができる。
図６において、熱絶縁層４０２が、相変化材料３０２の上に形成された状態で示される。熱絶縁層４０２は、下部電極１０６よりも低い熱伝導率を有する。熱絶縁層４０２は、主として、熱を閉じ込め、相変化材料を加熱し、底部から上部へと冷却するために用いられる（以下で説明する）。一実施形態において、熱絶縁層４０２は、８０パーセントのＺｎＳ（硫化亜鉛）及び２０パーセントのＳｉＯ２（二酸化シリコン）で構成される。
図７は、代替的な中間ステップを示す。この特定の実施形態においては、キャッピング層４０８が、相変化材料３０２と絶縁層４０２との間に形成される。キャッピング層４０８は、相変化材料３０２と化学的に相互作用しない材料を含む。さらに、キャッピング層４０８は、熱絶縁材料とすることができる。キャッピング層４０８には、これらに限定されるものではないが、窒化ゲルマニウム（ＧｅＮｘ）、窒化ゲルマニウムクロム（ＧｅＣｒＮｘ）、又は窒化シリコン（ＳｉＮｘ）などの種々の材料を用いることができる。
図３及び図６に戻ると、ヒータ４０４が、ウェハ１０２を一時的に加熱して、相変化材料１１２及び３０２のボイドをなくすように構成されている。ヒータ４０４は、ヒータ４０４により発生した熱４０６が、少なくとも下部電極１０６に向けられるように配置される。熱絶縁層１１４及び４０２が相変化材料１１２及び３０２の上に形成されているので、ヒータ４０４により発生した熱４０６は、相変化材料を加熱し、その結果、相変化材料１１２及び３０２が溶融する。毛細力による溶融流れのために、通常は材料全体にわたって分散されるボイドが、相変化材料３０２の上部に集まる。以下でさらに説明されるように、相変化材料３０２の少なくとも一部が再結晶化するために、ボイドがない相変化層が形成される。当業者であれば、種々のプロセス又はヒータを用いて、相変化層を底部から上部へと加熱できることを認識するであろう。
ウェハ１０２が冷却された後、更に別の製造ステップは、キャッピング層１１６、４０８及び絶縁層１１４、４０２を除去するステップと、相変化材料の反応性イオン・エッチング（ＲＩＥ）を介して各々のセルを制限し、相変化材料を誘電体で囲むステップと、上部電極を形成するステップとを含む。こうした製造技術は、当業者には周知である。これらのステップは、図９及び図１０を参照してより詳細に説明される。本明細書で説明される本発明の他の実施形態により、これらのステップを実行できることにも留意すべきである。
図に示される種々の構成に適用することができる本発明の一実施形態において、ヒータ４０４はレーザである。レーザは、少なくとも１つのレーザ・パルスを下部電極１０６の上の領域に印加するように構成される。当業者であれば、レーザ・パルスの強度及び波長は、相変化材料３０２、キャッピング層４０８、及び絶縁体層４０２のために用いられる少なくとも厚さ及び材料によって決まることを認識するであろう。
好ましくはビアを含むセル構成に適用される本発明の特定の実施形態において、ヒータ４０４は、急速熱アニール（ＲＴＡ）を適用するように構成される。この実施形態において、ヒータ４０４は、ウェハ１０２を４００℃乃至４５０℃のプラトー状態（plateau）に加熱するように構成される。次に、ヒータ４０４は、ウェハ１０２を７００℃乃至７５０℃に約１秒間急速加熱するように構成される。ＧＳＴの結晶化温度は６００℃であるので、初期ヒータ温度は相変化材料３０２を溶融するのに十分である。次に、ヒータ４０４は、ウェハ１０２を少なくとも４秒間冷却するように構成される。これにより、相変化材料３０２が冷却されて結晶相になるのに十分な時間が与えられる。
加熱プロセスにより、相変化材料３０２がビア２０２内でアニールされ、その結果、相変化材料が下部電極から開始してビアの上部へと徐々に結晶化する。これは、下部電極１０６が熱伝導性であり、それにより、ビア２０２の底部にある相変化材料が、ビア２０２の上部にある相変化材料よりも速く冷却するためである。反対に、熱絶縁層４０２により、ビア２０２の上部にある相変化材料がビアの底部にある相変化材料よりもゆっくり冷却される。
相変化材料３０２は、ビア２０２の底部からビア２０２の上部へと結晶化するので、初期の結晶化の際に相変化材料３０２内に形成されたボイドは、ビア２０２の上部へと移動される。このことは、ボイド５０２が相変化材料３０２と熱絶縁層４０２の間に形成される図８に示される。
図９において、相変化材料３０２がアニールされた後、化学機械研磨（ＣＭＰ）が行われる。ＣＭＰは、熱絶縁層、キャッピング層（用いられる場合）、及び相変化材料の上部に存在するあらゆるボイドを除去する。このことは、望ましいことに、相変化材料が結晶相にあるときに、相変化層をボイドがないままにする。本発明の一実施形態において、研磨機（polisher）６０２が、相変化材料３０２の上部からボイドを研磨するために用いられる。
図１０において、上部電極７０２が、ＣＭＰが行われた後、相変化材料３０２の上に形成された状態で示される。上部電極７０２は、例えば、窒化チタン（ＴｉＮ）又はタングステン（Ｗ）で構成することができる。従って、形成されるメモリ・セルは、上部電極７０２と下部電極１０６との間に、結晶相にあるボイドがない相変化材料３０２を含む。
図１１は、本発明により企図されるメモリ・セルを形成する方法の一実施形態を示す。プロセス・フローは形成操作８０２で開始する。形成操作８０２中、相変化層が下部電極及び基板の上方に形成される。上述のように、下部電極は、基板内に形成される。上述のように、相変化層は結晶形態とすることができ、用いられる相変化材料を結晶相又はアモルファス相にプログラムすることができる限り、種々の材料を用いることができる。当業者であれば、これらに限定されるものではないが、原子相堆積（ＡＬＤ）及び化学気相堆積（ＣＶＤ）を含む種々のプロセスを用いて、下部電極の上のビア内に相変化材料を堆積させ得ることを認識するであろう。形成操作８０２が完了した後、制御は形成操作８０４に進む。
形成操作８０４中、キャッピング層が相変化層の上に形成される。上述のように、キャッピング層は、相変化層と相互作用しない材料で構成することができ、強い熱導体にすべきではない。同じく、種々の材料をキャッピング層に用いることができる。形成操作８０４が完了した後、制御は形成操作８０６に進む。
形成操作８０６中、絶縁体層がキャッピング層の上に形成される。絶縁体層は、熱絶縁材料で構成される。当業者には周知のような種々の熱絶縁材料を絶縁体層に用いることができる。形成操作８０６が完了した後、制御はアニール操作８０８に進む。
アニール操作８０８中、相変化層が結晶化され、通常は相変化層全体に分散されるボイドがスイッチング領域の外に集まり、結果として生じるスイッチング領域内の相変化層にボイドがなくなる。下部電極は、ヒート・シンクとして機能するので、相変化材料は、底部から結晶化される。結果として、ボイドはスイッチング領域から離れるように移動する。図１−図３に示されるセル構成において、スイッチング領域８１０は、層内の全ての相変化材料全体を含まなくてもよい。ビアを用いるセル構成方法において、ビアの底部は下部電極で構成され、その結果、スイッチング領域はセルの横方向境界に達する。アニール操作８０８の後、本方法は終了する。
次に図１２を参照すると、本方法の代替的な実施形態が示される。本方法のこの実施形態において、アニール操作８０８は印加操作９０２を含む。印加操作９０２中、レーザ・パルスが下部電極の上に印加される。レーザは、相変化材料を加熱して溶融させ、相変化材料の結晶化をもたらして、ボイドがない相変化層を形成する。
図１３は、本発明により企図されるメモリ・セルを形成する方法の別の実施形態を示す。好ましくはビアを含むセル構成に適用されるこの実施形態において、アニール操作８０８は、印加操作１００２を含む。印加操作１００２中、急速熱アニールが、相変化層を結晶化させるために用いられる。本方法の一実施形態において、印加操作１００２は、加熱操作及び冷却操作を含む。
加熱操作中、急速熱アニールが、相変化層を４００℃−４５０℃のプラトー状態に加熱する。加熱操作が完了した後、制御は加熱操作に進む。この加熱操作中、急速熱アニールは、相変化層を７００℃−７５０℃に急速に加熱する。相変化層内の相変化材料は、約１秒間だけ７００℃−７５０℃に加熱される。加熱操作が完了した後、制御は冷却操作に進む。
冷却操作中、相変化層は、少なくとも４秒間冷却される。このことにより、相変化層内の相変化材料が結晶化するための時間が与えられる。冷却操作が完了した後、急速熱アニールが完了する。
図１４を参照すると、方法の別の実施形態が示される。本発明のこの実施形態において、アニール操作８０８が完了した後、制御は除去操作１１０２に進む。除去操作１１０２中、絶縁体層及びキャッピング層が除去される。当業者であれば、これらに限定されるものではないが、反応性イオン・エッチング（ＲＩＥ）又は希釈フッ化水素酸法（ＤＨＦ）といった湿式エッチングのような種々のプロセスを用いて、キャッピング層及び絶縁体層を除去できることを認識するであろう。本発明の一実施形態において、除去操作１１０２は、研磨操作１１０４を含む。
研磨操作１１０４中、相変化層を研磨して、相変化層の上部に集まったボイドを除去する。このことにより、下部電極の上に、ボイドがない相変化層のみが残される。当業者であれば、研磨操作１１０４には、化学機械研磨を含む種々の研磨を用い得ることを認識するであろう。研磨操作１１０４が完了した後、除去操作１１０２が完了し、制御は形成操作１１０６に進む。
形成操作１１０６中、上部電極が、ボイドがない相変化層の上に形成される。当業者であれば、金属スパッタリングを含む種々のプロセスを上部電極の形成に用い得ることを認識するであろう。形成操作１１０６が完了した後、プロセスは終了する。
本明細書で用いられる用語は、特定の実施形態を説明する目的のためのものに過ぎず、本発明を限定することを意図するものではない。本明細書で用いられるとき、単数形「１つの（ａ）」、「１つの（ａｎ）」及び「その（ｔｈｅ）」は、そうでないことが示されていない限り、複数形も含むことが意図されている。本明細書で用いられるとき、「含む（ｃｏｍｐｒｉｓｅｓ）」及び／又は「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、提示された特徴、整数、ステップ、動作、要素、及び／又はコンポーネントの存在を特定するものであるが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、コンポーネント、及び／又はそれらのグループの存在又は追加を排除するものではないことをさらに理解されるであろう。
特許請求の範囲における全ての「手段又はステップと機能との組合せ（ミーンズ又はステップ・プラス・ファンクション）」要素の対応する構造、材料、行為及び均等物は、その機能を、明確に特許請求されているように他の特許請求された要素と組み合わせて実行するための、いかなる構造、材料又は行為をも含むことが意図される。本発明の説明は、例示及び説明の目的で提示されたものであるが、網羅的であることを意図するものではなく、本発明を開示された形態に限定することを意図するものでもない。本発明の範囲及び精神から逸脱することのない多くの変更及び変形が、当業者には明らかである。実施形態は、本発明の原理及び実際の用途を最も良く説明するため、及び、当業者が本発明を種々の変更を有する種々の実施形態について企図される特定の使用に適したものとして理解することを可能にするために、選択及び記載された。
本出願の発明を、詳細に、本発明の実施形態を参照することによって説明してきたが、特許請求の範囲において定められる本発明の範囲から逸脱することのない変更及び変形が可能であることが明らかであろう。
１０２：出発ウェハ
１０４：基板
１０６：下部電極
１１２、３０２：相変化材料
１１４、４０２：熱絶縁層
１１６、４０８：キャッピング層
２０２：ビア
４０４：ヒータ
４０６：熱
５０２：ボイド
６０２：研磨機
７０２：上部電極
１０４：基板
１０６：下部電極
１１２、３０２：相変化材料
１１４、４０２：熱絶縁層
１１６、４０８：キャッピング層
２０２：ビア
４０４：ヒータ
４０６：熱
５０２：ボイド
６０２：研磨機
７０２：上部電極
Claims (24)
- メモリ・セルを形成する方法であって、前記方法は、
誘電体基板内に、熱導体である下部電極を形成するステップと、
少なくとも前記下部電極の上に相変化材料の層を形成するステップと、
前記相変化材料の上に熱絶縁層を形成するステップであって、前記熱絶縁層は前記下部電極よりも低い熱伝導率を有する、形成するステップと、
前記相変化材料をアニールして、前記相変化材料が少なくともスイッチング領域内で前記下部電極から開始して徐々に結晶化するようにするステップと、
を含む方法。 - 前記相変化材料は、結晶相とアモルファス相の間でプログラム可能である、請求項１に記載の方法。
- 前記相変化材料をアニールするステップの後、前記熱絶縁層を除去するステップをさらに含む、請求項１に記載の方法。
- 前記相変化材料をアニールするステップは、前記相変化材料を加熱して、前記下部電極の上方の前記相変化材料の少なくとも一部が溶融されるようにするステップを含む、請求項１に記載の方法。
- 前記相変化材料を加熱するステップは、前記基板に急速熱アニール（ＲＴＡ）プロセスを適用するステップを含む、請求項４に記載の方法。
- 前記ＲＴＡプロセスは、
前記相変化材料を７００℃乃至７５０℃に１秒間加熱するステップと、
前記相変化材料を少なくとも４秒間冷却するステップと、
を含む、請求項５に記載の方法。 - 前記相変化材料を加熱するステップは、前記下部電極の上方に向けられた少なくとも１つのレーザ・パルスを印加するステップを含む、請求項４に記載の方法。
- 前記相変化材料と前記絶縁層との間にキャッピング層を形成するステップをさらに含み、前記キャッピング層は前記相変化材料と化学的に相互作用しない材料を含む、請求項１に記載の方法。
- 前記相変化材料が結晶化した後、前記キャッピング層を除去するステップをさらに含む、請求項８に記載の方法。
- 前記下部電極の上のビアを形成するステップであって、前記下部電極は前記ビアの底部を形成する、形成するステップをさらに含み、
前記相変化材料の層を形成するステップは、前記ビアを前記相変化材料で充填するステップを含む、
請求項１に記載の方法。 - 前記相変化材料が結晶化した後、前記相変化材料の上部にあるボイドを除去するステップをさらに含む、請求項１に記載の方法。
- 前記ボイドを除去するステップは、前記相変化材料に化学機械研磨（ＣＭＰ）を行うステップを含む、請求項１１に記載の方法。
- 前記熱絶縁層は、８０パーセントのＺｎＳ（硫化亜鉛）及び２０パーセントのＳｉＯ２（二酸化シリコン）で構成される、請求項１に記載の方法。
- 前記相変化材料の上に上部電極を形成するステップをさらに含む、請求項１に記載の方法。
- 基板と、
前記基板により支持される、熱導体である下部電極と、
相変化材料を含み、前記相変化材料が結晶相にあるとき、スイッチング領域内にボイドがない相変化層と、
前記相変化層の上の上部電極と、
を含むメモリ・セル。 - 前記相変化材料は、結晶相とアモルファス相との間でプログラム可能である、請求項１５に記載のメモリ・セル。
- メモリ・セルを形成するための装置であって、
基板と、
前記基板により支持される、熱導体である下部電極と、
相変化材料を含む相変化層と、
前記相変化層の上方の、熱絶縁体である絶縁体層と、
前記相変化材料を一時的に溶融させて、前記相変化材料が、溶融後にスイッチング領域内でボイドを有さずに結晶化するように構成されたヒータと、
を含む装置。 - 前記相変化材料は、結晶相とアモルファス相の間でプログラム可能である、請求項１７に記載の装置。
- 前記相変化層と前記絶縁体層との間のキャッピング層をさらに含み、前記キャッピング層は前記相変化層及び前記絶縁体層と相互作用しないように構成される、請求項１７に記載の装置。
- 前記絶縁体層は、８０パーセントのＺｎＳ（硫化亜鉛）及び２０パーセントのＳｉＯ２（二酸化シリコン）で構成される、請求項１７に記載の装置。
- 前記ヒータは、前記下部電極の上に少なくとも１つのレーザ・パルスを印加するように構成されたレーザである、請求項１７に記載の装置。
- 前記ヒータは、急速熱アニール（ＲＴＡ）を行うようにさらに構成される、請求項１７に記載の装置。
- 前記ヒータは、
前記相変化層を７００℃乃至７５０℃に１秒間加熱し、
前記相変化層を少なくとも４秒間冷却する、
ように構成される、請求項２２に記載の装置。 - 前記相変化材料が結晶化した後、前記相変化層に化学機械研磨（ＣＭＰ）を行うように構成された研磨機をさらに含む、請求項１７に記載の装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/702,406 US8017433B2 (en) | 2010-02-09 | 2010-02-09 | Post deposition method for regrowth of crystalline phase change material |
| US12/702,406 | 2010-02-09 | ||
| PCT/US2011/020628 WO2011100079A1 (en) | 2010-02-09 | 2011-01-10 | Post deposition method for regrowth of crystalline phase change material |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013519229A true JP2013519229A (ja) | 2013-05-23 |
| JP5771223B2 JP5771223B2 (ja) | 2015-08-26 |
Family
ID=44352957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012551982A Expired - Fee Related JP5771223B2 (ja) | 2010-02-09 | 2011-01-10 | 相変化メモリ・セル、形成方法、及び形成装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US8017433B2 (ja) |
| EP (1) | EP2534710A4 (ja) |
| JP (1) | JP5771223B2 (ja) |
| CN (1) | CN102725874B (ja) |
| WO (1) | WO2011100079A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013055258A (ja) * | 2011-09-05 | 2013-03-21 | Ulvac Japan Ltd | 相変化メモリの形成方法、及び相変化メモリの形成装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2302094A1 (en) | 2006-05-12 | 2011-03-30 | Advanced Technology Materials, Inc. | Low temperature deposition of phase change memory materials |
| KR20120118060A (ko) | 2006-11-02 | 2012-10-25 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | 금속 박막의 ｃｖｄ/ａｌｄ용으로 유용한 안티몬 및 게르마늄 착체 |
| US20090215225A1 (en) | 2008-02-24 | 2009-08-27 | Advanced Technology Materials, Inc. | Tellurium compounds useful for deposition of tellurium containing materials |
| US8674127B2 (en) | 2008-05-02 | 2014-03-18 | Advanced Technology Materials, Inc. | Antimony compounds useful for deposition of antimony-containing materials |
| WO2009152108A2 (en) * | 2008-06-10 | 2009-12-17 | Advanced Technology Materials, Inc. | GeSbTe MATERIAL INCLUDING SUPERFLOW LAYER(S), AND USE OF Ge TO PREVENT INTERACTION OF Te FROM SbXTeY AND GeXTeY RESULTING IN HIGH Te CONTENT AND FILM CRISTALLINITY |
| US9012876B2 (en) | 2010-03-26 | 2015-04-21 | Entegris, Inc. | Germanium antimony telluride materials and devices incorporating same |
| US9190609B2 (en) | 2010-05-21 | 2015-11-17 | Entegris, Inc. | Germanium antimony telluride materials and devices incorporating same |
| KR101781621B1 (ko) * | 2010-12-14 | 2017-09-26 | 삼성전자주식회사 | 저항변화 메모리 소자의 제조 방법 |
| US8440990B2 (en) * | 2011-06-09 | 2013-05-14 | Intermolecular, Inc. | Nonvolatile memory device having an electrode interface coupling region |
| US20130001499A1 (en) * | 2011-06-28 | 2013-01-03 | International Business Machines Corporation | Compressive Structure for Enhancing Contact of Phase Change Material Memory Cells |
| WO2013152088A1 (en) * | 2012-04-04 | 2013-10-10 | Advanced Technology Materials, Inc. | Gst deposition process |
| KR102117124B1 (ko) | 2012-04-30 | 2020-05-29 | 엔테그리스, 아이엔씨. | 유전체 물질로 중심-충전된 상 변화 합금을 포함하는 상 변화 메모리 구조체 |
| CN103633243B (zh) * | 2012-08-28 | 2016-03-23 | 中国科学院微电子研究所 | 一种电阻型存储器的制备方法 |
| CN102832342A (zh) * | 2012-09-14 | 2012-12-19 | 中国科学院上海微系统与信息技术研究所 | 含有TiSiN材料层的相变存储单元及其制备方法 |
| US9640757B2 (en) | 2012-10-30 | 2017-05-02 | Entegris, Inc. | Double self-aligned phase change memory device structure |
| US9153777B2 (en) * | 2013-06-03 | 2015-10-06 | Micron Technology, Inc. | Thermally optimized phase change memory cells and methods of fabricating the same |
| CN107437582B (zh) * | 2016-05-26 | 2021-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| US10719903B2 (en) | 2017-12-22 | 2020-07-21 | International Business Machines Corporation | On-the fly scheduling of execution of dynamic hardware behaviors |
| US10319440B1 (en) | 2018-03-27 | 2019-06-11 | International Business Machines Corporation | Void control of confined phase change memory |
| US10825514B2 (en) | 2018-04-20 | 2020-11-03 | International Business Machines Corporation | Bipolar switching operation of confined phase change memory for a multi-level cell memory |
| US10770656B2 (en) | 2018-09-20 | 2020-09-08 | International Business Machines Corporation | Method for manufacturing phase change memory |
| US11647683B2 (en) | 2019-09-20 | 2023-05-09 | International Business Machines Corporation | Phase change memory cell with a thermal barrier layer |
| KR20210041149A (ko) | 2019-10-04 | 2021-04-15 | 삼성전자주식회사 | 가변 저항 메모리 소자의 제조 방법 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004203011A (ja) * | 2002-03-05 | 2004-07-22 | Mitsubishi Chemicals Corp | 情報記録媒体に用いる相変化記録材料、及びそれを用いた情報記録媒体 |
| JP2006140395A (ja) * | 2004-11-15 | 2006-06-01 | Renesas Technology Corp | 半導体メモリおよびその製造方法 |
| JP2007300091A (ja) * | 2006-04-19 | 2007-11-15 | Qimonda Ag | アニーリングによる相変化材料の状態の遷移 |
| JP2008503085A (ja) * | 2004-06-16 | 2008-01-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電気デバイスおよびその製造方法 |
| US20080116442A1 (en) * | 2006-11-17 | 2008-05-22 | Thomas Nirschl | Phase change memory cell having a sidewall contact |
| US20080192534A1 (en) * | 2007-02-08 | 2008-08-14 | Macronix International Co., Ltd. | Memory element with reduced-current phase change element |
| US20080191186A1 (en) * | 2007-02-14 | 2008-08-14 | Macronix International Co., Ltd. | Phase change memory cell with filled sidewall memory element and method for fabricating the same |
| JP2009038379A (ja) * | 2007-08-01 | 2009-02-19 | Samsung Electronics Co Ltd | 相変化記憶素子及びその形成方法 |
| JP2009123725A (ja) * | 2007-11-12 | 2009-06-04 | Hitachi Ltd | 不揮発性半導体記憶装置 |
| JP2011519485A (ja) * | 2008-05-01 | 2011-07-07 | オヴォニクス，インコーポレイテッド | 相変化メモリデバイスに電極を形成する方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744088B1 (en) * | 2002-12-13 | 2004-06-01 | Intel Corporation | Phase change memory device on a planar composite layer |
| KR100505709B1 (ko) * | 2003-09-08 | 2005-08-03 | 삼성전자주식회사 | 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치 |
| US7417245B2 (en) * | 2005-11-02 | 2008-08-26 | Infineon Technologies Ag | Phase change memory having multilayer thermal insulation |
| CN100524878C (zh) * | 2005-11-21 | 2009-08-05 | 旺宏电子股份有限公司 | 具有空气绝热单元的可编程电阻材料存储阵列 |
| FR2901909B1 (fr) * | 2006-05-30 | 2008-10-24 | Commissariat Energie Atomique | Memoire de donnees inscriptible et lisible par micropointes, structuree en caissons, et procede de fabrication |
| JP4437299B2 (ja) * | 2006-08-25 | 2010-03-24 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| US7786461B2 (en) * | 2007-04-03 | 2010-08-31 | Macronix International Co., Ltd. | Memory structure with reduced-size memory element between memory material portions |
| US20090226603A1 (en) * | 2008-03-10 | 2009-09-10 | Ovonyx, Inc. | Pressure extrusion method for filling features in the fabrication of electronic devices |
| US7642125B2 (en) * | 2007-09-14 | 2010-01-05 | Macronix International Co., Ltd. | Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing |
| US7868313B2 (en) * | 2008-04-29 | 2011-01-11 | International Business Machines Corporation | Phase change memory device and method of manufacture |
| US8035097B2 (en) * | 2008-12-01 | 2011-10-11 | United Microelectronics Corp. | Phase change memory |
| IT1392556B1 (it) * | 2008-12-18 | 2012-03-09 | St Microelectronics Rousset | Struttura di resistore di materiale a cambiamento di fase e relativo metodo di calibratura |
-
2010
- 2010-02-09 US US12/702,406 patent/US8017433B2/en active Active
-
2011
- 2011-01-10 CN CN201180007403.3A patent/CN102725874B/zh not_active Expired - Fee Related
- 2011-01-10 EP EP11742594.2A patent/EP2534710A4/en not_active Withdrawn
- 2011-01-10 JP JP2012551982A patent/JP5771223B2/ja not_active Expired - Fee Related
- 2011-01-10 WO PCT/US2011/020628 patent/WO2011100079A1/en active Application Filing
- 2011-06-01 US US13/150,705 patent/US8354659B2/en active Active
-
2013
- 2013-01-08 US US13/736,189 patent/US8680501B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004203011A (ja) * | 2002-03-05 | 2004-07-22 | Mitsubishi Chemicals Corp | 情報記録媒体に用いる相変化記録材料、及びそれを用いた情報記録媒体 |
| JP2008503085A (ja) * | 2004-06-16 | 2008-01-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電気デバイスおよびその製造方法 |
| JP2006140395A (ja) * | 2004-11-15 | 2006-06-01 | Renesas Technology Corp | 半導体メモリおよびその製造方法 |
| JP2007300091A (ja) * | 2006-04-19 | 2007-11-15 | Qimonda Ag | アニーリングによる相変化材料の状態の遷移 |
| US20080116442A1 (en) * | 2006-11-17 | 2008-05-22 | Thomas Nirschl | Phase change memory cell having a sidewall contact |
| US20080192534A1 (en) * | 2007-02-08 | 2008-08-14 | Macronix International Co., Ltd. | Memory element with reduced-current phase change element |
| US20080191186A1 (en) * | 2007-02-14 | 2008-08-14 | Macronix International Co., Ltd. | Phase change memory cell with filled sidewall memory element and method for fabricating the same |
| JP2009038379A (ja) * | 2007-08-01 | 2009-02-19 | Samsung Electronics Co Ltd | 相変化記憶素子及びその形成方法 |
| JP2009123725A (ja) * | 2007-11-12 | 2009-06-04 | Hitachi Ltd | 不揮発性半導体記憶装置 |
| JP2011519485A (ja) * | 2008-05-01 | 2011-07-07 | オヴォニクス，インコーポレイテッド | 相変化メモリデバイスに電極を形成する方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013055258A (ja) * | 2011-09-05 | 2013-03-21 | Ulvac Japan Ltd | 相変化メモリの形成方法、及び相変化メモリの形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102725874B (zh) | 2015-11-25 |
| WO2011100079A1 (en) | 2011-08-18 |
| JP5771223B2 (ja) | 2015-08-26 |
| CN102725874A (zh) | 2012-10-10 |
| EP2534710A4 (en) | 2015-05-06 |
| US20130119339A1 (en) | 2013-05-16 |
| US8017433B2 (en) | 2011-09-13 |
| US8680501B2 (en) | 2014-03-25 |
| US20110227021A1 (en) | 2011-09-22 |
| US8354659B2 (en) | 2013-01-15 |
| EP2534710A1 (en) | 2012-12-19 |
| US20110193045A1 (en) | 2011-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5771223B2 (ja) | 相変化メモリ・セル、形成方法、及び形成装置 | |
| TWI462160B (zh) | 用於相變化隨機存取記憶體之相同關鍵尺寸的孔洞 | |
| JP6708722B2 (ja) | スイッチング層および中間電極層を有した抵抗性スイッチングデバイス並びにその形成方法 | |
| EP1879232B1 (en) | Low power phase change memory cell having different phase change materials | |
| TWI434407B (zh) | 用於低程式化電流之熱屏蔽電阻記憶體元件 | |
| EP1848048A2 (en) | Memory cell having sidewall spacer for improved homogeneity | |
| US20060175599A1 (en) | Phase change memory cell with high read margin at low power operation | |
| US8470719B2 (en) | Method for fabricating phase change memory device using solid state reaction | |
| JP5706537B2 (ja) | 圧電又は強誘電応力誘起ライナを有する相変化材料セル | |
| JP5710637B2 (ja) | 相変化メモリ・セルおよびこれを操作する方法 | |
| US8759808B2 (en) | Phase-change memory cell | |
| US8017432B2 (en) | Deposition of amorphous phase change material | |
| KR20160113517A (ko) | 그래핀이 삽입된 상변화 메모리 소자 및 그 제조방법 | |
| WO2023104550A1 (en) | Global heater for phase change memory | |
| WO2022171405A1 (en) | Embedded heater in a phase change memory material | |
| US9882126B2 (en) | Phase change storage device with multiple serially connected storage regions | |
| US20230189672A1 (en) | Pcm cell with nanoheater surrounded with airgaps | |
| KR101010169B1 (ko) | 상변화 메모리 장치 및 그 형성 방법 | |
| KR100998887B1 (ko) | 상 변화 물질을 이용한 전자 소자, 상 변화 메모리 소자 및이의 제조 방법 | |
| CN118159124A (zh) | 相变材料开关及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20141110 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141110 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20141110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20141112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150226 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150226 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150610 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20150610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150610 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150626 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5771223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |