JP2013506986A - 半導体デバイス、半導体デバイスの製造方法および半導体デバイスの製造装置 - Google Patents

半導体デバイス、半導体デバイスの製造方法および半導体デバイスの製造装置 Download PDF

Info

Publication number
JP2013506986A
JP2013506986A JP2012531562A JP2012531562A JP2013506986A JP 2013506986 A JP2013506986 A JP 2013506986A JP 2012531562 A JP2012531562 A JP 2012531562A JP 2012531562 A JP2012531562 A JP 2012531562A JP 2013506986 A JP2013506986 A JP 2013506986A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
oxygen plasma
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012531562A
Other languages
English (en)
Other versions
JP5442871B2 (ja
JP2013506986A5 (ja
Inventor
勝 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2013506986A publication Critical patent/JP2013506986A/ja
Publication of JP2013506986A5 publication Critical patent/JP2013506986A5/ja
Application granted granted Critical
Publication of JP5442871B2 publication Critical patent/JP5442871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma Technology (AREA)

Abstract


【課題】ＲＬＳＡにおける高密度プラズマを実現し、処理速度の上昇を可能とする。
【解決手段】ゲート電極を基板表面にゲート絶縁膜を介して形成し、絶縁膜をゲート絶縁膜の側面に形成し、基板表面を酸素プラズマで曝す工程を含む半導体デバイスの製造方法である。酸素プラズマの基板表面近傍の電子温度が約１．５ｅＶ以下となることを特徴とする。
【選択図】 図1Ｃ

Description

本発明は半導体デバイスと、半導体デバイスの製造方法と、半導体デバイスの製造装置とに関する。
日本特許出願公開第１０−２２３８２号において、半導体デバイスの製造方法についての開示がある。この方法において、半導体基板上に金属配線が形成される。その後、プラズマＴＥＯＳ膜を半導体基板上に形成して、金属配線を被覆する。有機ＳＯＧ膜をプラズマＴＥＯＳ膜上に形成した後、有機ＳＯＧ膜をエッチバックする。このエッチング時において、材料Ｘを有機ＳＯＧ膜およびプラズマＴＥＯＳ膜上に堆積させる。堆積された材料Ｘを除去するために、酸素プラズマを２．２トールだけ付加する。本明細書中、同文献の内容全体を参考のため援用する。
日本特許出願公開第１０−２２３８２号
本発明の実施例によれば、半導体デバイスの製造方法は、ゲート絶縁膜を介して基板表面上にゲート電極を形成する工程と、ゲート電極の側面上に絶縁膜を形成する工程と、基板の表面上に酸素プラズマで曝す工程とを含む。基板の表面の近隣の酸素プラズマの電子温度は、約１．５ｅＶ以下である。絶縁膜は、オフセットスペーサ、側壁スペーサ、またはオフセットスペーサ上に形成された側壁スペーサであり得る。
本発明の別の実施例によれば、半導体デバイスは、ソース領域およびドレイン領域を有する半導体基板を含む。半導体基板の表面上にゲート絶縁膜を介してゲート電極が形成される。ゲート電極の側面上に絶縁膜が形成される。ソース領域およびドレイン領域上の表面のうち一領域は、酸化部分を実質的に含まない。
本発明のさらなる別の実施例によれば、半導体デバイスの製造装置は、基板の表面上にゲート絶縁膜を介してゲート電極を形成するように構成されたユニットと、ゲート電極の側面上に絶縁膜を形成するように構成されたユニットと、基板の表面上に酸素プラズマを露出させるように構成されたユニットとを含む。絶縁膜は、オフセットスペーサ、側壁スペーサ、またはオフセットスペーサ上に形成された側壁スペーサであり得る。基板の表面の近隣の酸素プラズマの電子温度は、約１．５ｅＶ以下である。
以下の詳細な説明を添付図面と共に参照すればより深い得られる。本発明およびその付随する効果のさらなる理解が得られるであろう。
本発明の実施形態による半導体デバイスの製造方法を説明する図である。 本発明の実施形態による半導体デバイスの製造方法を説明する図である。 本発明の実施形態による半導体デバイスの製造方法を説明する図である。 本発明の実施形態による半導体デバイスの製造方法を説明する図である。 本発明の実施形態による半導体デバイスの製造方法を説明する図である。 本発明の実施形態による半導体デバイスの製造方法を説明する図である。 本発明の実施形態による半導体デバイスの製造方法を説明する図である。 異なる圧力下における堆積除去率を示す。 異なる圧力下における堆積除去率を示す。 異なる圧力下における酸化量を示す。 異なる圧力下における酸化量を示す。 本発明の実施形態による半導体デバイスの製造装置を示す模式平面図を示す。 ＲＬＳＡエッチング装置の模式切断透視図である。 図４に示すＲＬＳＡエッチング装置の部分拡大図である。 図４に示すＲＬＳＡエッチング装置において用いられるスロットアンテナの平面図である。
以下、実施形態について、添付図面を参照しながら説明する。多様な図面中、類似の参照符号は、対応する要素または同一の要素を指す。
図１Ａ〜図１Ｇを参照して、本発明の実施形態による半導体デバイス（例えば、ＭＯＳＦＥＴ）の製造方法について説明する。図１Ａを参照して、基板Ｗの表面２１２上にゲート絶縁膜２０２（例えば、酸化ケイ素（ＳｉＯ２）膜を介してポリＳｉ製のゲート電極２０３を形成する。その後、図１Ｂを参照して、ガス（例えば、Ｓｉ含有ガス（ＳｉＨ４および酸素ガス））を供給することによってＲＬＳＡＣＶＤ装置内において化学蒸着を行うことにより、酸化ケイ素（ＳｉＯ２）２２０をゲート電極２０３および表面２１２上に堆積させる。ＲＬＳＡＣＶＤ装置は、ラジアルラインスロットアンテナを含む。
その後、シリコン基板ＷをＲＬＳＡエッチング装置へと移動させる。ＲＬＳＡエッチング装置において、堆積された酸化ケイ素（ＳｉＯ２）をエッチングして、オフセットスペーサ２０４をゲート電極２０３の側面上に形成する（図１Ｃを参照）。このエッチングプロセスは、２つの工程を有する。表１中に、第１の工程および第２の工程における条件を示す。各工程を停止するタイミングは、第１の工程および第２の工程が行われる継続時間それぞれに基づいて、決定される。第１のエッチングプロセスの後、約１ｎｍ〜約２ｎｍの厚さの堆積材料が残留する。第２のエッチングプロセスにおいて、エッチング対象である堆積材料のうちほとんど全てが除去される。
第１の工程および第２の工程において、マイクロ波出力は約１，５００Ｗ〜約４，０００Ｗであり、圧力は約５ｍｔｏｒｒ〜約２００ｍｔｏｒｒであり、サセプタのバイアスは約３０Ｗ〜約２００Ｗであり、シリコン基板Ｗの保持台となるサセプタの温度は約０℃〜約８０℃である。使用すべきガスを挙げると、例えば、ＣＨＦ３、ＣＨ２Ｆ２、Ｏ２、Ｎ２および／またはＨ２がある。エッチングにおいて用いられるガスは、エッチング対象となる材料に従って決定される。エッチングプロセスの継続時間は、エッチング対象となる膜の厚さによって異なり、例えば５ｎｍをエッチングするために１分間がかかる。しかし、最大継続時間は約３分以内におさめるべきである。
シリコン基板表面内におけるＳｉ間の結合エネルギーは、エッチング対象となる酸化ケイ素膜内におけるＳｉとＯとの間の結合エネルギーよりも小さい。そのため、シリコン基板の表面のエッチングがより容易になる。また、Ｓｉ間の結合エネルギーは、エッチング対象となる窒化ケイ素膜中のＳｉとＮとの間の結合エネルギーよりも低い。そのため、Ｓｉ基板のエッチングがＳｉＮの場合よりもより容易になる。ＳｉＯ２およびシリコン双方を有する基板に対してエッチングが行われるため、Ｓｉが保護された状態でＳｉＯ２に対してエッチングが行われる。そのため、エッチング対象となる膜に対して高い選択性がプロセスにおいて必要となる。側壁スペーサとしてのＳｉＮが利用可能であり、その場合、高エッチング選択性のＳｉＮおよびシリコンが必要となる。
本実施形態において、表１中に示す。エッチング条件が異なる第１のエッチング工程および第２のエッチング工程を行う。本プロセスにおいて、主に堆積に貢献するガスと、主にエッチングに貢献する他のガスとを用いて、堆積とエッチングとの間のバランスをとり、これによりＳｉ表面を保護する。よって、エッチングが行われている間、堆積（主にＣＦｘ）が表面上に蓄積する。そのため、シリコン基板が実質的にエッチングされることが回避される。その結果、エッチングプロセス時においてシリコン基板の表面が保護される。
堆積物は、反応生成物（主にＣＦｘ）であり、少なくとも炭素およびフッ素を含む。一般的に、ＣＦｘ堆積物はガス含有酸素を用いて除去される。このような堆積物の除去は、アッシングを用いて行われる。アッシングプロセスにおいて、比較的肉厚の酸化領域が形成される。そのため、アッシングプロセス時においてシリコン基板表面を酸化から保護する必要が出てくる。
エッチングプロセスにおいて、堆積物２１０を表面２１２上に堆積させる。表面２１２の下側には、Ｓｉ製の基板Ｗが形成される（図１Ｃを参照）。堆積物２１０を除去するために、エッチングプロセスの後、ＲＬＳＡエッチング装置中の基板Ｗの表面２１２上に酸素プラズマを励起させる。このＯ２の励起時において、表２に示すような条件下において酸素プラズマを励起させる。
シリコン基板Ｗを支持するサセプタの温度は、約２０℃〜約３０℃である。Ｏ２の励起時において、出力は約２，０００Ｗ〜約３，０００Ｗであり、圧力は約１００ｍｔｏｒｒ以上である。シリコン基板Ｗの表面２１２の近隣の酸素プラズマの電子温度（例えば、シリコン基板Ｗの表面２１２から２０ｍｍにおける酸素プラズマの電子温度）は好適には、約１ｅＶ〜約１．５ｅＶである（プラズマ電位は約５ｅＶ〜７ｅＶである）。より好適には、シリコン基板Ｗの表面２１２から２０ｍｍにおける酸素プラズマの電子温度は、約１ｅＶ〜約１．２ｅＶである。一般的に、プラズマ電位は、プラズマの電子温度の約３〜５倍であることが多い。そのため、プラズマの電子温度が１．０ｅＶ〜１．５ｅＶである場合、プラズマ電位は約３ｅＶ〜約７．５ｅＶである。プラズマの電子温度が１．０ｅＶ〜約１．２ｅＶである場合、プラズマ電位は約３ｅＶ〜６ｅＶである。プラズマ電位の測定は、例えばシリコン基板の表面２１２から約１０ｍｍ上方の測定位置において行われる。測定位置は、例えば、チャンバ壁側である。プラズマ電位は、サセプタに付加されるバイアス電位によって異なる点に留意すべきである。しかし、Ｏ２の励起を用いた本発明の実施形態によれば、バイアスはサセプタに付加されない。そのため、バイアスに起因する変動は考慮しなくてよい。シリコン基板Ｗの表面２１２の近隣の酸素プラズマの電子温度が高い場合、Ｏ２の励起時におけるシリコン基板Ｗの表面２１２がより激しく酸化し、損傷を受ける。そのため、ソース領域およびドレイン領域上の表面２１２の一領域中に酸化部分（意図されない凹部）が発生する。この酸化部分に起因する、半導体デバイスを設計通りに製造することができなくなる。
図２Ａおよび図２Ｂは、異なる圧力の下における堆積除去率を示す。堆積除去率を測定するために、３，０００Ｗのマイクロ波出力をＫｒＦレジスト（堆積物）に付加することにより、エッチング（Ｏ２励起）を１０秒間行う。この実験において、ＫｒＦレジストを堆積物として仮定する。図２Ｃおよび図２Ｄは、異なる圧力下の酸化量を示す。酸化量を測定するために、３，０００Ｗのマイクロ波出力をベアシリコン基板に付加することにより、エッチング（Ｏ２励起）を１０秒間行う。酸化量は、シリコン基板内における酸化量である。図２Ａ〜図２Ｄにおいて、横軸の単位は「ｍｍ」であり、縦軸の単位はオングストロームである。
図２Ａの左側および図２Ｃの左側によれば、２０ｍＴを下回っているときの酸化量は高いまま保持されており、堆積除去率は高いまま保持されている。酸化量を低下させるためには、２０ｍＴを越える圧力下においてＯ２の励起を行えばよい。
図２Ｃの左側によれば、２０ｍＴを下回っているときの酸化量は２．１ｎｍ／１０秒±３．９％（１０秒間で厚さ２．１ｎｍ）である。本発明による実施形態において、Ｏ２の励起を５秒間行う。これによって、実施形態における酸化量は１．０５ｎｍとなるはずである。
図２Ａの右側および図２Ｃの右側によれば、６０ｍＴを下回っているときの酸化量は高いまま保持されており、堆積除去率も高いまま保持されている。酸化量を低減させるためには、６０ｍＴを越える高圧力下においてＯ２の励起を行えばよい。
図２Ｃの右側によれば、６０ｍＴを下回っているときの酸化量は１．６ｎｍ／１０ｓｅｃ±５．８％（１０秒間で厚さ１．６ｎｍ）である。本発明による実施形態において、Ｏ２の励起を５秒間行う。よって、実施形態において、酸化量は０．８ｎｍとなるはずである。
図２Ｂの左側および図２Ｄの左側によれば、１００ｍＴを下回っているときの酸化量は低いまま保持されており、堆積除去率は高いまま維持されている。酸化量を低下させるためには、より高い圧力下においてＯ２の励起を行えばよい。
図２Ｄの左側によれば、１００ｍＴを下回っているときの酸化量は、１，２ｎｍ／１０ｓｅｃ±８．０％（１０秒間で厚さ１．２ｎｍ）である。本発明による実施形態において、Ｏ２の励起を５秒間行う。よって、実施形態において、酸化量は０．６ｎｍとなるはずである。
図２Ｂの右側および図２Ｄの右側によれば、２００ｍＴを下回っているときの酸化量は低いまま保持され、堆積除去率は高いまま維持されている。よって、１００ｍＴの場合と同様に、酸化量が低いため、Ｏ２の励起を２００ｍＴ下において行うことが可能になる。
図２Ｄの右側によれば、２００ｍＴを下回っているときの酸化量は０．９ｎｍ／１０ｓｅｃ±３．７％（１０秒間で厚さ０．９ｎｍ）である。本発明による実施形態において、Ｏ２の励起を５秒間行う。よって、実施形態において、酸化量は０．４５ｎｍとなるはずである。
実際、シリコン基板の移動時にシリコン基板が酸素に露出されることに起因して、シリコン基板上に自然酸化膜が非意図的に形成される。自然酸化膜の厚さは約１ｎｍである。
Ｏ２の励起を２回行ったとしても、酸化膜の厚さは単純に２倍になるのではない点に留意すべきである。その場合、厚さが増加するのではなく、ＳｉＯ２の濃度が増加し得る。
本実施形態において、酸素プラズマの電子温度（例えば、シリコン基板Ｗの表面２１２から２０ｍｍにおける酸素プラズマの電子温度）は、シリコン基板Ｗ上のソース領域およびドレイン領域上の表面２１２の領域内の深酸化部分を酸化させないような、十分に低い温度である。本実施形態によれば、ソース領域およびドレイン領域上の表面２１２上の領域内において、Ｏ２の励起時において酸化部分は実質的に形成されない（図１Ｄを参照）。本実施形態によれば、ソース領域およびドレイン領域上の表面２１２上の領域内においてＯ２の励起時において酸化部分が形成された場合でも、酸化部分の厚さは好適には約１ｎｍ未満であり得る。
本実施形態において、エッチングプロセスが行われたＲＬＳＡエッチング装置内においてもＯ２の励起を行う。そのため、シリコン基板Ｗ上に形成される膜の劣化を実質的に回避することが可能になる。なぜならば、シリコン基板Ｗがエッチングのための１つの処理チャンバからＯ２の励起のための別の処理チャンバへと移動される際にシリコン基板Ｗが雰囲気に露出されず、また、エッチング堆積物を別の処理チャンバの前に除去することが可能であるからである。
リンイオンをシリコン基板Ｗ中に注入して、延長部２０８を形成する（図１Ｅを参照）。その後、側壁スペーサ２１６を形成するために、酸化物膜または窒化物膜（例えば、ＳｉＮ膜２１４）をシリコン基板Ｗの表面上に形成して、表面２１２およびゲート電極２０３をオフセットスペーサ２０４で被覆する（図１Ｆを参照）。ＲＬＳＡＣＶＤ装置内における化学蒸着を用いて、シリコン基板Ｗの表面上にＳｉＮを堆積させる。ＳｉＮ膜２１４の厚さは、延長部の長さに基づいて決定される。その後、ＲＬＳＡエッチング装置内において、堆積されたＳｉＮをエッチングして、ゲート電極２０３側に側壁スペーサ２１６を形成する（図１Ｇを参照）。
エッチングプロセス時において、堆積物２１０を表面２１２上に堆積させる。表面２１２の下側には、シリコン製の基板Ｗが形成される。堆積物２１０を除去するために、エッチングプロセス後、ＲＬＳＡエッチング装置内の基板Ｗの表面２１２上に酸素プラズマを励起する。Ｏ２の励起時において、表２に示すような条件下において酸素プラズマを励起する。
シリコン基板Ｗを支持するサセプタの温度は、約２０℃〜約３０℃である。Ｏ２の励起時において、出力は約２，０００Ｗ〜約３，０００Ｗで、圧力は約１００ｍｔｏｒｒ以上である。シリコン基板Ｗの表面２１２の近隣の酸素プラズマの電子温度（例えば、シリコン基板Ｗの表面２１２から２０ｍｍにおける酸素プラズマの電子温度）は好適には、約１ｅＶ〜約１．５ｅＶである。より好適には、シリコン基板Ｗの表面２１２から２０ｍｍにおける酸素プラズマの電子温度は、約１ｅＶ〜約１．２ｅＶである。シリコン基板Ｗの表面２１２の近隣の酸素プラズマの電子温度が高い場合、Ｏ２の励起時においてシリコン基板Ｗの表面２１２が容易に酸化する。そのため、ソース領域およびドレイン領域上の表面２１２の一領域内に酸化部分（意図されない凹部）が発生する。この酸化部分に起因して、半導体デバイスを設計通りに製造することが不可能になる。
本実施形態において、酸素プラズマの電子温度（例えば、シリコン基板Ｗの表面２１２から２０ｍｍにおける酸素プラズマの電子温度）は、ソース領域およびドレイン領域上の表面２１２の領域内の深酸化部分を酸化させないような、十分に低い温度である。本実施形態によれば、ソース領域およびドレイン領域上の表面２１２上の領域内において、Ｏ２の励起時において酸化部分は実質的に形成されない（図１Ｇを参照）。本実施形態によれば、ソース領域およびドレイン領域上の表面２１２上の領域内においてＯ２の励起時において酸化部分が形成された場合でも、酸化部分の厚さは好適には約１ｎｍ未満であり得る。
その後、シリコン基板Ｗ中にヒ素イオンを注入して、ソース／ドレイン領域を形成する（図１Ｇを参照）。側壁スペーサ２１６の厚さに起因して、高濃度のソース／ドレイン領域２１８が延長部２０８の外部に形成される。
上述した方法によれば、例えば図１Ｇに示すようなＭＯＳＦＥＴが製造される。この半導体デバイスは、ソース領域と、ドレイン領域２１８とを有する。ソース領域およびドレイン領域２１８上の表面２１２の領域内の酸化部分の厚さは、実質的に約１ｎｍ未満であり得る。
本実施形態において、オフセットスペーサ２０４および側壁スペーサ２１６双方が形成され、Ｏ２の励起プロセスが２回行われる。しかし、側壁スペーサ２１６のみが形成され、オフセットスペーサ２０４は形成されない。この場合、Ｏ２の励起プロセスは１回だけ行われる。
例えば、Ｏ２の励起は、プラズマ処理装置を用いることによって行われる。シリコン基板Ｗの近隣における電子温度が約１．５ｅＶと低い酸素プラズマを生成することが可能な任意のプラズマ処理装置を用いて、Ｏ２の励起を行うことが可能である。一例として、以下、ＲＬＳＡエッチング装置について説明する。
図３は、半導体デバイスを製造するためのシステム３００を示す。システム３００は、処理装置３０１、３０２、３０３および３０４と、移動チャンバ３０５と、ロードロックモジュール３０６および３０７と、ローダーチャンバ３０８と、シャッター３０９、３１０および３１１と、第１の移動機構３１２と、方向付けユニット３１３と、第２の移動機構３１４とを含む。この種のシステムは通常「クラスターツール」と呼ばれ、いくつかの処理装置３０１、３０２、３０３および３０４を移動チャンバ３０５の周囲において備える。各処理装置は、所望のプロセス（例えば、エッチング、膜形成および他の処理）に応じて選択することができる。ローダーチャンバ３０８内の第２の移動機構３１４により、基板ＷをカセットＣから処理装置３０１，３０２、３０３および３０４内へと移動させた後、移動チャンバ３０５内の第１の移動機構３１２により、処理装置へと移動させる。移動チャンバ３０５において、所定のプロセスが真空状態において実行される。基板Ｗの処理時において、処理装置３０１、３０２、３０３および３０４の内部空間および移動チャンバ３０５を各真空ポンプ（図示せず）によって真空排気し、所定の真空状態に維持する。プロセスの完了後、基板をカセットＣへと戻す。処理装置のさらなる詳細については後述する。
図４は、ＲＬＳＡエッチング装置１８０の模式切断透視図である。図４を参照して、マイクロ波プラズマエッチング装置１８０が図示されている。マイクロ波プラズマエッチング装置１８０は、表面波プラズマ型プラズマ処理装置として構成され、金属（例えば、アルミニウムまたはステンレススチール）製の円筒形状のチャンバ（プロセスチャンバ）１０を有する。チャンバ１０は、セキュリティ上の理由のために接地している。
先ず、マイクロ波プラズマエッチング装置１８０のチャンバ１０におけるマイクロ波プラズマ生成に直接寄与しない部品または部材について説明する。
チャンバ１０の下側中央部分において、サセプタ１２が設けられる。サセプタ１２上に、半導体基板Ｗ（以下、基板Ｗと呼ぶ）が配置される。サセプタ１２は、チャンバ１０の底部から上方に延びる円筒形支持部１４によって水平方向に保持される。円筒形支持部１４は、絶縁材料によって構成される。さらに、サセプタ１２は、円形板状に形成され、例えばアルミニウム製であり、下側電極としても機能する。下側電極に対し、無線周波数が付加される。
輪状の真空排気経路１８を、チャンバ１０の内壁と、チャンバ１０の底部から上方において円筒形支持部１４の外周表面に沿って延びる別の円筒形支持部１６との間に設ける。円筒形支持部１６は、導電性である。輪状のバッフル板２０が真空排気経路１８の上部（または入口部）に配置され、真空排気ポート２２が真空排気経路１８の下側に設けられる。チャンバ１０内のサセプタ１２上の基板Ｗに関連して対称に分散した均一なガス流パターンが得られるようにするために、複数の真空排気ポート２２を円周方向において均等な角度間隔で設けると好適である。真空排気ポート２２はそれぞれ、真空排気パイプ２４を通じて真空排気装置２６へと接続される。真空排気装置２６は、所望の圧力に低下するまでチャンバ１０を真空排気することが可能な真空ポンプ（例えば、、ターボ分子ポンプ（ＴＭＰ））を持ち得る。ゲート弁２Ｂが、チャンバ１０の外壁上に取り付けられる。ゲート弁２８が、移送開口部を開閉させる。移送開口部を通じて、基板Ｗをチャンバ１０内へとまたはチャンバ１０から移送させる。
サセプタ１２は、無線周波数電源３０へと電気的に接続される。無線周波数電源３０は、マッチングユニット３２および電力供給ロッド３４を通じて、ＲＦバイアス電圧をサセプタ１２へと付加する。電源３０は、比較的低周波数（例えば、１３．５６ＭＨｚ）を有する無線周波数波を所定の電力レベルにおいて出力する。このような低周波数は、サセプタ１２上の基板Ｗに引き寄せられるイオンエネルギーを制御するのに適している。マッチングユニット３２は、マッチング要素を含む。マッチング要素は、電源３０の出力インピーダンスと、負荷（例えば、電極（サセプタ）、チャンバ１０内において発生するプラズマ、チャンバ１０）のインピーダンスとをマッチングさせるためのものである。マッチング要素は、自己バイアスを生成するための阻止コンデンサを有する。
サセプタ１２の面上には、静電チャック３６が設けられる。静電チャック３６は、サセプタ１２上への静電力により、基板Ｗを保持する。静電チャック３６は、導電膜によって形成された電極３６ａと、電極３６ａを挟む一対の絶縁膜３６ｂおよび３６ｃとを有する。ＤＣ電源４０が、スイッチ４２を介して電極３６ａへと電気的に接続される。ＤＣ電源４０から静電チャック３６へと付加されるＤＣ電圧によってクーロン力が発生し、このクーロン力により、基板Ｗが静電チャック３６上において保持される。静電チャック３６の外部において、基板Ｗを包囲するようにフォーカスリング３８が設けられる。
冷媒チャンバ４４が、サセプタ１２の内側に設けられる。冷媒チャンバ４４は環形状をしており、円周方向に延びる。所定の温度の冷媒または冷却水が、冷媒チャンバ４４および導管４６および４８内を循環するように、冷却装置ユニット（図示せず）から導管４６および４８を通じて冷媒チャンバ４４へと供給される。冷媒などを温度制御しておくことで、静電チャック３６上の基板Ｗの温度の制御が可能となる。加えて、熱伝導ガス供給部（図示せず）からのガス供給パイプ５０を通じて、熱伝導ガス（例えば、ヘリウムガス）が基板Ｗと静電チャック３６との間に供給される。さらに、上昇可能なリフトピン（図示せず）がチャンバ１０に設けられる。このピンは、基板Ｗがチャンバ１０内にロードされた際またはチャンバ１０からロードされた際に、サセプタ１２を垂直方向に貫通し、基板Ｗを昇降させる。これらのリフトピンは、昇降機構（図示せず）により、駆動され得る。
次に、マイクロ波プラズマエッチング装置１８０のチャンバ１０中のマイクロ波プラズマの生成に寄与する構成要素または部材について説明する。マイクロ波をチャンバ１１内に導入するために、平面アンテナ５５がサセプタ１２の上方に設けられる。
平面アンテナ５５は、誘電体窓としての円形水晶板５２と、円形ラジアルラインスロットアンテナ（ＲＬＳＡ）５４とを含む。詳細には、水晶板５２は、密閉状態でチャンバ１０へと取り付けられ、サセプタ１２に対向するチャンバ１１の天井面として機能する。ＲＬＳＡ５４は、水晶板５２の面上に配置され、複数の溝部を有する。これらの溝部は、同心円に沿って分散している。ＲＬＳＡ５４は、誘電材料（例えば、石英）で形成された波長短縮板５６を介して、マイクロ波伝送線５８に電磁的に接続される。
マイクロ波伝送線５８は、導波路パイプ６２と、導波路パイプ／同軸パイプコンバーター６４と、同軸パイプ６６とを有する。マイクロ波伝送線５８は、マイクロ波出力をマイクロ波生成器６０からＲＬＳＡ５４へと伝送する。導波路パイプ６２は、例えば四角パイプによって形成され、ＴＥモードにおいてそのマイクロ波をマイクロ波生成器６０から導波路パイプ同軸パイプコンバーター６４を通じて伝送する。
導波路パイプ／同軸パイプコンバーター６４は、導波路パイプ６２を同軸パイプ６６と接続し、導波路パイプ６２中のＴＥモードマイクロ波を同軸パイプ６６中のＴＥＭモードマイクロ波に変換する。コンバーター６４は好適には、導波路パイプ６２に接続された上部において直径がより大きくなっており、同軸パイプ６６の内側導体６８に接続された下部において直径がより小さくなっており、これにより、高出力伝送レベルにおいて存在し得る電磁場の集中を回避する。換言すれば、コンバーター６４は好適には、図１４および図１５に示すように逆円錐型（またはドアノブ型）形状にされる。以下の説明を簡潔にするために、コンバーター６４を逆円錐型部６８ａと呼ぶ場合がある。
同軸パイプ６６は、コンバーター６４から垂直方向において下方にチャンバ１０の上中央部へと延び、ＲＬＳＡ５４へと接続される。詳細には、同軸パイプ６６は、外側導体７０および内側導体６８を有する。外側導体７０は、上端部において導波路パイプ６２へと接続され、遅波板５６へと到達するように下方に延びる。内側導体６８は、上端部においてコンバーター６４へと接続され、ＲＬＳＡ５４へと到達するように下方に延びる。マイクロ波は、内側導体６８と外側導体７０との間でＴＥＭモードにおいて伝播する。
マイクロ波生成器６０からのマイクロ波出力は、マイクロ波伝送線５８（導波路パイプ６２、コンバーター６４および同軸パイプ６６を含む）を通じて伝送され、遅波板５６を通過するＲＬＳＡ５４へと供給される。その後、マイクロ波は遅波板５６内においてラジアル方向において分散し、ＲＬＳＡ５４の溝部を通じてチャンバ１０へ向かって出射される。溝部から出射されたマイクロ波は、水晶板５２の下面に沿って表面波として伝播し、水晶板５２の下面の近隣においてガスをイオン化し、これによりチャンバ１０中においてプラズマを生成する。
遅波板５６の面上に、アンテナ後面プレート７２が設けられる。アンテナ後面プレート７２は、例えばアルミニウム製である。アンテナ後面プレート７２は、冷却装置ユニット（図示せず）が接続された流体導管７４を含み、これにより、所定の温度の冷媒または冷却水が導管７４ならびにパイプ７６および７８を通じて循環される。すなわち、アンテナ後面プレート７２は、水晶板５２中に発生する熱を吸収し、熱を外部へと移動させる冷却ジャケットとして機能する。
図４に示すように、本実施形態において、同軸パイプ６６の内側導体６８を貫通するようにガス導管８０が設けられる。加えて、第１のガス供給パイプ８４（図４）は、一端においてガス導管８０の上側開口部へと接続され、他端においてプロセスガス供給器８２へと接続される。その上、ガス射出開口部８６が水晶板５２の中央に形成され、チャンバ１０に対して開口する。上記構成を有する第１のプロセスガス導入部８８において、プロセスガス供給器８２からのプロセスガスが同軸パイプ６６内において第１のガス供給パイプ８４およびガス導管８０を流れ、ガス射出開口部８６の下側に配置されたサセプタ１２に向かってガス射出開口部８６から出射される。出射されたプロセスガスは、チャンバ１０内において下方にラジアル方向に分散する。これは、サセプタ１２を包囲している真空排気経路１８へとプロセスガスが真空排気装置２６によって牽引されたことに部分的に起因する。とろこで、第１のガス供給パイプ８４には、中央部においてマスフローコントローラ（ＭＦＣ）９０およびオンオフ弁９２が設けられる。
この実施形態において、第２のプロセスガス導入部９４が第１のプロセスガス導入部８８に加えて設けられ、これにより、プロセスガスがチャンバ１０へと導入される。第２のプロセスガス導入部９４は、バッファチャンバ９６と、複数の側方出射穴部９８と、ガス供給パイプ１００とを含む。バッファチャンバ９８は中空環部形状にされ、チャンバ１０の側壁部の内側において側壁部の円周方向に沿って延び、水晶板５２よりも若干下側に配置される。複数の側方出射穴部９８は、チャンバ１０内においてプラズマ領域に向かって開口し、チャンバ１０の内壁に沿って均等な角度間隔で配置され、バッファチャンバ９６とガス連通する。ガス供給パイプ１００は、バッファチャンバ９６をプロセスガス供給器８２へと接続する。ガス供給パイプ１００には、中央においてＭＦＣ１０２およびオンオフ弁１０４が設けられる。
第２のプロセスガス導入部９４において、プロセスガス供給器８２からのプロセスガスは、第２のプロセスガス供給パイプ１００を通じて、チャンバ１０の側壁部中のバッファチャンバ９６内へと導入される。プロセスガスが充填されたバッファチャンバ９６内の圧力は、バッファチャンバ９６の円周方向にそって均一となり、その結果、プロセスガスは、複数の出射穴部９８から水平方向にチャンバ１０内のプラズマ領域へ向かって均一に出射される。この場合、出射穴部９８から出射されたプロセスガスを基板Ｗの上方において分散させることが困難になり得る。なぜならば、プロセスガスが真空排気経路１８上において流れる際にプロセスガスが真空排気ポート２２へと牽引されるからである。しかし、水晶板５２の中央に配置されたガス射出開口部８６から出射されたプロセスガスは、外側ラジアル方向に分散され、上述したように真空排気経路１８に向かって流れ、側方出射穴部９８から出射されたプロセスガスは、本実施形態における真空排気装置２６によって広い範囲において影響を受けない。そのため、サセプタ１２上の基板Ｗの上方においてプラズマを均等に分散させることができる。
それぞれ第１のプロセスガス導入部８８および第２のプロセスガス導入部９４からチャンバ１０内に導入されるプロセスガスは、同じであってもよいし、あるいは異なっていてもよい。ガスの流量は、それぞれＭＦＣ９０および１０２によって制御することも可能であるし、あるいは、ガスを所定の流量比においてチャンバ内に導入することも可能であり、これにより、ガスおよびよってプラズマがラジアル方向において均一に分散される。
図５を参照して、導波路パイプ同軸パイプコンバーター６４および同軸パイプ６６が詳細に図示されている。内側導体６８は、例えばアルミニウム製である。ガス導管８０は、内側導体６８の中心軸に沿って内側導体６８を貫通する。加えて、冷媒導管１０６は、ガス導管８０と平行に形成される。
冷媒導管１０６は、入来経路１０６ａおよび送出経路１０６ｂを含む。入来経路１０６ａおよび送出経路１０６ｂは、垂直パーティション（図示せず）によって分割される。倒立円錐部６８ａの上側部において、パイプ１０８が冷媒導管１０６の入来経路１０６ａへと接続される。パイプ１０８の反対側端部は、冷却装置ユニット（図示せず）へと接続される。加えて、パイプ１１０は、冷媒導管１０６の送出経路１０６ｂへと接続される。パイプ１１０の反対側端部は、同一冷却装置ユニットへと接続される。この構成により、冷却装置ユニットから供給された冷媒または冷却水は、入来経路１０６ａを通じて下方に流れ、入来経路１０６ａの底部へと到達し、送出経路１０６ｂを通じて上方に戻ってパイプ１１０内に流入する。このようにして、内側導体６８の冷却が可能になる。
ＲＬＳＡ５４の中央部において、開口部５４ａが設けられる。開口部５４ａ内には、図５に示すようにガス導管８０が取り付けられる。加えて、開口部５４ａが、水晶板５２のガス射出開口部８６と同軸に整列された様態で配置される。この構成により、ＲＬＳＡ５４から放射される電磁波（マイクロ波）はガス射出開口部８６に到達しないため、ガス射出開口部８６内において放電は発生しない。ところで、ガス射出開口部８６を分岐することで、複数の穴部が水晶板５２内において得られる。これらの複数の穴部は、水晶板５２のラジアル方向において特定範囲内に配置され得る。
図６は、本実施形態におけるＲＬＳＡ５４における溝部パターンを示す。図示のように、ＲＬＳＡ５４は、同軸円状に分散した複数の溝部を有する。すなわち、長手方向が実質的に直角を形成している２種類の溝部５４ｂおよび５４ｃが、交互の同軸円状に分散される。これらの同軸円は、ＲＬＳＡ５４のラジアル方向において伝播するマイクロ波の波長に応じて、ラジアル間隔において配置される。このような溝部パターンによれば、マイクロ波は、相互に交差する２つの偏光成分を有する円形偏光平面波へと変換され、平面波はＲＬＳＡ５４から放射される。上記のように構成されたＲＬＳＡ５４は、アンテナの実質的に全体の領域からマイクロ波を均一にチャンバ１０内へと放射させることができ（図４）、均一かつ安定したプラズマを生成するのに適しているという点において有利である。
ところで、真空排気装置２６、ＲＦ出力供給器３０、ＤＣ出力供給器４０のスイッチ４２、マイクロ波生成器６０、プロセスガス導入部８８および９４、冷却装置ユニット（図示せず）、および熱伝導ガス供給部（図示せず）の多様な動作ならびに全体的動作は、制御部（図示せず）によって制御される。制御部は、例えば、本発明の第１の実施形態によるマイクロ波プラズマエッチング装置１８０におけるマイクロコンピュータによって構成される。
誘電体窓の真下における電子温度が数ｅＶである装置１８０内においてマイクロ波２．４５ＧＨｚによって生成されたプラズマは、下方に拡散する。その後、プラズマの電子温度は、処理対象基板の周囲において約数ｅＶまで低下する。電子温度が低下しているため、基板上の膜中において、プラズマ損傷はほとんど発生しない。また、ＲＬＳＡを用いて高密度プラズマが実現され、処理速度の上昇が可能となる。
上記の開示内容を鑑みれば明らかなように、本発明の多数の改変および変更が可能である。よって、添付の特許請求の範囲内において、本発明は、本明細書中に具体的に記載された様態以外の様態で実施することが可能である。
２０２・・・ゲート絶縁膜
２０３・・・ゲート電極
２０４・・・オフセットスペーサー
２０８・・・延長部
２１０・・・堆積物
２１２・・・表面
２２０・・・酸化ケイ素

Claims (15)

  1. 基板の表面にゲート絶縁膜を介したゲート電極を形成し、
    前記ゲート電極の側面に絶縁膜を形成し、
    前記基板表面を酸素プラズマに曝し、当該酸素プラズマの前記基板表面近傍の電子温度が約１．５ｅＶ以下であることを特徴とする半導体デバイスの製造方法。
  2. 前記絶縁膜は、オフセットスペーサであることを特徴とする請求項１に記載の半導体デバイスの製造方法。
  3. 前記オフセットスペーサ上にサイドウォールスペーサが形成されることを特徴とする請求項２に記載の半導体デバイスの製造方法。
  4. 前記絶縁膜は、サイドウォールスペーサであることを特徴とする請求項１に記載の半導体デバイスの製造方法。
  5. 前記酸素プラズマは、ラジアルラインスロットアンテナを用いたマイクロ表面波プラズマによって生成することを特徴とする請求項１に記載の半導体デバイスの製造方法。
  6. 前記酸素プラズマは、１００ｍｔｏｒｒ以上で励起されることを特徴とする請求項１に記載の半導体デバイスの製造方法。
  7. 少なくとも１つのオフセットスペーサとサイドウォールスペーサがプロセスチャンバー内に形成され、酸素プラズマは当該プロセスチャンバー内で励起されることを特徴とする請求項１に記載の半導体デバイスの製造方法。
  8. 前記酸素プラズマは、シリコンからなる基板表面に励起されることを特徴とする請求項１に記載の半導体デバイスの製造方法。
  9. 前記酸素プラズマの電子温度は、前記基板表面から約２０ｍｍ離れたところで、約１．０ｅＶから１．５ｅＶであることを特徴とする請求項１に記載の半導体デバイスの製造方法。
  10. 前記酸素プラズマの電子温度は、さらに約１．０ｅＶから１．２ｅＶであることを特徴とする請求項９に記載の半導体デバイスの製造方法。
  11. 前記基板は、サセプター上に形成され、当該温度が酸素プラズマ励起時に約２０度から３０度であることを特徴とする請求項１に記載の半導体デバイスの製造方法。
  12. 前記プラズマを生成するためのマイクロ波出力が、約２０００Ｗから３０００Ｗであることを特徴とする請求項１に記載の半導体デバイスの製造方法。
  13. ソース領域とドレイン領域を有する半導体基板と、
    前記半導体基板の表面にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極の側面に形成された絶縁膜と、
    前記ソース領域とドレイン領域の表面に実質的に酸化されていない領域を有することを特徴とする半導体デバイス。
  14. 前記領域の酸化されている部分の厚さが、約１ｎｍよりも薄いことを特徴とする請求項１３に記載の半導体デバイスの製造方法。
  15. ゲート電極を基板表面上にゲート絶縁膜を介して形成するユニットと、
    ゲート電極の側面に絶縁膜を形成するユニットと、
    前記基板表面を酸素プラズマに曝し、当該酸素プラズマの前記基板表面近傍の電子温度が約１．５ｅＶ以下とするユニットを有することを特徴とする半導体デバイスの製造装置。
JP2012531562A 2009-10-04 2010-10-02 半導体デバイスの製造方法および半導体デバイスの製造装置 Active JP5442871B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/573,138 2009-10-04
US12/573,138 US8497196B2 (en) 2009-10-04 2009-10-04 Semiconductor device, method for fabricating the same and apparatus for fabricating the same
PCT/JP2010/005926 WO2011040047A1 (en) 2009-10-04 2010-10-02 Semiconductor device, method for fabricating the same and apparatus for fabricating the same

Publications (3)

Publication Number Publication Date
JP2013506986A true JP2013506986A (ja) 2013-02-28
JP2013506986A5 JP2013506986A5 (ja) 2013-10-10
JP5442871B2 JP5442871B2 (ja) 2014-03-12

Family

ID=43822528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012531562A Active JP5442871B2 (ja) 2009-10-04 2010-10-02 半導体デバイスの製造方法および半導体デバイスの製造装置

Country Status (6)

Country Link
US (1) US8497196B2 (ja)
JP (1) JP5442871B2 (ja)
KR (2) KR20120049399A (ja)
CN (1) CN102549756B (ja)
TW (1) TWI423336B (ja)
WO (1) WO2011040047A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180012763A1 (en) * 2014-12-24 2018-01-11 Tokyo Electron Limited Doping method, doping apparatus, and semiconductor element manufacturing method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142447A (ja) * 1993-11-16 1995-06-02 Kawasaki Steel Corp 半導体装置の製造方法
JPH10135189A (ja) * 1996-10-30 1998-05-22 Matsushita Electron Corp ドライエッチング後処理方法とｍｏｓ型半導体装置の製造方法
JP2000114372A (ja) * 1998-10-07 2000-04-21 Sony Corp 半導体装置の製造方法
JP2006332634A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2008098640A (ja) * 2007-10-09 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP2008277844A (ja) * 2002-03-29 2008-11-13 Tokyo Electron Ltd 絶縁膜の形成方法
JP2009059850A (ja) * 2007-08-31 2009-03-19 Tohoku Univ 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3402937B2 (ja) 1996-06-28 2003-05-06 三洋電機株式会社 半導体装置の製造方法
US5902134A (en) 1996-08-07 1999-05-11 Matsushita Electronics Corporation Dry etching post-treatment method and method for manufacturing a semiconductor device
US7223676B2 (en) * 2002-06-05 2007-05-29 Applied Materials, Inc. Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer
JP4334225B2 (ja) * 2001-01-25 2009-09-30 東京エレクトロン株式会社 電子デバイス材料の製造方法
US6534420B2 (en) * 2001-07-18 2003-03-18 Micron Technology, Inc. Methods for forming dielectric materials and methods for forming semiconductor devices
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP2005051140A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
US6982196B2 (en) * 2003-11-04 2006-01-03 International Business Machines Corporation Oxidation method for altering a film structure and CMOS transistor structure formed therewith
JP2006165335A (ja) 2004-12-08 2006-06-22 Toshiba Corp 半導体装置
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
WO2009099252A1 (ja) 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜のプラズマ改質処理方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142447A (ja) * 1993-11-16 1995-06-02 Kawasaki Steel Corp 半導体装置の製造方法
JPH10135189A (ja) * 1996-10-30 1998-05-22 Matsushita Electron Corp ドライエッチング後処理方法とｍｏｓ型半導体装置の製造方法
JP2000114372A (ja) * 1998-10-07 2000-04-21 Sony Corp 半導体装置の製造方法
JP2008277844A (ja) * 2002-03-29 2008-11-13 Tokyo Electron Ltd 絶縁膜の形成方法
JP2006332634A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009059850A (ja) * 2007-08-31 2009-03-19 Tohoku Univ 半導体装置の製造方法
JP2008098640A (ja) * 2007-10-09 2008-04-24 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN102549756A (zh) 2012-07-04
CN102549756B (zh) 2015-03-04
KR20140016433A (ko) 2014-02-07
US20110079826A1 (en) 2011-04-07
JP5442871B2 (ja) 2014-03-12
TWI423336B (zh) 2014-01-11
TW201131654A (en) 2011-09-16
US8497196B2 (en) 2013-07-30
WO2011040047A1 (en) 2011-04-07
KR101384590B1 (ko) 2014-04-11
KR20120049399A (ko) 2012-05-16

Similar Documents

Publication Publication Date Title
KR101020334B1 (ko) 마이크로파 플라즈마 처리 장치
US8980048B2 (en) Plasma etching apparatus
JP5086083B2 (ja) 基板を処理するための方法
US6497783B1 (en) Plasma processing apparatus provided with microwave applicator having annular waveguide and processing method
US5897713A (en) Plasma generating apparatus
US20010054605A1 (en) Microwave applicator, plasma processing apparatus having the same, and plasma processing method
US6652709B1 (en) Plasma processing apparatus having circular waveguide, and plasma processing method
JP5242162B2 (ja) 表面波プラズマソース
JP2925535B2 (ja) 環状導波路を有するマイクロ波供給器及びそれを備えたプラズマ処理装置及び処理方法
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
JP2003109941A (ja) プラズマ処理装置および表面処理方法
KR20200058298A (ko) 격리 구조를 위한 스케일링된 라이너 층
US9263283B2 (en) Etching method and apparatus
WO2020060712A1 (en) Methods for depositing dielectric material
KR20090057278A (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
TWI791106B (zh) 處理系統及處理方法
JP5442871B2 (ja) 半導体デバイスの製造方法および半導体デバイスの製造装置
JP4478352B2 (ja) プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法
EP0997927A2 (en) Microwave applicator with annular waveguide, plasma processing apparatus having the same, and plasma processing method
JP2001073150A (ja) マイクロ波供給器及びプラズマ処理装置並びに処理方法
JPH11329792A (ja) マイクロ波供給器
JP4217420B2 (ja) マイクロ波プラズマ処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130826

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20130826

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131218

R150 Certificate of patent or registration of utility model

Ref document number: 5442871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250