JP2013503555A - 線形化回路及び電力増幅のための方法 - Google Patents

Abstract

本発明の線形化回路は、電力増幅器コアを有する電力増幅回路に関連して使用する。例示的な線形化回路は、電力増幅器コアのレプリカを備える。線形化回路はその動作にあたり、ＲＦ信号からエンベロープ信号を生成する。このエンベロープ信号を使用して、レプリカを制御することによりアナログ出力信号を生成し、このアナログ出力信号は、電力増幅器コアにおけるＡＭ‐ＡＭ変換歪みの反転を表す。その後、線形化回路は、レプリカにおける反転した非線形信号でＲＦ信号をバイアスし、電力増幅コアを制御する。電力増幅器コア及びそのレプリカは、いずれも同一半導体のダイ上に配置することができるため、双方ともに、製造プロセス変動に対して同様の応答を示す。
【選択図】図１

Description

本発明は、半導体装置に関するものであり、より具体的には、電力用途のために構成した半導体装置に関する。

高周波（ＲＦ）電力用途のために設計された金属酸化膜半導体（ＭＯＳ）装置は、非線形範囲で動作し、したがって、入力信号を歪ませる。このような歪みを補正するための一般的なアプローチとして、出力信号を含むフィードバック・ループが利用されてきた。

しかし、これら方法はループ安定化の問題に関する苦労がある。従って、高周波電力増幅におけるより良好な線形化を図ることが望ましい。

本発明における例示的な増幅回路は、電力増幅回路と、線形化回路とを備える。種々の実施形態において、電力増幅回路及び線形化回路は、いずれもダイ上に配置する。電力増幅回路は電力増幅器コアを有し、この電力増幅器コアは、信号源入力部に接続したゲートを有する増幅トランジスタを含む。線形化回路は、信号源入力部と増幅トランジスタにおけるゲートとの間に接続し、電力増幅器コアのレプリカを有する。いくつかの実施形態において、レプリカの能動素子は、電力増幅器コアにおける対応の能動素子よりも小さい。線形化回路は、非線形アナログ信号を第１増幅トランジスタのゲートに加算するよう構成する。いくつかの実施形態において、線形化回路は、クロック及び／又はアナログ・デジタル変換器を持たない構成とする。

種々の実施形態において、電力増幅器コアは、第１増幅トランジスタを含むカスコード回路を有し、これら実施形態のいくつかにおいて、第１増幅トランジスタはＭＯＳトランジスタを有する。さらに、カスコード回路は第２増幅トランジスタを有し、この第２増幅トランジスタは、第１増幅トランジスタのソースに接続したドレインを有する。他の実施形態において、カスコード回路は第２増幅トランジスタの代わりにＪＦＥＴを有し、このＪＦＥＴは第１増幅トランジスタのソースに接続したドレインを有する。

例示的な増幅回路における種々の実施形態において、線形化回路はさらに、信号源入力部と電力増幅器コアにおけるレプリカとの間に接続したエンベロープ検波器を有し、このエンベロープ検波器は上述の接続箇所でエンベロープ信号を生成するよう構成する。これら実施形態のいくつかにおいて、線形化回路はさらに、エンベロープ検波器とレプリカとの間における第１演算増幅器、及びレプリカと増幅トランジスタにおけるゲートとの間における第２演算増幅器を有する。第１演算増幅器は、エンベロープ信号を、レプリカに印加する前に増幅し、第２演算増幅器は、レプリカからの反転した非線形信号を、増幅器コアに印加する前に増幅する。

他の実施形態において、増幅器コアのレプリカは、増幅トランジスタのレプリカを有する。これら実施形態においては、エンベロープ信号が増幅トランジスタのレプリカにおけるゲートに印加される。これら実施形態のいくつかにおいては、ＤＣバイアス源及び増幅トランジスタのレプリカにおけるドレインの双方を、増幅トランジスタのゲートに接続する。

本発明は、増幅回路を備えるデバイスにも関する。例示的なデバイスは、パッケージと、このパッケージにそれぞれ取り付けた集積受動素子及びダイとを備え、これら集積受動素子及びダイは、双方ともパッケージの同一側面、又はそれぞれをパッケージの相反する側面に配置する。集積受動素子は、入力整合ブロック及び出力整合ブロックを含む。ダイは、入出力整合ブロック間に接続し、かつゲートを有する増幅トランジスタを設けた電力増幅器コアを含む。さらにダイは、電力増幅器コアのレプリカを有し、このレプリカの出力端は、増幅トランジスタのゲートに接続する。いくつかの実施形態において、電力増幅器コアのレプリカは増幅トランジスタのレプリカを有し、これら実施形態において、ダイはさらにエンベロープ検波器を有し、このエンベロープ検波器は、増幅トランジスタのレプリカにおけるゲートに接続する。種々の実施形態において、パッケージは、ＲＦ信号源及びアンテナのいずれか、又は両方に接続する。

本発明は、ＲＦ信号を増幅する方法にも関する。例示的な方法は、ＲＦ信号からエンベロープ信号を生成するステップと、エンベロープ信号から反転した非線形信号を生成するステップと、線形的に増幅したＲＦ信号を生成するステップとを有する。増幅したＲＦ信号の生成は、バイアスしたＲＦ信号を電力増幅器コアのトランジスタに印加することにより行うものであり、この場合、バイアスしたＲＦ信号は、ＲＦ信号及び反転した非線形信号で構成される。この方法においては、ステップのいくつか、又は全てを同一ダイ上で実施する。種々の実施形態において、クロック信号を使用しない及び／又はアナログ・デジタル変換を行わないものとする。さらに、いくつかの実施形態においては、ＲＦ信号とバイアスしたＲＦ信号における反転した非線形信号との間の遅延は、およそ１０ｎｓ〜１５ｎｓとする。

本発明による一実施形態における例示的な増幅回路の略図である。 本発明による一実施形態における例示的な増幅器コア及びそのレプリカの略図である。 本発明による別の一実施形態における例示的な増幅器コア及びそのレプリカの略図である。 本発明による一実施形態における例示的なＲＦ信号増幅方法のフローチャートである。 本発明による一実施形態における例示的なＲＦ装置の略図である。

本開示による発明は、電力増幅に使用する線形化回路及びＲＦ信号を線形的に増幅する方法を意図する。本発明の線形化回路は、電力増幅器コアを有する電力増幅回路に接続して使用するよう構成する。このような線形化回路は、電力増幅器コアのレプリカ（複製）を有し、この場合、レプリカは、電力増幅コアを拡縮（拡大又は縮小）したスケールのコピーであり、好適には、同一基板上かつ電力増幅器コアに近接させて形成する。動作時に、電力増幅回路及び線形化回路の双方がＲＦ信号を受信し、線形化回路はＲＦ信号からエンベロープ信号を生成する。このエンベロープ信号を使用して、電力増幅器コアのレプリカを制御してアナログ出力信号を生成し、このアナログ出力信号は、電力増幅器コアにおけるＡＭ‐ＡＭ変換歪みの反転を示す。線形化回路は、レプリカの反転した非線形信号でＲＦ信号にバイアスを加え、電力増幅器コアを制御する。したがって、本発明の線形化回路は、アナログＡＭ‐ＡＭ変換予歪み（プレディストーション）を電力増幅器コアに付与し、電力増幅器コアの非線形レスポンスを補償し、この結果、ＲＦ信号におけるより線形的な増幅が得られる。

本発明の利点は、電流消費量が少なく、しかも線形化回路１１５にクロック、アナログ・デジタル変換器（ＡＤＣ）、及び他のデジタルブロックを設ける必要がない点にある。むしろ線形化回路は、種々の実施形態において完全にアナログ構成とすることができる。さらに、電力増幅器コアのレスポンスにおける線形性に影響を及ぼす、電力増幅器コアの製造におけるプロセス変動は、レプリカのレスポンスにおける線形性にも同様に影響する。したがって、電力増幅回路及び線形化回路を全体的に組み合せることにより、このような製造プロセス変動の影響を受けにくくなる。さらに、本発明においては、電力増幅器コアの出力信号からのフィードバックに依存することなく、線形化を実現することができる。

図１は、増幅回路１００の略図であり、この増幅回路１００は信号源入力部１０５からＲＦ信号を受信し、線形的に増幅した出力信号を生成する。増幅回路１００は、電力増幅回路１１０と、線形化回路１１５とを備える。電力増幅回路１１０は、電力増幅器コア１２０、入力整合ブロック１２５及び出力整合ブロック１３０を有する。例示的な電力増幅器コア１２０は、以下において図２及び図３につきより詳細に説明する。

電力増幅回路１１０及び線形化回路１１５の双方を、信号源入力部１０５に接続して、同一のＲＦ信号を受信する。電力増幅回路１１０及び線形化回路１１５は、例えば結合器１３５を介して信号源入力部１０５に接続することができる。例示的な信号源入力部１０５は、ワイヤーボンドパッド及びダイアタッチパッドを有する。

線形化回路１１５は、信号源入力部１０５と電力増幅器コア１２０との間に接続し、電力増幅器コア１２０のレプリカ１４０を有する。レプリカ１４０は、電力増幅コア１２０における能動素子の拡縮したスケールの複製（コピー）を有する。いくつかの実施形態において、レプリカ１４０は、電力増幅器コア１２０と同一基板上に作製する。さらにこれら実施形態のいくつかにおいて、レプリカ１４０は、電力増幅器コア１２０に近接させて作製する。例示的な基板はＣＭＯＳダイを有する。レプリカ１４０を電力増幅器コア１２０に近接させて配置することにより、良好なトランジスタ整合（マッチング）、及びレプリカ１４０からの非線形的な反転したレスポンスを、電力増幅器コア１２０からの非線形的レスポンスに対する良好な適合の双方を可能にする。いくつかの実施形態において、レプリカ１４０の大きさは電力増幅器コア１２０の大きさより小さいものとするが、必ずしもより小さいものである必要はない。例示的なレプリカ１４０における能動素子の大きさは、電力増幅器コア１２０における対応する能動素子の１／６０である。種々の実施形態において、レプリカ１４０における能動素子の、電力増幅器コア１２０における対応の能動素子に対する拡縮比（スケール）は、およそ１／２０〜１／６０の範囲内とする。

さらに、線形化回路１１５は、信号源入力部１０５とレプリカ１４０との間に接続したエンベロープ検波器１４５を有する。エンベロープ検波器１４５は、ＲＦ信号からエンベロープ信号を生成する。いくつかの実施形態において、エンベロープ検波器１４５は、電力増幅器コア１２０と同一基板上に配置する。場合により、エンベロープ検波器１４５は、完全にアナログ構成とする。エンベロープ検波器１４５に好適な回路設計は、従来技術でよく知られている。

線形化回路１１５は、演算増幅器などの増幅器１５０を有することもでき、この場合、増幅器１５０は、エンベロープ検波器１４５とレプリカ１４０との間に接続し、エンベロープ信号を増幅するよう構成する。さらに、線形化回路１１５は、同様に演算増幅器とすることのできる増幅器１５５を有することができ、この場合、増幅器１５５は、レプリカ１４０と電力増幅器コア１２０との間に接続し、レプリカ１４０からの反転した非線形信号を増幅するよう構成する。図１に示すように、線形化回路１１５における反転した非線形信号出力は、直流バイアス電圧に加算し、電力増幅器コア１２０を制御するために使用する。このことは、以下により詳細に説明する。

種々の実施形態において、電力増幅器１２０及びレプリカ１４０はダイ上に配置する。これら実施形態のいくつかにおいて、結合器１３５、エンベロープ検知器１４５及び増幅器１５０，１５５のうちいくつか又は全ては、同様に同一ダイ上に配置する。ダイは、電力増幅回路及び線形化回路における他の素子を有するパッケージに取り付けることができる。例えば、入力及び出力整合ブロック１２５，１３０は、パッケージに取り付けた集積受動デバイス（ＩＰＤ）上に作製することができる。いくつかの実施形態において、信号源入力部１０５は、ダイ上に又はパッケージ上にワイヤーボンドパッド又はダイアタッチパッドを有する。ダイ及びＩＰＤを含むパッケージの例を、以下に図５につきより詳細に説明する。

図２は、例示的なレプリカ２００及び対応する電力増幅器コア２１０の概略的説明図である。電力増幅器コア２１０は、電力増幅器コア１２０（図１参照）の一例である。電力増幅器コア２１０は、２個の能動素子、すなわち、第１増幅トランジスタ２２０及び第２増幅トランジスタ２３０を有し、図示のとおり、これらはカスコード構成となるよう配列する。いくつかの実施形態において、第１増幅トランジスタ２２０は薄いＭＯＳを、また第２増幅トランジスタ２３０は厚いＭＯＳを有する。第２増幅トランジスタ２３０のソースは、ＤＣ電源及び電力増幅器コア２１０の出力端に接続する。

本明細書において「厚い」及び「薄い」とは、増幅トランジスタ２２０，２３０のチャネル長に関する比較用語である。例えば一実施形態において、第２増幅トランジスタ２３０はチャネル長４００ｎｍの厚いＭＯＳを有し、第１増幅トランジスタ２２０はチャネル長１８０ｎｍの薄いＭＯＳを有する。厚いＭＯＳは、同一の電力増幅器コア２１０における薄いＭＯＳより長いチャネル長を有するが、本明細書に記載した例示的な値に限定されるものではない。

第１増幅トランジスタ２２０のゲートは、ＲＦ信号、ＤＣバイアス及び反転した非線形信号の総和により制御する。増幅回路１００が電流モードで作動する実施形態においては、ＤＣバイアス及び反転した非線形信号は、トレースが合流するノードにおいて加算される。増幅回路１００が電圧モードで作動する実施形態においては、ＤＣバイアス及び反転した非線形信号は、低周波加算器により加算することができる（図１参照）。低周波加算器は、例えば演算増幅器を含む。

レプリカ２００も、２個の増幅トランジスタ２４０，２５０を有し、これら増幅トランジスタははやりカスコード構成となるよう配列する。増幅トランジスタ２４０，２５０は、それぞれ増幅トランジスタ２２０，２３０の拡縮したスケールのコピーとする。増幅トランジスタ２２０，２３０が薄いＭＯＳ及び厚いＭＯＳを有する実施形態においては、それぞれ増幅トランジスタ２４０，２５０も薄いＭＯＳ及び厚いＭＯＳを有する。増幅トランジスタ２４０のゲートは、エンベロープ信号で制御する。増幅トランジスタ２５０のソースは、例えばＶＤＤのような電源に接続し、増幅トランジスタ２４０のドレインは、レプリカ２００の出力端に接続する。さらに、抵抗器２６０を、増幅トランジスタ２４０のドレインとグランドとの間に接続する。抵抗器２６０の適正な抵抗は、電流対電圧伝達率により規定される。

図３は、別の例示的なレプリカ３００及びこれに対応する電力増幅器コア３１０の概略的説明図であり、この場合、電力増幅器コア３１０は、電力増幅器コア１２０（図１参照）における別の一例である。図示のように、電力増幅器コア３１０も２個の能動素子、すなわち第１増幅トランジスタ３２０及び第２増幅トランジスタ３３０を、カスコード構成で有する。いくつかの実施形態において、第１増幅トランジスタ３２０は厚いＭＯＳとし、第２増幅トランジスタ３３０はＪＦＥＴとする。第１増幅トランジスタ３２０のゲートは、ＲＦ信号、ＤＣバイアス及び反転した非線形信号の総和により制御する。第２増幅トランジスタ３３０のソースは、ＤＣ電源及び増幅器コア３１０の出力端に接続する。

レプリカ３００も、２個の増幅トランジスタ３４０，３５０を有し、これらはカスコード構成となるよう配列する。増幅トランジスタ３４０，３５０は、それぞれ増幅トランジスタ３２０，３３０の拡縮したスケールのコピーである。増幅トランジスタ３２０，３３０が厚いＭＯＳ及びＪＦＥＴである実施形態においては、それぞれ増幅トランジスタ３４０，３５０も厚いＭＯＳ及びＪＦＥＴである。増幅トランジスタ３４０のゲートは、エンベロープ信号で制御する。増幅トランジスタ３５０のソースは、例えばＶＤＤのような電源に接続し、増幅トランジスタ３４０のドレインは、レプリカ３００の出力端に接続する。さらに、抵抗器３６０も、増幅トランジスタ３４０とグランドとの間に接続する。

図４は、本発明の例示的な増幅方法４００のフローチャートである。この方法４００は、ＲＦ信号を受信するステップ４１０と、ＲＦ信号からエンベロープ信号を生成するステップ４２０と、エンベロープ信号から反転した非線形信号を生成するステップ４３０と、バイアスしたＲＦ信号を電力増幅器コアのトランジスタ、例えばＭＯＳトランジスタに印加することで線形的に増幅されたＲＦ信号を生成するステップ４４０とを有する。この場合、バイアスしたＲＦ信号は、ＲＦ信号及び反転した非線形信号で構成される。種々の実施形態において、方法４００におけるステップのいくつか又は全ては、共通のダイ、例えばＣＭＯＳダイ上に形成した素子で実施することができる。例えば、ステップ４４０及びステップ４３０は、同一ダイ上に作製した電力増幅器コア及びこれに対応するレプリカで実施することができる。本発明による方法における他のステップは、異なる個別のダイ上に形成した電力増幅器コア、レプリカ、結合器、エンベロープ検波器のうち１つ又はそれ以上で実施することができる。

ステップ４１０においてはＲＦ信号を受信し、また、例えばＲＦ信号をワイヤーボンドパッド又はダイアタッチパッド等の信号源入力部で受信するステップを含み得る。この場合、信号源入力部は、共通ダイ上に形成する、又はダイを取り付けたパッケージ上に設ける。ＲＦ信号は、やはり信号源入力部に接続するＲＦ信号源（図５参照）から受信することができる。

ステップ４２０においては、例えばエンベロープ検波器１４５によりＲＦ信号からエンベロープ信号を生成する。さらに、このエンベロープ信号の生成は、例えば演算増幅器によりエンベロープ信号を増幅するステップを含む。

ステップ４３０においては、エンベロープ信号から反転した非線形信号を生成する。いくつかの実施形態において、反転した非線形信号の生成は、電力増幅器コアのレプリカをエンベロープ信号で制御することにより行い、このことはエンベロープ信号でレプリカにおけるトランジスタのゲートを制御するステップを含む。いくつかの実施形態において、反転した非線形信号は、レプリカのトランジスタにおけるドレインにおいて生成することができる。実施形態によっては、図２及び図３に示すように、レプリカのトランジスタは、例えばカスコード構成となるよう配列する。

ステップ４４０においては、線形的に増幅したＲＦ信号を生成し、実施形態によっては、ステップ４３０で反転した非線形信号を生成するのと同一ダイ上で生成する。ステップ４１０で受信したＲＦ信号と同一の信号を、ステップ４４０でも利用する。すなわち、線形的に増幅したＲＦ信号の生成は、バイアスしたＲＦ信号を電力増幅器コアのトランジスタに印加することにより行い、またこのバイアスしたＲＦ信号は、ＲＦ信号及び反転した非線形信号で構成される。さらに実施形態によっては、バイアスしたＲＦ信号は、ＤＣバイアス電圧を含む。

いくつかの実施形態において、線形的に増幅したＲＦ信号の生成は、さらに、例えば演算増幅器により、反転した非線形信号を増幅させるステップを含み、この増幅ステップは、反転した非線形信号をＲＦ信号に加算する前に実施する。線形化回路は若干の電力を消費するため、実施形態によっては、増幅回路が消費するよりも、線形化回路がより多くの電力を節約するとき、方法４００は選択的に線形化回路を使用する。このことは、若干の実施形態において、電力レベルが所定閾値を下回るとき線形化回路１１５における素子のいくつか又は全てをオフに切り替えることで実現することができる。閾値を上回る電力レベルは高電力モードに属するとみなすことができるとともに、閾値を下回る電力レベルは低電力モードとして見なすことができる。

留意すべきは、いくつかの要因、例えばフィルタ処理によりＲＦ信号及び反転した非線形信号が加算されるとき、ＲＦ信号と反転した非線形信号との間に遅延が生じ得ることである。反転した非線形信号はＲＦ信号にラグ（遅延）を生じさせ、従って電力増幅器コア１２０の非線形性は完全に補正されない。実施形態によってはこのような遅延は、許容されるものの、実施形態によっては補正する。例えば、ＲＦ信号は、結合器１３５と入力整合ブロック１２５との間で、線形化回路１１５により生ずる遅延に等しい量だけ遅延することができる。言うまでもなく、遅延を補正しない実施形態において、遅延はおよそ１０ｎｓ〜１５ｎｓの最小値に維持することができる。デジタルブロック、例えばＡＤＣが存在しないことは、遅延を僅かなものに維持するのに寄与する。

図５は、例示的なＲＦデバイス５００、例えばモバイルフォン（携帯電話）の概略的説明図であり、このＲＦデバイスは、ＲＦソース５１０とアンテナ５１５との間に接続した増幅回路１００を備える。いくつかの実施形態において、ＲＦソース５１０は、広帯域符号分割多重アクセス（ＷＣＤＭＡ：Wideband Code Division Multiple Access）用に変調したＲＦ信号を生成するよう構成する。例示的なアンテナ５１５は、電話用アンテナを含む。

図示の実施形態において、増幅回路５０５は半導体ダイ５２０上に分布させ、この半導体ダイ５２０は、例えばシリコン基板及びＩＰＤ５２５を有する。図示の実施形態においては、半導体ダイ５２０及びＩＰＤ５２５の双方をパッケージ５３０に取り付け、このパッケージ５３０は、半導体ダイ５２０とＩＰＤ５２５との間を接続する電気経路を有する。図示の実施形態において、半導体ダイ５２０及びＩＰＤ５２５をパッケージ５３０における同一側面に配置するのとは異なり、若干の実施形態によっては、半導体ダイ５２０及びＩＰＤ５２５はパッケージ５３０における相反する側面に配置する。図面を分かり易くするため、増幅回路１００におけるいくつかの素子、例えば線形化回路１１５の増幅器１５０，１５５は省略して示していることに留意されたい。

図５に示す実施形態において、半導体ダイ５２０は、電力増幅器コア１２０、電力増幅器コア１２０のレプリカ１４０、結合器１３５、エンベロープ検波器１４５、及び増幅器１５０，１５５（図示せず）を有する。さらに、ＩＰＤ５２５は、例えばシリコン基板を有することができ、入力整合ブロック１２５及び出力整合ブロック１３０を有する。半導体ダイ５２０における各素子及びＩＰＤ５２５は、図１に示すように電気通信を行うよう配置する。

本明細書に記載の発明は、特定の実施形態に関連して説明したが、当業者には、本発明がこれら特定の実施形態に限定されるものでないことは自明であろう。上述した発明における種々の特徴及び態様は、個別に又は組み合せて採用することができる。さらに、本発明は、本明細書に記載した環境及び用途に限定されることなく任意に使用可能であり、その際、明細書における発明の趣旨及び範囲を逸脱することはない。すなわち、本明細書及び図面は、限定的なものというより、あくまで説明に寄与するものであると理解されたい。なお、明細書中に使用した「備える」、「含む」及び「有する」という用語は、非限定的な用語として理解すべきことに留意されたい。

Claims (25)

1. 増幅回路であって、
   ゲートが信号源入力部に接続された第１増幅トランジスタを設けた電力増幅器コアを有する電力増幅回路と、
   前記信号源入力部と前記増幅トランジスタの前記ゲートとの間に接続した線形化回路であり、前記電力増幅器コアのレプリカを有し、また前記増幅トランジスタの前記ゲートに非線形アナログ信号を加算するよう構成した、該線形化回路と、
   を備える増幅回路。
2. 請求項１記載の増幅回路において、前記電力増幅器コアは、前記第１増幅トランジスタを含むカスコード回路を有する構成とした増幅回路。
3. 請求項１又は２記載の増幅回路において、前記カスコード回路は、さらに、前記第１増幅トランジスタに接続したドレインを有する第２増幅トランジスタを含み、前記第１増幅トランジスタは、ＭＯＳトランジスタを有する構成とした増幅回路。
4. 請求項２又は３記載の増幅回路において、前記カスコード回路は、前記第１増幅トランジスタのソースに接続したドレインを有するＪＦＥＴを含み、前記第１第増幅トランジスタは、ＭＯＳトランジスタを有する構成とした増幅回路。
5. 請求項１〜４のいずれか一項記載の増幅回路において、前記レプリカにおける能動素子は、前記電力増幅器コアにおける対応する能動素子よりも小さいものとした増幅回路。
6. 請求項１〜５のいずれか一項記載の増幅回路において、前記電力増幅回路及び前記線形化回路の双方を、ダイ上に配置した増幅回路。
7. 請求項１〜６のいずれか一項記載の増幅回路において、前記線形化回路は、さらに、前記信号源入力部と前記電力増幅器コアの前記レプリカとの間に接続したエンベロープ検波器を有し、前記エンベロープ検波器はエンベロープ信号を生成するよう構成した増幅回路。
8. 請求項７記載の増幅回路において、前記線形化回路は、さらに、前記エンベロープ検波器と前記レプリカとの間に接続した第１演算増幅器、及び前記レプリカと前記増幅トランジスタの前記ゲートとの間に接続した第２演算増幅器を有する構成とした増幅回路。
9. 請求項７記載の増幅回路において、前記電力増幅器コアの前記レプリカは、前記増幅トランジスタのレプリカを有し、前記エンベロープ信号は、前記増幅トランジスタの前記レプリカにおけるゲートに印加するものとした増幅回路。
10. 請求項９記載の増幅回路において、ＤＣバイアス源、及び前記増幅トランジスタの前記レプリカにおけるドレインの双方を、前記増幅トランジスタの前記ゲートに接続した増幅回路。
11. 請求項１〜１０のいずれか一項に記載の増幅回路において、前記線形化回路は、クロックを持たない構成とした増幅回路。
12. 請求項１〜１１のいずれか一項に記載の増幅回路において、前記線形化回路は、アナログ・デジタル変換器を持たない構成とした増幅回路。
13. パッケージと、
    前記パッケージに取り付けた集積受動素子であって、入力整合ブロック、及び出力整合ブロックを含む、該集積受動素子と、並びに
    前記パッケージに取り付けたダイであって、前記入力整合ブロックと前記出力整合ブロックとの間に接続し、かつゲートを有する増幅トランジスタを含む電力増幅器コア、及び出力端を前記増幅トランジスタの前記ゲートに接続した前記電力増幅器コアのレプリカを含む、該ダイと
    を備えるデバイス。
14. 請求項１３記載のデバイスにおいて、前記電力増幅器コアのレプリカは、前記増幅トランジスタのレプリカを有し、さらに前記ダイは、前記増幅トランジスタの前記レプリカにおけるゲートに接続したエンベロープ検波器を有する構成としたデバイス。
15. 請求項１３又は１４記載のデバイスにおいて、前記ダイは、前記パッケージの一方の側面に取り付け、前記集積受動素子は、前記パッケージの他方の側面に取り付けたデバイス。
16. 請求項１３〜１５のいずれか一項記載のデバイスにおいて、さらに、前記パッケージに接続したＲＦ信号源を備えるデバイス。
17. 請求項１３〜１６のいずれか一項記載のデバイスにおいて、さらに、前記パッケージに接続したアンテナを備えるデバイス。
18. 請求項１３〜１７のいずれか一項記載のデバイスにおいて、さらに、前記ダイは、エンベロープ検波器を有する構成としたデバイス。
19. ＲＦ信号を増幅する方法であって、
    前記ＲＦ信号からエンベロープ信号を生成するステップと、
    ダイ上で前記エンベロープ信号から反転した非線形信号を生成するステップと、
    前記ダイ上における電力増幅器コアのＭＯＳトランジスタにバイアスしたＲＦ信号を印加することによって線形的に増幅したＲＦ信号を生成するステップであり、前記バイアスしたＲＦ信号は、前記ＲＦ信号と、前記反転した非線形信号とを含むものとした、該線形的に増幅したＲＦ信号を生成するステップと、
    を有する方法。
20. 請求項１９記載の方法において、前記反転した非線形信号を生成するステップは、前記エンベロープ信号により、前記電力増幅器コアのレプリカにおけるトランジスタのゲートを制御するステップを含む方法。
21. 請求項１９又は２０の方法において、前記バイアスしたＲＦ信号は、さらに、ＤＣバイアス電圧を有する方法。
22. 請求項１９〜２１のいずれか一項記載の方法において、前記ＲＦ信号から前記エンベロープ信号を生成する前記ステップも前記ダイ上で行うものとした方法。
23. 請求項１９〜２２のいずれか一項記載の方法において、前記ＲＦ信号と前記バイアスしたＲＦ信号における前記反転した非線形信号との間の遅延は、およそ１０ｎｓ〜１５ｎｓとした方法。
24. 請求項１９〜２３のいずれか一項記載の方法において、クロック信号を利用しないものとした方法。
25. 請求項１９〜２４のいずれか一項記載の方法において、アナログ・デジタル変換を行わないものとした方法。

Images