JP2015043503A - 高周波電力増幅器 - Google Patents

Abstract

【課題】利得などのばらつきを低減することが可能な電力増幅器を提供する。【解決手段】携帯通信端末に用いられる高周波電力増幅器（１０）は、化合物半導体バイポーラトランジスタを含み、バイアス電圧およびバイアス電流を受けて所定の周波数帯の高周波電力を増幅させる増幅素子（１１０）と、バイアス基準電圧に基づいてバイアス電圧およびバイアス電流を増幅素子に供給するバイアス回路（１４０）と、バイアス基準電圧を生成してバイアス回路に供給するバイアス基準電圧供給回路（３００）と、与えられる信号に応じた電圧のバイアス基準電圧を生成するようにバイアス基準電圧供給回路を制御するバイアス基準電圧制御部（４００）とを備える。【選択図】図１

Description

本発明は、高周波電力増幅器に関し、特に、携帯通信端末用の高周波電力増幅器に関する。

携帯通信端末（たとえば携帯電話）は、通信相手（たとえば基地局）に電波が届くのに十分な大きさの高周波電力を出力するために、高周波電力増幅器（パワーアンプ）を用いる。

特開２０１１−１８２０１８号公報

パワーアンプは、トランジスタなどの増幅素子を含む。そのような増幅素子は、バイアス（バイアス電圧およびバイアス電流）を受けて動作する（たとえば特開２０１１−１８２０１８号公報参照）。

パワーアンプを量産すると、そこに含まれる増幅素子の個体差（ばらつき）によって、同じバイアスであっても、たとえば各パワーアンプの利得（Ｇａｉｎ）などの特性がばらつく。

携帯通信端末などの設計者および製造者は、そのようなパワーアンプの利得などの特性のばらつきを考慮しなければならないため、ばらつきが大きいほど携帯通信端末の設計や製造も困難になる。

本発明の目的は、利得などの特性のばらつきを低減することが可能な電力増幅器を提供することである。

本発明の一局面に係る高周波電力増幅器は、携帯通信端末に用いられる高周波電力増幅器であって、化合物半導体バイポーラトランジスタを含み、バイアス電圧およびバイアス電流を受けて所定の周波数帯の高周波電力を増幅させる増幅素子と、バイアス基準電圧に基づいてバイアス電圧およびバイアス電流を増幅素子に供給するバイアス回路と、バイアス基準電圧を生成してバイアス回路に供給するバイアス基準電圧供給回路と、与えられる信号に応じた電圧のバイアス基準電圧を生成するようにバイアス基準電圧供給回路を制御するバイアス基準電圧制御部とを備える。

本発明によると、パワーアンプの利得などの特性のばらつきを低減することが可能になる。

本発明の実施の形態によるパワーアンプの概略構成を示す図である。 パワーアンプのバイアス基準電圧と利得との関係の一例を示すグラフである。 パワーアンプのバイアス基準電圧と歪み量との関係の一例を示すグラフである。 バイアス基準電圧供給回路３００の変形例によるパワーアンプの概略構成を示す図である。 抵抗回路３３０と制御部４００Ａとに関する部分の詳細な構成を示す図である。 複数段構成のパワーアンプの一部を説明するための図である。 ＤＡＣと、バイアス回路１４１に供給されるバイアス基準電圧との関係を示すグラフである。 ＤＡＣと、バイアス回路１４２に供給されるバイアス基準電圧との関係を示すグラフである。 各ＤＡＣ設定における、パワーアンプの出力と利得との関係を示すグラフである。 出力電力が２７．５ｄＢｍのときの各ＤＡＣ設定における利得を示すグラフである。 各ＤＡＣ設定における、パワーアンプの出力と歪み量との関係を示すグラフである。 出力電力が２７．５ｄＢｍのときの各ＤＡＣ設定における歪み量を示すグラフである。 各ＤＡＣ設定における、パワーアンプの出力と電力付加効率との関係を示すグラフである。 出力電力が２７．５ｄＢｍのときの各ＤＡＣ設定における電力付加効率を示すグラフである。 複数の周波数帯域に対応したパワーアンプの概略構成を示す図である。 温度補償回路７００の概略構成を示す図である。 温度補償回路７００において、温度と電流および電圧との関係を説明するためのグラフであり、（Ａ）は温度と電流の関係を、（Ｂ）は温度と出力電圧の関係をそれぞれ示す。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

図１は、本発明の実施の形態によるパワーアンプ（電力増幅器）の概略構成を示す図である。

図１を参照して、パワーアンプ１０は、主に、高周波増幅部１００と、制御ＩＣ２００とを含む。すなわち、パワーアンプ１０は、高周波増幅部１００および制御ＩＣ２００をモジュール化したパワーアンプモジュール（ＰＡＭ：Power Amplifier Module）である。

高周波増幅部１００は、増幅素子１１０と、整合回路１２０と、整合回路１３０と、バイアス回路１４０とを含む。増幅素子１１０は、化合物半導体バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）を含む。整合回路１２０は増幅素子１１０の入力側に設けられたインピーダンス整合回路である。整合回路１３０は、増幅素子１１０の出力側に設けられたインピーダンス整合回路である。バイアス回路１４０は、増幅素子１１０にバイアス電圧およびバイアス電流を供給する。高周波（ＲＦ）電力は、整合回路１２０に入力され、増幅素子１１０により増幅された後、整合回路１３０から出力される。

バイアス回路１４０は、後述のバイアス基準電圧供給回路３００から供給されるバイアス基準電圧に基づいて、増幅素子１１０にバイアス電圧およびバイアス電流を供給する。具体的には、バイアス回路１４０は、エミッタフォロワ回路であり、バイアス基準電圧から、所定電圧（ベース−エミッタ間電圧）だけ低い電圧を、増幅素子１１０のベース電圧として増幅素子１１０に供給するとともにベース電流も供給する。

これにより、高周波増幅部１００は、所定の周波数範囲の高周波電力を最適に増幅させることができる。所定の周波数範囲は、一例として、９００ＭＨｚ帯域および２ＧＨｚ帯域のいずれかより選択し得る。

制御ＩＣ２００は、バイアス基準電圧供給回路３００と、制御部４００と、記憶部４１０とを含む。バイアス基準電圧供給回路３００は、バイアス基準電圧を生成してバイアス回路１４０に供給する。制御部４００は、バイアス基準電圧供給回路３００が生成するバイアス基準電圧の大きさを制御する。記憶部４１０は、バイアス基準電圧に関する情報を記憶する。

バイアス基準電圧供給回路３００は、オペアンプ３１０と、バンドギャップリファレンス電圧供給回路３２０と、抵抗ＲＡと、抵抗ＲＢとを含む。オペアンプ３１０は、非反転入力端子（＋）と反転入力端子（−）とを有し、バイアス基準電圧を出力する。バンドギャップリファレンス電圧供給回路３２０は、オペアンプ３１０の非反転入力端子（＋）にリファレンス電圧を供給する。抵抗ＲＡは、オペアンプ３１０の反転入力端子（−）とグラウンド端子ＧＮＤとを接続する。抵抗ＲＢは、オペアンプ３１０の反転入力端子（−）と出力端子とを接続する。図１では、抵抗ＲＡおよび抵抗ＲＢをいずれも可変抵抗としているが、一方の抵抗は固定抵抗であってもよい。

制御部４００は、抵抗ＲＡおよび／または抵抗ＲＢの抵抗値を変える（制御する）。抵抗ＲＡおよび／または抵抗ＲＢの抵抗値が変わると、オペアンプ３１０の利得が変化するため、オペアンプ３１０の出力電圧も変化する。すなわち、制御部４００は、オペアンプ３１０が出力するバイアス基準電圧を制御する。

また、制御部４００は、パワーアンプ１０の外部と通信可能に構成されており、外部からの信号（外部信号）に基づいてバイアス基準電圧を制御する。外部信号は、バイアス基準電圧の電圧値を直接示すものであってもよいし、バイアス基準電圧の制御範囲（可変範囲）に対応した離散値（たとえば０〜３１や０〜６３）であってもよい。外部信号は、アナログ信号であってもよいしディジタル信号であってもよい。

これにより、制御ＩＣ２００は、外部からの信号により、所望のバイアス基準電圧を生成してバイアス回路１４０に供給することができる。

なお、高周波増幅部１００や制御ＩＣ２００に必要なその他の電圧や電流は、電源電圧によって供給される。

以上の構成により、パワーアンプ１０では、バイアス基準電圧を制御し、増幅素子１１０のバイアスを所望の値に設定することができる。バイアス基準電圧が変化すると、次に説明するように、増幅素子１１０の利得（すなわちパワーアンプ１０の利得）も変化する。

図２は、図１に示すパワーアンプ１０のバイアス基準電圧と利得との関係の一例を示すグラフである。図２を参照して、グラフ中の１０−１および１０−２の２つの曲線は、同一設計の２つのパワーアンプのバイアス基準電圧と利得との関係をそれぞれ示す。２つのパワーアンプはばらつきを有するため、１０−１と１０−２の２つの曲線は完全には一致しない。バイアス基準電圧が増加すると利得は概ね増大する傾向にある。一方、バイアス基準電圧が低下すると利得は概ね減少する傾向にある。

ここで、２つのパワーアンプのバイアス基準電圧をいずれもＶ１にすると、それぞれの利得はＧ１およびＧ２となる。Ｇ１とＧ２とは、互いに異なる（すなわち利得がばらつく）。利得のばらつきをなくすためには、パワーアンプ１０−２のバイアス基準電圧をＶ２にすればよい。これにより、２つのパワーアンプの利得はともにＧ１になる。パワーアンプ１０−２のバイアス基準電圧を変えるのではなく、パワーアンプ１０−１のバイアス基準電圧を変更して両者の利得を揃えるようにしてもよい。

利得を揃えるために各パワーアンプにおいてどのようなバイアス基準電圧を用いるかを示す信号は、たとえば、図１に示す外部信号として制御部４００に与えられる。あるいは、各パワーアンプにおいて、利得が所定の値になるバイアス基準電圧（利得とバイアス基準電圧とを関連付けたデータ）を予め記憶部４１０に記憶しておいてもよい。制御部４００は、記憶部４１０からそのデータをデータ信号として受けることによっても、バイアス基準電圧を制御できる。

このように、本発明の実施の形態によれば、パワーアンプのバイアス基準電圧をそれぞれ個別に設定できるため、各パワーアンプの利得を揃え、ばらつきを低減することが可能になる。

また、本発明の実施の形態は、パワーアンプの送信出力の歪み量（ＡＣＬＲ：Adjacent Channel Leakage Ratio）を低減することもできる。

図３は、パワーアンプのバイアス基準電圧と歪み量との関係の一例を示すグラフである。図３を参照して、グラフ中の１０−３および１０−４の２つの曲線は、同一設計の２つのパワーアンプのバイアス基準電圧と歪み量との関係をそれぞれ示す。２つのパワーアンプはばらつきを有するため、１０−３と１０−４の２つの曲線は完全には一致しない。

パワーアンプにおいて、歪み量はより小さい方が望ましい。そのため、パワーアンプ１０−３では、バイアス基準電圧を、歪み量が最小になるＶ１にするとよい。一方、パワーアンプ１０−４では、バイアス基準電圧を、歪み量が最小になるＶ２にするとよい。

Ｖ１，Ｖ２のような歪み量が最小になるバイアス基準電圧に関する情報は、外部信号によって制御部４００に与えられてもよいし、予め記憶部４１０に記憶されていてもよい。

なお、パワーアンプの電力付加効率（ＰＡＥ：Power Added Efficiency）も、バイアス基準電圧によって変化する。そのため、本発明の実施の形態によれば、バイアス基準電圧を制御することにより電力負荷効率を向上させることも可能になる。
［バイアス基準電圧供給回路の変形例］
図４は、図１に示すバイアス基準電圧供給回路３００の変形例によるパワーアンプの概略構成を示す図である。図４に示すパワーアンプ１０Ａは、制御ＩＣ２００Ａを含む点を除き、基本的には図１に示すパワーアンプ１０と同様である。同様の部分については、説明を繰り返さない。

制御ＩＣ２００Ａは、バイアス基準電圧供給回路３００Ａと、制御部４００Ａと、記憶部４１０とを含む。

バイアス基準電圧供給回路３００Ａは、抵抗回路３３０を有する点を除き、基本的には図１に示すバイアス基準電圧供給回路３００と同様である。同様の部分については、説明を繰り返さない。制御部４００Ａは、抵抗回路３３０を制御する。

図４を参照して、抵抗回路３３０は、オペアンプ３１０の出力端子と抵抗ＲＢとの間に設けられている。抵抗回路３３０は、抵抗ＲＢに加算される抵抗（加算抵抗）とみなせる。

図５は、抵抗回路３３０と制御部４００Ａとに関する部分の詳細な構成を示す図である。

図５を参照して、抵抗回路３３０において、抵抗Ｒ１から抵抗Ｒｎまでのｎ個の抵抗が直列に接続されている。また、各抵抗に対して、電界効果トランジスタ（ＦＥＴ：Field effect transistor）ＦＥＴ１からＦＥＴｎがそれぞれ並列にバイパススイッチとして接続されている。具体的に、抵抗Ｒ１の一端にＦＥＴ１のドレイン端子が接続され、抵抗Ｒ１の他端にＦＥＴ１のソース端子が接続されている。ＦＥＴ１のゲート端子に電圧が印加されることで、抵抗Ｒ１がバイパスされる。抵抗Ｒ２から抵抗Ｒｎについても同様である。

ＦＥＴ１からＦＥＴｎのゲート端子は、制御部４００Ａに接続されている。制御部４００Ａは、ＦＥＴ１からＦＥＴｎのゲート端子への電圧の印加を個別に制御する。

以上の構成により、制御ＩＣ２００Ａは、抵抗回路３３０の抵抗値を段階的に変化させ、オペアンプ３１０の出力電圧（すなわちバイアス基準電圧）を制御することができる。

抵抗Ｒ１から抵抗Ｒｎのそれぞれの大きさは、好ましくは、公比ｒ＝２の等比級数に基づいて定められる。等比級数において、たとえば、抵抗Ｒ１の抵抗値を初項とし、抵抗Ｒ２から抵抗Ｒｎの順番に抵抗値を大きくなるように設計し得る。これにより、抵抗回路３３０の抵抗値を等間隔に変化させることができるとともに、少ない素子数で抵抗回路３３０が実現される。抵抗およびＦＥＴの数ｎは、ｎ＝５〜６程度でよく、その場合、バイアス基準電圧は５ビットまたは６ビットで制御されるため、パワーアンプ１０Ａの利得は十分細かく調節され得る。

また、ｎ＝５〜６程度であれば、抵抗回路３３０の回路規模もそれほど大きくならない。回路規模を抑えることは、小型化が求められる携帯通信端末用のパワーアンプにおいてメリットになる。

なお、抵抗回路３３０は、抵抗ＲＢの加算抵抗ではなく、抵抗ＲＡの加算抵抗としてもよい。その場合、抵抗回路３３０は、抵抗ＲＡに直列に接続される。

このように、図４に示すバイアス基準電圧供給回路３００Ａによれば、図１に示すバイアス基準電圧供給回路３００よりもパワーアンプのバイアス基準電圧をさらに細かく制御できる。したがって、各パワーアンプの利得をさらに精度よく調節する（揃える）ことが可能になる。
［複数段構成のパワーアンプ］
パワーアンプの増幅部は、さらに大きな利得を得るなどのために、複数段構成となる場合もある。図６は、そのような複数段構成のパワーアンプの一部を説明するための図である。

図６に示すように、ＲＦ電力は、前段の増幅素子１１１と後段の増幅素子１１２とによって増幅される。増幅素子１１１と増幅素子１１２は、いずれも、図１に示す増幅素子１１０と同様に、化合物半導体バイポーラトランジスタを含み得る。

増幅素子１１１の入力側には整合回路１１３が設けられている。増幅素子１１１と増幅素子１１２との間には整合回路１１４が設けられている。増幅素子１１２の出力側には整合回路１１５が設けられている。

バイアス回路１４１は、後述のバイアス基準電圧供給回路３０１から供給されるバイアス基準電圧に基づいて、増幅素子１１１にバイアス電圧およびバイアス電流を供給する。バイアス回路１４２は、後述のバイアス基準電圧供給回路３０２から供給されるバイアス基準電圧に基づいて、増幅素子１１２にバイアス電圧およびバイアス電流を供給する。バイアス回路１４１およびバイアス回路１４２は、図１に示すバイアス回路１４０と同様に、エミッタフォロワ回路であり得る。

バイアス基準電圧供給回路３０１およびバイアス基準電圧供給回路３０２は、図１に示すバイアス基準電圧供給回路３００と同様の構成である。

すなわち、複数段構成のパワーアンプは、前段の増幅段と、後段の増幅段とを含む。前段の増幅段は、増幅素子１１１とバイアス回路１４１とバイアス基準電圧供給回路３０１とを含む。後段の増幅段は、増幅素子１１２とバイアス回路１２とバイアス基準電圧供給回路３０２とを含む。

バイアス基準電圧供給回路３０１およびバイアス基準電圧供給回路３０２が生成するバイアス基準電圧は、制御部４００によって個別に制御される。これにより、制御部４００は、増幅素子１１１と増幅素子１１２とへ供給されるバイアス電圧およびバイアス電流を、個別に制御できる。
［実験データ］
以下、図６に示す複数段構成としたパワーアンプでの、バイアス基準電圧を６ビットで制御した場合のパワーアンプの各特性の変化について、実験データ（図７〜図１４）を参照しつつ説明する。なお、６ビット制御に対応する０〜６３のそれぞれの値を、本明細書では「ＤＡＣ値」と呼ぶ。

図７は、ＤＡＣと、バイアス回路１４１に供給されるバイアス基準電圧（前段のバイアス基準電圧）との関係を示すグラフである。図７に示すように、ＤＡＣ値が０〜６３の範囲において、バイアス基準電圧は１．４３〜３．１６Ｖの間を直線的に変化する。この場合、バイアス基準電圧は、約２７．０ｍＶの間隔で制御される。

図８は、ＤＡＣと、バイアス回路１４２に供給されるバイアス基準電圧（後段のバイアス基準電圧）との関係を示すグラフである。図８に示すように、ＤＡＣ値が０〜６３の範囲において、バイアス基準電圧は、２．０５〜３．１７Ｖの間を直線的に変化する。この場合、バイアス基準電圧は、１７．５ｍＶの間隔で制御される。

図７および図８では、バイアス基準電圧を約２７．０ｍＶと１７．５ｍＶの間隔で制御している。しかしながら、バイアス基準電圧の可変範囲を狭くすることにより、その間隔を１０ｍＶ以下にすることもできる。

前段のバイアス基準電圧のＤＡＣ値の設定と後段のバイアス基準電圧のＤＡＣ値の設定との組み合わせ（ＤＡＣ設定）は、６４×６４通りとなる。非常に多い組み合わせのため、本明細書では、一部のＤＡＣ設定におけるパワーアンプの各特性についての実験データのみを示す。

ＤＡＣ設定は、次の３通りである。第１のＤＡＣ設定は、前段のバイアス基準電圧のＤＡＣ値が４０で後段のバイアス基準電圧のＤＡＣ値が２７（４０／２７）である。第２のＤＡＣ設定は、前段のバイアス基準電圧のＤＡＣ値が４９で後段のバイアス基準電圧のＤＡＣ値が３２（４９／３２）である。第３のＤＡＣ設定は、前段および後段のバイアス基準電圧のＤＡＣ値がいずれも６３（６３／６３）である。

図９は、各ＤＡＣ設定における、パワーアンプの出力と利得との関係を示すグラフである。図１０は、出力電力が２７．５ｄＢｍのときの各ＤＡＣ設定における利得を示すグラフである。図９および図１０に示すように、パワーアンプの出力と利得の関係は、ＤＡＣ設定によって異なることがわかる。

図１１は、各ＤＡＣ設定における、パワーアンプの出力と歪み量との関係を示すグラフである。図１２は、出力電力が２７．５ｄＢｍのときの各ＤＡＣ設定における歪み量を示すグラフである。図１１および図１２に示すように、パワーアンプの出力と歪み量との関係は、ＤＡＣ設定によって異なることがわかる。

図１３は、各ＤＡＣ設定における、パワーアンプの出力と電力付加効率との関係を示すグラフである。図１４は、出力電力が２７．５ｄＢｍのときの各ＤＡＣ設定における電力付加効率を示すグラフである。図１３および図１４に示すように、パワーアンプの出力と電力付加効率との関係は、ＤＡＣ設定によって異なることがわかる。

このように、図６に示す前段の増幅素子１１１と後段の増幅素子１１２とのバイアス基準電圧を個別に制御することで、パワーアンプの利得などの特性をさまざまに変化させることが可能になる。
［マルチバンド化］
携帯通信端末には、複数の異なる周波数帯域を利用するものもある。図１５は、そのような携帯通信端末に用いられる、複数の周波数帯域（マルチバンド）に対応したパワーアンプの概略構成を示す図である。

図１５に示すパワーアンプ１０Ｂは、制御ＩＣ２００Ｂと、スイッチ５００と、第２高周波増幅部６００とを含む点を除き、基本的には図１に示すパワーアンプ１０と同様である。同様の部分については、説明を繰り返さない。

図１５を参照して、第２高周波増幅部６００は、高周波電力を増幅させる増幅素子６１０と、増幅素子６１０の入力側に設けられた整合回路６２０と、増幅素子６１０の出力側に設けられた整合回路６３０と、増幅素子６１０にバイアスを供給するバイアス回路６４０とを含む。

これにより、第２高周波増幅部６００は、高周波増幅部１００とは異なる所定の周波数範囲の高周波電力を最適に増幅させることができる。第２高周波増幅部６００は、図６に示すような複数段構成であり得る。

高周波増幅部１００および第２高周波増幅部６００は、ともに制御ＩＣ２００Ｂからのバイアス基準電圧を利用する。

制御ＩＣ２００Ｂは、スイッチ５００を有する点を除き、基本的には図４に示す制御ＩＣ２００Ａ（あるいは図１に示す制御ＩＣ２００）と同様である。同様の部分については、説明を繰り返さない。

スイッチ５００は、バイアス基準電圧供給回路３００Ｂのバイアス基準電圧の供給先を、高周波増幅部１００から第２高周波増幅部６００に切り替える。逆に、スイッチ５００は、バイアス基準電圧の供給先を、第２高周波増幅部６００から高周波増幅部１００への切り替えることも可能である。

スイッチ５００の切り替えは、制御部４００によって制御されてもよいし、パワーアンプ１０Ｂの外部からの制御信号など（図示しない）によって制御されてもよい。

以上の構成によると、高周波増幅部１００と第２高周波増幅部６００とが制御ＩＣ２００Ｂを共通に利用するため、パワーアンプの構成の簡素化、小型化および低コスト化が可能になる。

図１５に示すパワーアンプ１０Ｂに、第２高周波増幅部６００と同様の構成である新たな高周波増幅部をさらに加えることもできる。これにより、さらに多くの周波数帯域に対応したパワーアンプを実現できる。新たな高周波増幅部は、高周波増幅部１００および第２高周波増幅部６００とは異なる周波数帯域に対応する。
［バイアス基準電圧の温度補償］
ＨＢＴを含む増幅素子は温度特性を有する。温度上昇とともに増幅素子を流れる電流は増加する傾向にある。増幅素子を流れる電流の増加を抑制するためには、温度上昇に合わせて、増幅素子に供給されるバイアス電圧を低減させることが考えられる。

そこで、温度上昇に伴い、図１に示すオペアンプ３１０の非反転入力端子（＋）での電圧を低下させることが考えられる。オペアンプ３１０の非反転入力端子（＋）での電圧が低下すると、オペアンプ３１０の出力電圧、すなわち、バイアス基準電圧も低下する。そのため、バイアス回路１４０が増幅素子１１０に供給するバイアス電圧が低下し、増幅素子１１０を流れる電流が低減される。

温度上昇に伴い、オペアンプ３１０の非反転入力端子（＋）での電圧を低下させるためには、バンドギャップリファレンス電圧供給回路３２０と、オペアンプ３１０の非反転入力端子（＋）との間に、次に説明する温度補償回路を設けるとよい。

図１６は、温度補償回路７００の概略構成を示す図である。
図１６を参照して、温度補償回路７００は、主に、定電流回路７１０と、温度依存電流回路７２０と、出力抵抗Ｒ７３０とを含む。

定電流回路７１０は、オペアンプ７１１と、ＦＥＴ７１２と、ＦＥＴ７１３と、抵抗Ｒ７１４とを含む。オペアンプ７１１の非反転入力端子（＋）には、バンドギャップリファレンス電圧供給回路３２０からのリファレンス電圧（ここでは、「ＶＢＧ」という）が供給される。ＦＥＴ７１２およびＦＥＴ７１３は、ＰＭＯＳ（P-channel Metal Oxide Semiconductor）であり、オペアンプ７１１の出力電圧は、ＦＥＴ７１２およびＦＥＴ７１３のゲートに供給される。抵抗Ｒ７１４は、ＦＥＴ７１２のドレイン端子とグラウンド端子ＧＮＤとを接続する。ＦＥＴ７１２のドレイン端子は、オペアンプ７１１の反転入力端子（−）に接続されている。ＦＥＴ７１３のドレイン端子は、出力抵抗Ｒ７３０に接続されている。

抵抗Ｒ７１４は、温度によって抵抗値が変化しない抵抗、あるいは抵抗値の変化量が微小であるため抵抗値が変化しないとみなせる抵抗である。そのような抵抗は、たとえば、金属抵抗と半導体抵抗を組み合わせることによって得られる。

定電流回路７１０では、ＦＥＴ７１２と抵抗Ｒ７１４との間のノードにおける電圧がＶＢＧで一定になる。そのため、抵抗Ｒ７１４（抵抗値＝Ｒｘとする）に流れる電流Ｉ０は、Ｉ０＝ＶＢＧ／Ｒｘで、温度にかかわらず一定になる。電流Ｉ０は、ＦＥＴ７１２のソース―ドレイン間を流れる電流でもある。一方、ＦＥＴ７１３のソース−ドレイン間を流れる電流Ｉ１は、Ｉ０に依存する。すなわち、Ｉ１＝ｋ１・Ｉ０であり、ｋ１はＦＥＴ７１２とＦＥＴ７１３とのセルサイズの比に基づいて定められる。

これにより、定電流回路７１０は、温度依存性のない電流Ｉ１を出力抵抗Ｒ７３０に向けて供給する。

温度依存電流回路７２０は、オペアンプ７２１とＦＥＴ７２２，７２３と、抵抗Ｒ７２４とを含む。それらは、定電流回路７１０に含まれるオペアンプ７１１、ＦＥＴ７１２，７１３および抵抗Ｒ７１４と同様であるので、ここでは、説明を繰り返さない。

加えて、温度依存電流回路７２０は、ダイオード７２５と、ＦＥＴ７２６と、ＦＥＴ７２７とをさらに含む。ダイオード７２５は、抵抗Ｒ７２４とグラウンド端子ＧＮＤとの間に設けられる。ダイオード７２５のアノードは、抵抗Ｒ７２４に接続され、ダイオード７２５のカソードは、グラウンド端子ＧＮＤに接続される。ＦＥＴ７２６およびＦＥＴ７２７はＮＭＯＳ（N type metal oxide semiconductor）であり、ＦＥＴ７２３のドレイン端子からの電流を入力電流とするカレントミラー回路を構成する。

温度依存電流回路７２０において、抵抗Ｒ７２４（抵抗値＝Ｒｙとする）を流れる電流Ｉｔ０は、Ｉｔ０＝（ＶＢＧ−ＶＦ）／Ｒｙになる。ＶＦは、ダイオード７２５の順方向電圧である。ＶＦは温度特性を有しており、温度上昇とともにＶＦは低下する。すなわち、Ｉｔ０は、温度上昇とともに増加する。

ＦＥＴ７２３のソース−ドレイン間を流れる電流Ｉｔ１は、Ｉｔ１＝ｋ２・Ｉｔ０である。ｋ２はＦＥＴ７２２とＦＥＴ７２３とのセルサイズの比に基づいて定められる。そのため、Ｉｔ０同様、Ｉｔ１も温度上昇とともに増加する。

ＦＥＴ７２７のドレイン−ソース間を流れる電流Ｉｔ２は、Ｉｔ２＝ｋ３・Ｉｔ１である。ｋ３はＦＥＴ７２６とＦＥＴ７２７とのセルサイズの比に基づいて定められる。そのため、Ｉｔ０同様、Ｉｔ２も温度上昇とともに増加する。

ＦＥＴ７２７のソース端子は、ＦＥＴ７１３のソース端子に接続されている。
これにより、定電流回路７１０が出力抵抗Ｒ７３０に向けて供給する電流Ｉ１の一部は、電流Ｉ２としてＦＥＴ７２７に流れる。

以上の構成により、出力抵抗Ｒ７３０に供給される電流Ｉｔは、Ｉｔ＝Ｉ１−Ｉ２になる。Ｉ１が定電流であるのに対しＩ２が温度上昇とともに増加するため、Ｉｔは温度上昇とともに減少する。

温度補償回路７００は、出力抵抗Ｒ７３０（抵抗値＝Ｒｚとする）に電流Ｉｔが流れることによって生じる電圧ＶＴ＝Ｉｔ・Ｒｚを出力電圧として、オペアンプ３１０の非反転入力端子（＋）に印加する。すなわち、オペアンプ３１０の非反転入力端子（＋）に印加される電圧は温度上昇とともに低下し、その結果、オペアンプ３１０が出力するバイアス基準電圧も低下する。

図１７は、温度補償回路７００において、温度と電流および電圧との関係を説明するためのグラフである。

図１７（Ａ）に示すように、温度が上昇すると、電流Ｉ１は一定であるのに対し、電流Ｉｔ２は増加するため、電流Ｉｔ（＝Ｉ１−Ｉｔ２）は減少する。その結果、図１７（Ｂ）に示すように、出力電圧（ＶＴ）は、温度上昇とともに低下する。

最後に、本発明の実施の形態について総括する。
図１を参照して、本発明の実施の形態は、携帯通信端末に用いられる高周波電力増幅器（１０）であって、化合物半導体バイポーラトランジスタを含み、バイアス電圧およびバイアス電流を受けて所定の周波数帯の高周波電力を増幅させる増幅素子（１１０）と、バイアス基準電圧に基づいてバイアス電圧およびバイアス電流を増幅素子に供給するバイアス回路（１４０）と、バイアス基準電圧を生成してバイアス回路に供給するバイアス基準電圧供給回路（３００）と、与えられる信号に応じた電圧のバイアス基準電圧を生成するようにバイアス基準電圧供給回路を制御するバイアス基準電圧制御部（４００）とを備える。

これにより、電力増幅器を量産したときに、各電力増幅器のバイアス電圧を個別に設定することができるため、電力増幅器の利得などの特性のばらつきを低減することが可能になる。

好ましくは、信号は、高周波電力増幅器の外部から与えられる。
好ましくは、バイアス基準電圧供給回路（３００）は、非反転入力端子と反転入力端子とを有し、バイアス基準電圧を出力するオペアンプ（３１０）と、オペアンプ（３１０）の非反転入力端子（＋）にリファレンス電圧を供給するバンドギャップリファレンス電圧供給回路（３２０）と、オペアンプの反転入力端子（−）とグラウンド端子（ＧＮＤ）とを接続する可変抵抗である第１の抵抗（ＲＡ）と、オペアンプ（３１０）の反転入力端子（−）とオペアンプ（３１０）の出力端子とを接続する第２の抵抗（ＲＢ）とを含む。バイアス基準電圧制御部（４００）は、第１の抵抗の抵抗値を制御する。

あるいは、バイアス基準電圧供給回路（３００）は、非反転入力端子と反転入力端子とを有し、バイアス基準電圧を出力するオペアンプ（３１０）と、オペアンプ（３１０）の非反転入力端子（＋）にリファレンス電圧を供給するバンドギャップリファレンス電圧供給回路（３２０）と、オペアンプの反転入力端子（−）とグラウンド端子（ＧＮＤ）とを接続する第１の抵抗（ＲＡ）と、オペアンプの反転入力端子（−）とオペアンプの出力端子とを接続する可変抵抗である第２の抵抗（ＲＢ）とを含む。バイアス基準電圧制御部（４００）は、第２の抵抗（ＲＢ）の抵抗値を制御する。

好ましくは、図４および図５に示すように、バイアス基準電圧供給回路（３００Ａ）は、オペアンプ（３１０）の出力端子と第２の抵抗（ＲＢ）との間に設けられ、それぞれ直列に接続された複数の抵抗（Ｒ１からＲｎ）と、複数の抵抗（Ｒ１からＲｎ）のそれぞれに対して並列に接続される複数のバイパススイッチ（ＦＥＴ１からＦＥＴｎ）とをさらに含む。バイアス基準電圧制御部（４００Ａ）は、複数のバイパススイッチ（ＦＥＴ１からＦＥＴｎ）を個別に制御する。

さらに好ましくは、複数の抵抗（Ｒ１からＲｎ）の各々の抵抗値は、等比級数に基づいて定められる。

好ましくは、図６に示すように、高周波電力増幅器は、複数の増幅段を備える。複数の増幅段の各々は、増幅素子（１１１または１１２）と、バイアス回路（１４１または１４２）と、バイアス基準電圧供給回路（３０１または３０２）とを含む。

好ましくは、図１５に示すように、高周波電力増幅器（１０Ｂ）は、化合物半導体バイポーラトランジスタを含み、第２のバイアス電圧および第２のバイアス電流を受けて所定の周波数帯とは異なる第２の周波数帯の高周波電力を増幅させる第２の増幅素子（６１０）と、バイアス基準電圧に基づいて第２のバイアス電圧および第２のバイアス電流を第２の増幅素子に供給する第２のバイアス回路（６４０）と、バイアス基準電圧供給回路（３００Ｂ）が生成したバイアス基準電圧の供給先を、バイアス回路（１４０）から第２のバイアス回路（６４０）に切り替えるスイッチ（５００）とをさらに備える。

さらに好ましくは、高周波電力増幅器は、複数の第２の増幅段を備える。複数の第２の増幅段の各々は、第２の増幅素子と、第２のバイアス回路とを含む。

好ましくは、図１６に示すように、バイアス基準電圧供給回路は、温度上昇に伴いリファレンス電圧を低下させる温度補償回路（７００）をさらに含む。

好ましくは、図１に示すように、高周波電力増幅器（１０）は、バイアス基準電圧と高周波電力増幅器（１０）の利得とを関連付けたデータを予め記憶するための記憶部（４１０）をさらに備える。バイアス基準電圧制御部（４００）は、記憶部（４１０）に記憶されたデータを信号として受けてバイアス基準電圧供給回路（３００）を制御する。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０，１０Ａ，１０Ｂ パワーアンプ、１２，１４０，１４１，１４２，６４０ バイアス回路、１００ 高周波増幅部、１１０，１１１，１１２，６１０ 増幅素子、１１３，１１４，１１５，１２０，１３０，６２０，６３０ 整合回路、３００，３００Ａ，３０１，３０２ バイアス基準電圧供給回路、３１０，７１１，７２１ オペアンプ、３２０ バンドギャップリファレンス電圧供給回路、３３０ 抵抗回路、４００，４００Ａ 制御部、４１０ 記憶部、５００ スイッチ、６００ 第２高周波増幅部、７００ 温度補償回路、７１０ 定電流回路、７２０ 温度依存電流回路、７２５ ダイオード、ＧＮＤ グラウンド端子、２００，２００Ｂ，２００Ａ 制御ＩＣ、Ｒ１，Ｒ２，Ｒ７１４，Ｒ７２４，ＲＡ，ＲＢ，Ｒｎ 抵抗、Ｒ７３０ 出力抵抗。

Claims (11)

1. 携帯通信端末に用いられる高周波電力増幅器であって、
   化合物半導体バイポーラトランジスタを含み、バイアス電圧およびバイアス電流を受けて所定の周波数帯の高周波電力を増幅させる増幅素子と、
   バイアス基準電圧に基づいて前記バイアス電圧および前記バイアス電流を前記増幅素子に供給するバイアス回路と、
   前記バイアス基準電圧を生成して前記バイアス回路に供給するバイアス基準電圧供給回路と、
   与えられる信号に応じた電圧の前記バイアス基準電圧を生成するように前記バイアス基準電圧供給回路を制御するバイアス基準電圧制御部とを備える、高周波電力増幅器。
2. 前記信号は、前記高周波電力増幅器の外部から与えられる、請求項１に記載の高周波電力増幅器。
3. 前記バイアス基準電圧供給回路は、
   非反転入力端子と反転入力端子とを有し、前記バイアス基準電圧を出力するオペアンプと、
   前記オペアンプの前記非反転入力端子にリファレンス電圧を供給するバンドギャップリファレンス電圧供給回路と、
   前記オペアンプの前記反転入力端子とグラウンド端子とを接続する可変抵抗である第１の抵抗と、
   前記オペアンプの前記反転入力端子と前記オペアンプの出力端子とを接続する第２の抵抗とを含み、
   前記バイアス基準電圧制御部は、前記第１の抵抗の抵抗値を制御する、請求項１または請求項２に記載の高周波電力増幅器。
4. 前記バイアス基準電圧供給回路は、
   非反転入力端子と反転入力端子とを有し、前記バイアス基準電圧を出力するオペアンプと、
   前記オペアンプの前記非反転入力端子にリファレンス電圧を供給するバンドギャップリファレンス電圧供給回路と、
   前記オペアンプの前記反転入力端子とグラウンド端子とを接続する第１の抵抗と、
   前記オペアンプの前記反転入力端子と前記オペアンプの出力端子とを接続する可変抵抗である第２の抵抗とを含み、
   前記バイアス基準電圧制御部は、前記第２の抵抗の抵抗値を制御する、請求項１または請求項２に記載の高周波電力増幅器。
5. 前記バイアス基準電圧供給回路は、
   前記オペアンプの出力端子と前記第２の抵抗との間に設けられ、それぞれ直列に接続された複数の抵抗と、
   前記複数の抵抗のそれぞれに対して並列に接続される複数のバイパススイッチとをさらに含み、
   前記バイアス基準電圧制御部は、前記複数のバイパススイッチを個別に制御する、請求項４に記載の高周波電力増幅器。
6. 前記複数の抵抗の各々の抵抗値は、等比級数に基づいて定められる、請求項５に記載の高周波電力増幅器。
7. 前記高周波電力増幅器は、複数の増幅段を備え、
   前記複数の増幅段の各々は、
   前記増幅素子と、
   前記バイアス回路と、
   前記バイアス基準電圧供給回路とを含む、請求項１から請求項６のいずれか１項に記載の高周波電力増幅器。
8. 前記高周波電力増幅器は、
   化合物半導体バイポーラトランジスタを含み、第２のバイアス電圧および第２のバイアス電流を受けて前記所定の周波数帯とは異なる第２の周波数帯の高周波電力を増幅させる第２の増幅素子と、
   バイアス基準電圧に基づいて前記第２のバイアス電圧および前記第２のバイアス電流を前記第２の増幅素子に供給する第２のバイアス回路と、
   前記バイアス基準電圧供給回路が生成したバイアス基準電圧の供給先を、前記バイアス回路から前記第２のバイアス回路に切り替えるスイッチとをさらに備える、請求項１から請求項７のいずれか１項に記載の高周波電力増幅器。
9. 前記高周波電力増幅器は、複数の第２の増幅段を備え、
   前記複数の第２の増幅段の各々は、
   前記第２の増幅素子と、
   前記第２のバイアス回路とを含む、請求項８に記載の高周波電力増幅器。
10. 前記バイアス基準電圧供給回路は、温度上昇に伴い前記リファレンス電圧を低下させる温度補償回路をさらに含む、請求項３から請求項８のいずれか１項に記載の高周波電力増幅器。
11. 前記高周波電力増幅器は、前記バイアス基準電圧と前記高周波電力増幅器の利得とを関連付けたデータを予め記憶するための記憶部をさらに備え、
    前記バイアス基準電圧制御部は、前記記憶部に記憶されたデータを前記信号として受けて前記バイアス基準電圧供給回路を制御する、請求項１に記載の高周波電力増幅器。

Images