JP2013502647A5

JP2013502647A5 -

Info

Publication number: JP2013502647A5
Application number: JP2012525570A
Authority: JP
Filing date: 2010-06-29
Publication date: 2013-08-15

Claims

メモリシステム内での操作方法であって、
第１のメモリデバイス内でメンテナンス操作の実行を有効にすることに備えて、メモリシステム内で前記第１のメモリデバイスから、前記メモリシステム内で１つ以上の他のメモリデバイスへデータを退避することと、
前記第１のメモリデバイスからのデータ退避後、前記第１のメモリデバイス内で前記メンテナンス操作を実行することと、
を含む、方法。
退避データが、前記第１のメモリデバイスに向けられたデータ書き込み操作を前記１つ以上の他のメモリデバイスへリダイレクトすることにより、前記第１のメモリデバイスから受動的にデータを退避することを含む、請求項１に記載の方法。
退避データが、前記第１のメモリデバイスからデータを読み出すこと、および読み出された前記データを前記１つ以上の他のメモリデバイスへ書き込むことにより、前記第１のメモリデバイスから前記データを能動的に退避することを含む、請求項１または２に記載の方法。
前記第１のメモリデバイスからデータを読み出すことは、前記メモリシステムの外部のソースからのいかなるメモリアクセス要求も保留中ではないアイドル間隔の間に、前記第１のメモリデバイスからデータを読み出すことを含む、請求項３に記載の方法。
前記第１のメモリデバイス内で前記メンテナンス操作を実行することは、前記第１のメモリデバイスを用いた反復データ格納操作により、少なくとも部分的に引き起こされる酸化物損害を覆す温度に前記第１のメモリデバイスを加熱することを含む、請求項１〜４のいずれか１項に記載の方法。
前記第１のメモリデバイスを加熱するのと同時に、前記１つ以上の他のメモリデバイスのうちの少なくとも１つの中でメモリアクセスを実行することをさらに含む、請求項５に記載の方法。
前記第１のメモリデバイス内で前記メンテナンス操作を実行することは、前記第１のメモリデバイスの１つ以上の記憶セル内のデータの損失をもたらすことが予期される操作を実行することを含む、請求項１〜６のいずれか１項に記載の方法。
前記第１のメモリデバイスが、電荷トラップ原理で動作する不揮発性メモリを含む、請求項１〜７のいずれか１項に記載の方法。
前記１つ以上の他のメモリデバイスのそれぞれが、前記電荷トラップ原理で動作する不揮発性メモリを含む、請求項８に記載の方法。
前記第１のメモリデバイス内で前記メンテナンス操作を実行することが、前記第１のメモリデバイス内のデータを消去することを含む、請求項１に記載の方法。
前記第１のメモリデバイス内で前記メンテナンス操作を実行することが、前記第１のメモリデバイス内で更新操作を実行することを含む、請求項１に記載の方法。
メモリシステムは、
第１および第２のメモリデバイスと、
前記第１および第２のメモリデバイスと連結し、メンテナンス操作が前記第１のメモリデバイス内で必要とされるという判定に応じて、前記第１のメモリデバイスから前記第２のメモリデバイスへデータを退避するための論理を有するメモリコントローラと、
を備える、メモリシステム。
前記論理が少なくとも１つの回路または命令論理を含み、前記メモリコントローラがメンテナンス操作が前記第２のメモリデバイス内で必要とされる判定に応じて、前記第２のメモリデバイスから前記第１のメモリデバイスへデータを退避させるための少なくとも１つの回路または命令論理をさらに含む、請求項１２に記載のメモリシステム。
前記第１のメモリデバイス内の前記メンテナンス操作が、前記第１のメモリデバイスの１つ以上の記憶セル内のデータの損失をもたらすことが予期される、請求項１２または１３に記載のメモリシステム。
前記第１のメモリデバイス内で前記メンテナンス操作を実行する論理からさらになり、前記第１のメモリデバイス内での前記メンテナンス操作の実行と同時に前記第２のメモリデバイスからデータを読み取る論理を含む前記メモリコントローラである、請求項１２〜１４のいずれか１項に記載のメモリシステム。
前記メンテナンス操作を実行する論理は、アニール温度へ前記第１のメモリデバイスを加熱するための加熱回路を含む、請求項１２〜１５のいずれか１項に記載のメモリシステム。
前記第１のメモリデバイスが、電荷トラップ原理で動作する不揮発性メモリを含む、請求項１２〜１６のいずれか１項に記載のメモリシステム。
前記第２のメモリデバイスが、前記電荷トラップ原理で動作する不揮発性メモリを含む、請求項１７に記載のメモリシステム。
前記第１のメモリデバイスを加熱するための前記加熱回路を動作させるのと同時に、前記メモリシステムの１つ以上の他のメモリデバイスの中でメモリアクセスを実行するための回路をさらに含み、前記第２のメモリデバイスは、前記メモリシステムの前記１つ以上の他のメモリデバイスのうちの１つを構成する、請求項１６に記載のメモリシステム。
前記メンテナンス操作を実行するための前記論理が、前記第１のメモリデバイス内のデータを消去するための回路を含む、請求項１２に記載のメモリシステム。
前記メンテナンス操作を実行するための前記論理が、前記第１のメモリデバイス内で更新操作を実行するための回路を含む、請求項１２に記載のメモリシステム。