KR20220150552A - 반도체 메모리 장치 및 이의 동작 방법 - Google Patents

반도체 메모리 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20220150552A
KR20220150552A KR1020210057671A KR20210057671A KR20220150552A KR 20220150552 A KR20220150552 A KR 20220150552A KR 1020210057671 A KR1020210057671 A KR 1020210057671A KR 20210057671 A KR20210057671 A KR 20210057671A KR 20220150552 A KR20220150552 A KR 20220150552A
Authority
KR
South Korea
Prior art keywords
memory
peripheral circuit
memory blocks
heating mode
memory device
Prior art date
Application number
KR1020210057671A
Other languages
English (en)
Inventor
이동욱
김경민
양해창
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210057671A priority Critical patent/KR20220150552A/ko
Priority to US17/511,323 priority patent/US11798624B2/en
Priority to CN202111628457.3A priority patent/CN115312089A/zh
Publication of KR20220150552A publication Critical patent/KR20220150552A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 반도체 메모리 장치 및 이의 동작 방법에 관한 것으로, 반도체 메모리 장치는 복수의 선택 트랜지스터들 및 복수의 메모리 셀들을 각각 포함하는 복수의 메모리 블록들; 상기 복수의 메모리 블록들에 대한 프로그램 동작, 리드 동작, 및 소거 동작을 포함하는 제반 동작을 수행하기 위한 주변 회로; 및 상기 복수의 메모리 블록들에 열을 인가하는 히팅 모드로 동작하도록 상기 주변 회로를 제어하기 위한 제어 로직을 포함한다.

Description

반도체 메모리 장치 및 이의 동작 방법{Semiconductor memory device and operating method thereof}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 이의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 반도체 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
반도체 메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
불휘발성 메모리 장치는 쓰기 및 읽기 속도가 상대적으로 느리지만 전원 공급이 차단되더라도 저장 데이터를 유지한다. 따라서 전원 공급 여부와 관계없이 유지되어야 할 데이터를 저장하기 위해 불휘발성 메모리 장치가 사용된다. 불휘발성 메모리 장치에는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash memory), PRAM(Phase change Random Access Memory), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다. 플래시 메모리는 노어 타입과 낸드 타입으로 구분된다.
반도체 메모리 장치는 패키징 공정 후 적외선(IR) 리플로우 공정을 수행하여 PCB 기판에 부착될 수 있다. 리플로우 공정 시 패키징된 반도체 메모리 장치에 포함된 메모리 셀들은 높은 열(예를 들어 260°C 이상)에 노출되어 문턱 전압 분포가 변화될 수 있으며, 이에의해 리플로우 공정을 수행하기 이전에 반도체 메모리 장치에 프로그램된 시스템 데이터에 오류가 발생할 수 있다.
본 발명의 실시 예는 데이터 신뢰성을 향상시킬 수 있는 반도체 메모리 장치 및 이의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 반도체 메모리 장치는 복수의 선택 트랜지스터들 및 복수의 메모리 셀들을 각각 포함하는 복수의 메모리 블록들; 상기 복수의 메모리 블록들에 대한 프로그램 동작, 리드 동작, 및 소거 동작을 포함하는 제반 동작을 수행하기 위한 주변 회로; 및 상기 복수의 메모리 블록들에 열을 인가하는 히팅 모드로 동작하도록 상기 주변 회로를 제어하기 위한 제어 로직을 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치는 복수의 선택 트랜지스터들 및 복수의 메모리 셀들을 각각 포함하는 복수의 메모리 블록들; 상기 복수의 메모리 블록들에 대한 프로그램 동작, 리드 동작, 및 소거 동작을 포함하는 제반 동작을 수행하기 위한 주변 회로; 및 리플로우 공정 이전에 상기 복수의 메모리 블록들에 열을 인가하는 히팅 모드로 동작하도록 상기 주변 회로를 제어하기 위한 제어 로직을 포함하며, 상기 히팅 모드 시 상기 주변 회로는 ETA(electro-thermal annealing) 방식으로 상기 복수의 메모리 블록들에 상기 열을 인가한다.
본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법은 복수의 메모리 블록들 중 선택된 적어도 하나의 메모리 블록에 프리 패턴 데이터를 프로그램하는 단계; 상기 복수의 메모리 블록들에 ETA(electro-thermal annealing) 방식으로 열을 인가하는 프리 베이크 동작을 수행하는 단계; 상기 선택된 적어도 하나의 메모리 블록에 테스트 패턴 데이터를 프로그램하고, 페일 비트를 검출하는 단계; 및 검출된 상기 페일 비트의 수가 설정 수보다 작을 경우, 상기 복수의 메모리 블록들 중 시스템 블록에 시스템 데이터를 프로그램하는 단계를 포함한다.
본 기술은 반도체 메모리 장치를 PCB 기판에 부착시키는 리플로우 공정 이전에 반도체 메모리 장치의 내부에서 열을 발생시켜 프리 베이크 동작을 수행하여 메모리 셀들의 문턱 전압 분포 특성을 개선할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 블록도이다.
도 2는 도 1의 반도체 메모리 장치를 설명하기 위한 도면이다.
도 3은 3차원으로 구성된 메모리 블록들을 설명하기 위한 도면이다.
도 4는 도 3에 도시된 어느 하나의 메모리 블록을 구체적으로 설명하기 위한 회로도이다.
도 5는 도 4에 도시된 메모리 스트링들을 설명하기 위한 회로도이다.
도 6은 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 프리 베이크 동작 및 리플로우 공정 시의 반도체 메모리 장치의 내부 온도를 나타내는 그래프이다.
도 8은 도 6의 단계 S610의 프리 패턴 데이터 프로그램 동작 시 메모리 셀들의 메모리막에 트랩된 전하들을 설명하기 위한 도면이다.
도 9는 도 6의 단계 S620의 프리 베이크 동작 시 메모리 셀들의 메모리막에 트랩된 전하들을 설명하기 위한 도면이다.
도 10은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 13은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 블록도이다.
도 1을 참조하면, 메모리 시스템(Memory System; 1000)은 메모리 장치(Memory Device; 1100), 컨트롤러(Controller; 1200), 및 호스트(Host; 1300)를 포함한다. 메모리 장치(1100)는 복수의 반도체 메모리 장치(Semiconductor Memory; 100)들을 포함한다. 복수의 반도체 메모리 장치(100)들은 복수의 그룹들(GR1~GRn)로 분할될 수 있다. 본 발명의 실시 예에서는 호스트(1300)가 메모리 시스템(1000)에 포함되는 것으로 도시 및 설명하였으나, 메모리 시스템(1000)이 컨트롤러(1200) 및 메모리 장치(1100)만을 포함하고, 호스트(1300)는 메모리 시스템(1000)의 외부에 배치되는 것으로 구성될 수도 있다.
도 1에서, 메모리 장치(1100)의 복수의 그룹들(GR1~GRn)은 각각 제 1 내지 제 n 채널들(CH1~CHn)을 통해 컨트롤러(1200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 장치(100)는 도 2를 참조하여 후술하도록 한다.
각 그룹(GR1~GRn)은 하나의 공통 채널을 통해 컨트롤러(1200)와 통신하도록 구성된다. 컨트롤러(1200)는 복수의 채널들(CH1~CHn)을 통해 메모리 장치(1100)의 복수의 반도체 메모리 장치(100)들을 제어하도록 구성된다.
반도체 메모리 장치(100)는 조립 공정 시 리플로우 공정을 수행하여 PCB 기판에 부착될 수 있다. 반도체 메모리 장치(100)는 PCB 기판에 부착되기 이전에 펌웨어 데이터를 포함하는 시스템 데이터가 저장될 수 있다.
본 발명의 실시 예에 따른 반도체 메모리 장치(100)는 시스템 데이터를 저장하는 동작 이전에 히팅 모드로 동작할 수 있다. 반도체 메모리 장치(100)는 히팅 모드 시 메모리 셀들에 열을 인가하여 메모리 셀들의 메모리막에 불안정하게 트랩된 전하들 및 제조 공정시 유입된 이온들을 방출시켜 메모리 셀들의 문턱 전압 특성을 개선할 수 있다.
반도체 메모리 장치(100)는 히팅 모드 시 메모리 블록에 ETA(electro-thermal annealing) 방식으로 열을 인가할 수 있다. 예를 들어, 반도체 메모리 장치(100)는 히팅 모드 시 메모리 블록에 포함되는 드레인 선택 트랜지스터 또는 소스 선택 트랜지스터에 GIDL(Gate Induce Drain Leakage)을 생성하여 열을 발생시키는 GIDL 방식 또는 드레인 선택 트랜지스터 또는 소스 선택 트랜지스터의 하부 채널에 핫 캐리어를 생성하여 열을 인가하는 핫 캐리어 인젝션(Hot Carrier Injection; HCI)으로 동작할 수 있다.
컨트롤러(1200)는 호스트(1300)와 메모리 장치(1100) 사이에 연결된다. 컨트롤러(1200)는 호스트(1300)로부터의 요청에 응답하여 메모리 장치(1100)를 액세스하도록 구성된다. 예를 들어 컨트롤러(1200)는 호스트(1300)로부터 수신되는 호스트 커맨드(Host_CMD)에 응답하여 메모리 장치(1100)의 리드(read), 프로그램(program), 소거(erase), 그리고 배경(background) 동작을 제어하도록 구성된다. 프로그램 동작 시 호스트(1300)는 어드레스(ADD)와 프로그램할 데이터(DATA)를 호스트 커맨드(Host_CMD)와 함께 전송하고, 리드 동작 시 어드레스(ADD)를 호스트 커맨드(Host_CMD)와 함께 전송할 수 있다. 컨트롤러(1200)는 프로그램 동작 시 프로그램 동작에 대응하는 커맨드와 프로그램할 데이터(DATA)를 메모리 장치(1100)로 전송한다. 컨트롤러(1200)는 리드 동작 시 리드 동작에 대응하는 커맨드를 메모리 장치(1100)로 전송하고, 리드된 데이터(DATA)를 메모리 장치(1100)로부터 전송받고, 전송받은 데이터(DATA)를 호스트(1300)로 전송한다. 컨트롤러(1200)는 메모리 장치(1100) 및 호스트(1300) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
호스트(1300)는 컴퓨터, PDA, PMP, MP3 플레이어, 카메라, 캠코더, 모바일 폰 등과 같은 휴대용 전자 장치를 포함한다. 호스트(1300)는 메모리 시스템(1000)의 프로그램 동작, 리드 동작, 소거 동작 등을 호스트 커맨드(Host_CMD)를 통해 요청할 수 있다. 호스트(1300)는 메모리 장치(1100)의 프로그램 동작을 위해 프로그램 동작 대응하는 호스트 커맨드(Host_CMD), 데이터(DATA), 어드레스(ADD)를 컨트롤러(1200)로 전송하고, 리드 동작을 위해 리드 동작에 대응하는 호스트 커맨드(Host_CMD) 및 어드레스(ADD)를 컨트롤러(1200)로 전송할 수 있다.
컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 메모리 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 메모리 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 메모리 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래쉬 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래쉬 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 메모리 장치(1100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 메모리 장치(1100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 2는 도 1의 반도체 메모리 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 제어 로직(140), 그리고 전압 생성 회로(150), 및 온도 검출 회로(170)를 포함한다. 어드레스 디코더(120), 읽기 및 쓰기 회로(130) 및 전압 생성 회로(150)는 메모리 셀 어레이(110)에 대한 프로그램 동작을 수행하는 주변 회로(160)로 정의될 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 워드라인들(WL)을 통해 어드레스 디코더(120)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(130)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록은 시스템 블록으로 정의될 수 있으며, 시스템 블록은 펌웨어 데이터를 포함하는 시스템 데이터가 저장될 수 있다.
메모리 셀 어레이(110)의 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 스트링을 포함한다. 복수의 메모리 스트링 각각은 비트라인과 소스 라인 사이에 직렬 연결된 드레인 선택 트랜지스터, 복수의 메모리 셀들, 및 소스 선택 트랜지스터를 포함한다. 또한 복수의 메모리 스트링 각각은 소스 선택 트랜지스터와 메모리 셀들 사이 및 드레인 선택 트랜지스터와 메모리 셀들 사이에 각각 패스 트랜지스터를 포함할 수 있으며, 메모리 셀들 사이에 파이프 게이트 트랜지스터를 더 포함할 수 있다. 메모리 셀 어레이(110)의 상세한 설명은 후술하도록 한다.
어드레스 디코더(120)는 워드라인들(WL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(120)는 제어 로직(140)에서 생성되는 어드레스 디코더 제어 신호들(AD_signals)에 응답하여 동작하도록 구성된다. 어드레스 디코더(120)는 반도체 메모리 장치(100) 내부의 입출력 버퍼(미도시)를 통해 어드레스(ADDR)를 수신한다.
어드레스 디코더(120)는 프로그램 동작 중 전압 생성 회로(150)에서 생성된 프로그램 전압(Vpgm), 패스 전압들(Vpass1 내지 Vpass3), 검증 전압들(Vver1, Vver2)을 포함하는 복수의 동작 전압들을 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하고 디코딩된 행 어드레스에 따라 메모리 셀 어레이(110)의 복수의 메모리 셀들에 인가할 수 있다.
어드레스 디코더(120)는 수신된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(120)는 디코딩된 열 어드레스(Yi)를 읽기 및 쓰기 회로(130)에 전송한다.
프로그램 동작시 수신되는 어드레스(ADDR)는 블록 어드레스, 행 어드레스 및 열 어드레스를 포함한다. 어드레스 디코더(120)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드라인을 선택한다. 열 어드레스는 어드레스 디코더(120)에 의해 디코딩되어 읽기 및 쓰기 회로(130)에 제공된다.
어드레스 디코더(120)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
읽기 및 쓰기 회로(130)는 복수의 페이지 버퍼들(PB1~PBm)을 포함한다. 복수의 페이지 버퍼들(PB1~PBm)은 비트라인들(BL1 내지 BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 복수의 페이지 버퍼들(PB1~PBm) 각각은 프로그램 동작 시 도 1의 컨트롤러(1200)로부터 수신된 프로그램 데이터(DATA)를 임시 저장하고, 임시 저장된 데이터(DATA)에 따라 비트라인들(BL1 내지 BLm)의 전위 레벨을 제어한다.
읽기 및 쓰기 회로(130)는 프로그램 동작 중 검증 동작 시 비트라인들(BL1 내지 BLm)의 전류량 또는 전압을 센싱하고, 센싱 결과를 검증 데이터로 저장할 수 있다.
읽기 및 쓰기 회로(130)는 제어 로직(140)에서 출력되는 페이지 버퍼 제어 신호들(PB_signals)에 응답하여 동작한다.
예시적인 실시 예로서, 읽기 및 쓰기 회로(130)는 페이지 버퍼들(또는 페이지 레지스터들), 열 선택 회로 등을 포함할 수 있다.
제어 로직(140)은 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성 회로(150)에 연결된다. 제어 로직(140)은 반도체 메모리 장치(100)의 입출력 버퍼(미도시)를 통해 커맨드(CMD)를 수신한다. 제어 로직(140)은 커맨드(CMD)에 응답하여 반도체 메모리 장치(100)의 제반 동작을 제어하도록 구성된다. 예를 들어 제어 로직(140)은 프로그램 동작에 대응하는 커맨드(CMD)를 수신하고, 수신된 커맨드(CMD)에 응답하여 어드레스 디코더(120)를 제어하기 위한 어드레스 디코더 제어 신호들(AD_signals), 읽기 및 쓰기 회로(130)를 제어하기 위한 페이지 버퍼 제어 신호들(PB_signals), 전압 생성 회로(150)를 제어하기 위한 전압 생성 회로 제어 신호들(VG_signals)을 생성하여 출력한다.
본 발명의 일 실시 예에 따른 제어 로직(140)은 반도체 메모리 장치(100)가 리플로우 공정을 수행하기 이전에 히팅 모드로 동작하도록 주변 회로(160)를 제어할 수 있다. 예를 들어, 제어 로직(140)은 시스템 데이터 프로그램 동작 및 리플로우 공정을 수행하기 전에 히팅 모드로 동작하도록 주변 회로(160)를 제어하며, 히팅 모드 시 복수의 메모리 블록들(BLK1~BLKz)에 ETA(electro-thermal annealing) 방식으로 열을 인가하도록 주변 회로(160)를 제어할 수 있다. 예를 들어, 제어 로직(140)은 시 GIDL 방식 또는 핫 캐리어 인젝션(HCI) 방식으로 복수의 메모리 블록들(BLK1~BLKz)에 포함된 드레인 선택 트랜지스터들 또는 소스 선택 트랜지스터들 또는 드레인 선택 트랜지스터들 및 소스 선택 트랜지스터들의 하부에서 열을 발생시키도록 주변 회로(160)를 제어할 수 있다.
또한 제어 로직(140)은 온도 검출 회로(170)으로부터 수신되는 온도 신호(temp)에 기초하여 반도체 메모리 장치(100)의 내부 온도가 설정 온도를 초과할 경우, 히팅 모드를 종료할 수 있다.
전압 생성 회로(150)는 프로그램 동작 시 제어 로직(140)에서 출력되는 전압 생성 회로 제어 신호들(VG_signals)의 제어에 따라 프로그램 전압(Vpgm), 복수의 패스 전압들(Vpass1, Vpass2, 및 Vpass3), 및 다수의 검증 전압들(Vver1, Vver2)을 생성하여 어드레스 디코더(120)로 출력한다.
온도 검출 회로(170)는 반도체 메모리 장치(100)의 내부 온도를 검출하고, 검출된 온도에 대응하는 온도 신호(temp)를 제어 로직(140)으로 출력할 수 있다. 온도 검출 회로(170)는 제어 로직(140)에 포함되도록 구성될 수 있다.
도 3은 3차원으로 구성된 메모리 블록들을 설명하기 위한 도면이다.
도 3을 참조하면, 3차원으로 구성된 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1~BLm)이 연장된 방향(Y)을 따라 서로 이격되어 배열될 수 있다. 예를 들면, 제1 내지 제z 메모리 블록들(BLK1~BLKz)은 제2 방향(Y)을 따라 서로 이격되어 배열될 수 있으며, 제3 방향(Z)을 따라 적층된 복수의 메모리 셀들을 포함할 수 있다. 제1 내지 제z 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록의 구성은 후술하는 도 4 및 도 5를 통해 구체적으로 설명한다.
도 4는 도 3에 도시된 어느 하나의 메모리 블록을 구체적으로 설명하기 위한 회로도이다.
도 4를 참조하면, 메모리 블록(BLK1)은 복수의 메모리 스트링들(ST)을 포함하여 구성된다. 각 메모리 스트링(ST)은 비트라인(BL1~BLm)과 소스 라인(source line; SL) 사이에 연결될 수 있다. 제1 비트라인(BL1)과 소스 라인(SL) 사이에 연결된 메모리 스트링(ST)을 예를 들어 설명하면 다음과 같다.
메모리 스트링(ST)은 소스 라인(SL)과 제1 비트라인(BL1) 사이에서 서로 직렬로 연결된 소스 선택 트랜지스터(source select transistor; SST), 메모리 셀들(F1~Fn; n은 양의 정수) 및 드레인 선택 트랜지스터(drain select transistor; DST)를 포함할 수 있다. 서로 다른 비트라인들(BL1~BLm)에 연결된 서로 다른 메모리 스트링들(ST)에 포함된 소스 선택 트랜지스터들(SST)의 게이트들은 제1 소스 선택 라인(SSL0)에 연결될 수 있고 제2 소스 선택 라인(SSL1)에 연결될 수 있다. 일예로 소스 선택 트랜지스터들(SST) 중 서로 제2 방향(Y)으로 인접한 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결될 수 있다. 예를 들면, 제2 방향(Y)을 따라 소스 선택 트랜지스터들(SST)이 순차적으로 배열된다고 가정하면, 첫 번째 소스 선택 트랜지스터(SST)로부터 제1 방향(X)으로 배열되고 다른 메모리 스트링들(ST)에 포함된 소스 선택 트랜지스터들(SST)의 게이트들과 두 번째 소스 선택 트랜지스터(SST)로부터 제1 방향(X)으로 배열되고 다른 메모리 스트링들(ST)에 포함된 소스 선택 트랜지스터들(SST)의 게이트들은 제1 소스 선택 라인(SSL0)에 연결될 수 있다. 또한 세 번째 소스 선택 트랜지스터(SST)로부터 제1 방향(X)으로 배열되고 다른 메모리 스트링들(ST)에 포함된 소스 선택 트랜지스터들(SST)의 게이트들과 네 번째 소스 선택 트랜지스터(SST)로부터 제1 방향(X)으로 배열되고 다른 메모리 스트링들(ST)에 포함된 소스 선택 트랜지스터들(SST)의 게이트들은 제2 소스 선택 라인(SSL1)에 연결될 수 있다.
메모리 셀들(F1~Fn)의 게이트들은 워드라인들(WL1~WLn)에 연결될 수 있으며, 드레인 선택 트랜지스터들(DST)의 게이트들은 제1 내지 제4 드레인 선택 라인들(DSL0 내지 DSL3) 중 어느 하나에 연결될 수 있다.
드레인 선택 트랜지스터들(DST) 중에서 제1 방향(X)으로 배열된 트랜지스터들의 게이트들은 동일한 드레인 선택 라인(예를 들어 DSL0)에 공통으로 연결되지만, 제2 방향(Y)으로 배열된 트랜지스터들은 서로 다른 드레인 선택 라인들(DSL1~DSL3)에 연결될 수 있다. 예를 들면, 제2 방향(Y)을 따라 드레인 선택 트랜지스터들(DST)이 순차적으로 배열된다고 가정하면, 첫 번째 드레인 선택 트랜지스터(DST)로부터 제1 방향(X)으로 배열되고 다른 메모리 스트링들(ST)에 포함된 드레인 선택 트랜지스터들(DST)의 게이트들은 제1 드레인 선택 라인(DSL0)에 연결될 수 있다. 제1 드레인 선택 라인(DSL0)에 연결된 드레인 선택 트랜지스터들(DST)로부터 제2 방향(Y)으로 배열된 드레인 선택 트랜지스터들(DST)은 제2 내지 제4 드레인 선택 라인들(DSL1~DSL3)에 순차적으로 연결될 수 있다. 따라서, 선택된 메모리 블록 내에서는 선택된 드레인 선택 라인에 연결된 메모리 스트링들(ST)이 선택될 수 있고, 나머지 비선택된 드레인 선택 라인들에 연결된 메모리 스트링들(ST)은 비선택될 수 있다.
동일한 워드라인에 연결된 메모리 셀들은 페이지(page; PG)를 이룰 수 있다. 여기서, 페이지는 물리적인(physical) 페이지를 의미한다. 예를 들면, 제1 비트라인(BL1) 내지 제m 비트라인(BLm)에 연결된 메모리 스트링들(ST) 중, 서로 동일한 워드라인에서 제1 방향(X)으로 연결된 메모리 셀들의 그룹을 페이지(PG)라 한다. 예를 들면, 제1 워드라인(WL1)에 연결된 제1 메모리 셀들(F1) 중에서 제1 방향(X)을 따라 배열된 메모리 셀들이 하나의 페이지(PG)를 이룰 수 있다. 제1 워드라인(WL1)에 공통으로 연결된 제1 메모리 셀들(F1) 중에서 제2 방향(Y)으로 배열된 셀들은 서로 다른 페이지로 구분될 수 있다. 도 4에서는 하나의 비트라인(예를 들어 BL1)에 4개의 메모리 스트링이 연결되어 있으므로, 하나의 워드라인에 4개의 페이지가 연결될 수 있다. 제1 드레인 선택 라인(DSL0)이 선택된 드레인 선택 라인이고 제1 워드라인(WL1)이 선택된 워드라인인 경우, 제1 워드라인(WL1)에 연결된 4개의 페이지들(PG) 중에서 제1 드레인 선택 라인(DSL0)에 연결된 제1 페이지가 선택된 페이지가 된다. 제1 워드라인(WL1)에 공통으로 연결되지만, 비선택된 제2 내지 제4 드레인 선택 라인들(DSL1~DSL3)에 연결된 제2 내지 제4 페이지들은 비선택된 페이지들이 된다.
도 5는 도 4에 도시된 메모리 스트링들을 설명하기 위한 회로도이다.
도 5를 참조하면, 비트라인(BL1)과 소스 라인(SL) 사이에 복수의 메모리 스트링들(ST0 내지 ST3)이 연결된다. 본 발명의 실시 예에서는 설명의 편의를 위해 제1 내지 제4 메모리 스트링들(ST0 내지 ST3)을 도시 및 설명하나 이에 한정되는 것은 아니다.
각 메모리 스트링들(ST0 내지 ST3)은 소스 라인(SL)과 제1 비트라인(BL1) 사이에서 서로 직렬로 연결된 소스 선택 트랜지스터(SST), 메모리 셀들(F1~Fn; n은 양의 정수) 및 드레인 선택 트랜지스터(DST)를 포함할 수 있다. 제1 메모리 스트링(ST0)의 드레인 선택 트랜지스터(DST)의 게이트는 제1 드레인 선택 라인(DSL0)과 연결되고, 제2 메모리 스트링(ST1)의 드레인 선택 트랜지스터(DST)의 게이트는 제2 드레인 선택 라인(DSL1)과 연결되고, 제3 메모리 스트링(ST2)의 드레인 선택 트랜지스터(DST)의 게이트는 제3 드레인 선택 라인(DSL2)과 연결되고, 제4 메모리 스트링(ST3)의 드레인 선택 트랜지스터(DST)의 게이트는 제4 드레인 선택 라인(DSL3)과 연결될 수 있다. 또한, 제1 및 제2 메모리 스트링(ST0 및 ST1)의 소스 선택 트랜지스터(SST)들의 게이트는 제1 소스 선택 라인(SSL0)과 연결되고, 제3 및 제4 메모리 스트링(ST2 및 ST3)의 소스 선택 트랜지스터(SST)들의 게이트는 제2 소스 선택 라인(SSL1)과 연결될 수 있다.
도면에서는 하나의 메모리 스트링 내에 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST)가 각각 하나씩 포함되는 것으로 도시되었으나, 반도체 메모리 장치에 따라 하나의 메모리 스트링 내에 복수의 소스 선택 트랜지스터들(SST) 및 드레인 선택 트랜지스터들(DST)이 포함될 수 있다. 또한, 반도체 메모리 장치에 따라 소스 선택 트랜지스터(SST), 메모리 셀들(F1~Fn) 및 드레인 선택 트랜지스터(DST) 사이에 더미 셀들(dummy cells)이 포함될 수도 있다. 더미 셀들은 일반 메모리 셀들(F1~Fn) 처럼 사용자 데이터를 저장하지 않으나, 각 메모리 스트링의 전기적 특성을 개선하기 위해 사용될 수 있다. 다만, 더미 셀들은 본 실시 예에서는 중요한 구성이 아니므로 구체적인 설명은 생략하도록 한다.
도 6은 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 프리 베이크 동작 및 리플로우 공정 시의 반도체 메모리 장치의 내부 온도를 나타내는 그래프이다.
도 2 내지 도 7을 참조하여, 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하면 다음과 같다.
단계 S610에서, 반도체 메모리 장치(100)는 프리 패턴 데이터 프로그램 동작을 수행한다. 먼저, PCB 기판에 부착되기 전의 반도체 메모리 장치(100)가 제공된다. 반도체 메모리 장치(100)는 패키지 공정까지 수행된 상태일 수 있다. 반도체 메모리 장치(100)의 제어 로직(140)은 프리 패턴 데이터를 복수의 메모리 블록들(BLK1~BLKz) 중 선택된 적어도 하나의 메모리 블록에 프로그램하도록 주변 회로(160)를 제어한다. 프리 패턴 데이터는 랜덤 데이터, 또는 더미 데이터 또는 소거 데이터일 수 있다.
주변 회로(160)는 선택된 적어도 하나의 메모리 블록에 프리 패턴 데이터를 프로그램한다.
단계 S620에서, 제어 로직(140)은 프리 베이크 동작을 수행하도록 주변 회로(160)를 제어한다. 제어 로직(140)은 프리 패턴 데이터 프로그램 동작을 완료한 후 히팅 모드로 동작하도록 주변 회로(160)를 제어할 수 있다. 예를 들어, 복수의 메모리 블록들(BLK1~BLKz)에 ETA(electro-thermal annealing) 방식으로 열을 인가하도록 주변 회로(160)를 제어할 수 있다. 예를 들어, 제어 로직(140)은 시 GIDL 방식 또는 핫 캐리어 인젝션(HCI) 방식으로 복수의 메모리 블록들(BLK1~BLKz)에 포함된 드레인 선택 트랜지스터들 또는 소스 선택 트랜지스터들 또는 드레인 선택 트랜지스터들 및 소스 선택 트랜지스터들의 하부에서 열을 발생시키도록 주변 회로(160)를 제어할 수 있다.
또한, 제어 로직(140)은 온도 검출 회로(170)으로부터 수신한 온도 신호(temp)에 기초하여 반도체 메모리 장치(100)의 내부 온도를 판단하고, 판단된 반도체 메모리 장치(100)의 내부 온도가 설정 온도 범위보다 높을 경우 히팅 모드를 종료할 수 있다. 설정 온도 범위는 125°C 내지 260°C 일 수 있다. 예를 들어, 제어 로직(140)은 반도체 메모리 장치(100)의 내부 온도가 260°C 룰 초과할 경우 히팅 모드를 종료한다.
단계 S630에서, 프리 패턴 데이터가 프로그램된 메모리 블록에 대한 소거 동작을 수행한다. 이 후, 테스트 데이터 프로그램 동작을 수행한다.
테스트 데이터 프로그램 동작 시 주변 회로(160)는 제어 로직(140)의 제어에 따라 선택된 적어도 하나의 메모리 블록에 랜덤 데이터 또는 더미 데이터를 프로그램한다.
단계 S640에서, 제어 로직(140)은 테스트 데이터가 프로그램된 메모리 블록에 대한 리드 동작을 수행하도록 주변 회로(160)를 제어하고, 리드된 데이터에 포함된 페일 비트를 검출한다.
단계 S650에서, 제어 로직(140)은 검출된 페일 비트의 수를 카운트하고, 카운트된 페일 비트 수가 설정 수보다 작은지 또는 설정 수와 같거나 큰지를 판단한다. 검출된 페일 비트 수가 설정 수와 같거나 큰 경우 상술한 단계 S620부터 재수행할 수 있다.
상술한 단계 S650에서 검출된 페일 비트 수가 설정 수보다 작을 경우, 단계 S660에서, 테스트 데이터가 프로그램된 메모리 블록에 대한 소거 동작을 수행한다. 이 후, 시스템 데이터 프로그램 동작을 수행한다.
시스템 데이터 프로그램 동작 시 주변 회로(160)는 제어 로직(140)의 제어에 따라 복수의 메모리 블록들(BLK1~BLKz) 중 시스템 블록으로 정의된 메모리 블록에 시스템 데이터를 프로그램한다.
이 후 단계 S670에서, 반도체 메모리 장치(100)를 PCB 기판에 부착하기 위한 리플로우 공정을 수행한다. 리플로우 공정은 앞선 프리 베이크 동작시의 설정 온도 범위보다 높은 온도(예를 들어 260°C 초과)에서 수행될 수 있다.
단계 S680에서, 리플로우 공정을 수행한 후 시스템 블록에 대한 페일 비트 검출 동작을 수행할 수 있다. 페일 비트 검출 동작은 시스템 블록에 저장된 시스템 데이터를 리드한 후, 리드된 시스템 데이터 내에 포함된 페일 비트 수를 검출하는 방식으로 수행될 수 있다.
도 8은 도 6의 단계 S610의 프리 패턴 데이터 프로그램 동작 시 메모리 셀들의 메모리막에 트랩된 전하들을 설명하기 위한 도면이다.
도 6의 단계 S610에서 선택된 메모리 블록에 대한 프리 패턴 데이터 프로그램 동작을 수행하면, 선택된 메모리 블록에 포함된 메모리 셀들의 메모리막(ML)에는 수직 채널층(SP)로부터 전하(ⓔ)들이 유입되어 트랩된다. 이때, 전하(ⓔ)들 중 일부 전하(ⓔ)들은 메모리막(ML)의 얕은 트랩 사이트(shallow trap site)에 트랩될 수 있으며, 얕은 트랩 사이트에 트랩된 전하들은 상대적으로 불안정한 상태일 수 있다.
또한, 반도체 메모리 장치는 제조 공정 시 메모리막(ML) 내부로 불순물, 예를 들어 모바일 이온들이 유입될 수 있다. 모바일 이온들은 메모리막(ML) 내부의 일정 영역에 집중될 수 있어 메모리 셀들의 문턱 전압 분포 특성을 저하시킬 수 있다.
도 9는 도 6의 단계 S620의 프리 베이크 동작 시 메모리 셀들의 메모리막에 트랩된 전하들을 설명하기 위한 도면이다.
도 9를 참조하면, 프리 베이크 동작을 수행하여 메모리 셀들에 125°C 내지 260°C의 열이 인가되면, 메모리막(ML)의 얕은 트랩 사이트에 불안정한 상태로 트랩된 전하(ⓔ)들이 메모리막(ML)의 외부로 방출될 수 있다.
또한, 메모리막(ML) 내부에 유입된 모바일 이온들이 열에 의해 메모리막의 내부에 균일하게 분포되거나 외부로 방출될 수 있다.
이에 따라, 메모리 셀들의 문턱 전압 분포 특성이 개선될 수 있다.
프리 베이크 동작을 수행하여 불안정한 상태의 전하들을 방출하고, 메모리막(ML) 내부에 유입된 모바일 이온들을 균일하게 재배열하거나 외부로 방출함으로써, 시스템 데이터가 프로그램된 후 리플로우 공정을 수행하여도 리플로우 공정시 발생하는 열에 의해 문턱 전압 분포가 변화되는 문제점을 개선할 수 있다.
도 10은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 10을 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 교신 장치로 구현될 수 있다. 메모리 시스템(30000)은 메모리 장치(1100)와 상기 메모리 장치(1100)의 동작을 제어할 수 있는 컨트롤러(1200)를 포함할 수 있다. 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 이레이즈(erase) 동작 또는 리드(read) 동작을 제어할 수 있다.
메모리 장치(1100)에 프로그램된 데이터는 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(1100)에 프로그램할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(1100)의 동작을 제어할 수 있는 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다. 또한 컨트롤러(1200)는 도 1에 도시된 컨트롤러(1200)의 예시를 통해 구현될 수 있다.
도 11은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11을 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은 메모리 장치(Memory Device; 1100)와 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 컨트롤러(Controller; 1200)를 포함할 수 있다.
프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다. 또한 컨트롤러(1200)는 도 1에 도시된 컨트롤러(1200)의 예시를 통해 구현될 수 있다.
도 12는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(50000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 이레이즈 동작 또는 리드 동작을 제어할 수 있는 컨트롤러(1200)를 포함한다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 컨트롤러(1200)를 통하여 메모리 장치(1100)에 저장될 수 있다. 또한, 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다. 또한 컨트롤러(1200)는 도 1에 도시된 컨트롤러(1200)의 예시를 통해 구현될 수 있다.
도 13은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(Memory Device; 1100), 컨트롤러(Controller; 1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
컨트롤러(1200)는 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다. 또한 컨트롤러(1200)는 도 1에 도시된 컨트롤러(1200)의 예시를 통해 구현될 수 있다.
카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 컨트롤러(1200)를 통하여 메모리 장치(1100)와 데이터 교신을 수행할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
100 : 반도체 메모리 장치
110 : 메모리 셀 어레이
120 : 어드레스 디코더
130 : 읽기 및 쓰기 회로
140 : 제어 로직
150 : 전압 생성 회로
160 : 주변 회로
170 : 온도 검출 회로

Claims (24)

  1. 복수의 선택 트랜지스터들 및 복수의 메모리 셀들을 각각 포함하는 복수의 메모리 블록들;
    상기 복수의 메모리 블록들에 대한 프로그램 동작, 리드 동작, 및 소거 동작을 포함하는 제반 동작을 수행하기 위한 주변 회로; 및
    상기 복수의 메모리 블록들에 열을 인가하는 히팅 모드로 동작하도록 상기 주변 회로를 제어하기 위한 제어 로직을 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 히팅 모드 시 상기 주변 회로는 ETA(electro-thermal annealing) 방식으로 상기 복수의 메모리 블록들에 상기 열을 인가하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 히팅 모드 시 상기 주변 회로는 상기 복수의 선택 트랜지스터들에 GIDL(Gate Induce Drain Leakage)을 생성하여 상기 열을 발생시키는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 히팅 모드 시 상기 주변 회로는 상기 복수의 선택 트랜지스터들에 핫 캐리어를 생성하여 상기 열을 발생시키는 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 반도체 메모리 장치의 내부 온도를 검출하고, 검출된 상기 내부 온도에 대응하는 온도 신호를 상기 제어 로직으로 출력하는 온도 검출 회로를 더 포함하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 제어 로직은 상기 온도 신호에 응답하여 상기 반도체 메모리 장치의 내부 온도를 판단하고, 판단된 상기 내부 온도가 설정 온도 범위보다 높다고 판단될 경우 상기 히팅 모드를 종료하는 반도체 메모리 장치.
  7. 제 1 항에 있어서,
    상기 제어 로직은 상기 히팅 모드 이전에 상기 복수의 메모리 블록들 중 선택된 적어도 하나의 메모리 블록에 프리 패턴 데이터를 프로그램하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  8. 제 1 항에 있어서,
    상기 제어 로직은 상기 히팅 모드가 종료된 후, 상기 복수의 메모리 블록들 중 선택된 적어도 하나의 메모리 블록에 테스트 패턴 데이터를 프로그램하고, 상기 선택된 적어도 하나의 메모리 블록에 프로그램된 데이터를 리드하여 페일 비트 검출 동작을 수행하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 제어 로직은 상기 페일 비트 검출 동작 결과 검출된 페일 비트의 수가 설정 수 이상일 경우 상기 히팅 모드로 동작하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  10. 제 8 항에 있어서,
    상기 제어 로직은 상기 페일 비트 검출 동작 결과 검출된 페일 비트의 수가 설정 수보다 작을 경우 상기 복수의 메모리 블록들 중 시스템 블록에 시스템 데이터를 프로그램하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  11. 복수의 선택 트랜지스터들 및 복수의 메모리 셀들을 각각 포함하는 복수의 메모리 블록들;
    상기 복수의 메모리 블록들에 대한 프로그램 동작, 리드 동작, 및 소거 동작을 포함하는 제반 동작을 수행하기 위한 주변 회로; 및
    리플로우 공정 이전에 상기 복수의 메모리 블록들에 열을 인가하는 히팅 모드로 동작하도록 상기 주변 회로를 제어하기 위한 제어 로직을 포함하며,
    상기 히팅 모드 시 상기 주변 회로는 ETA(electro-thermal annealing) 방식으로 상기 복수의 메모리 블록들에 상기 열을 인가하는 반도체 메모리 장치.
  12. 제 11 항에 있어서,
    상기 반도체 메모리 장치의 내부 온도를 검출하고, 검출된 상기 내부 온도에 대응하는 온도 신호를 상기 제어 로직으로 출력하는 온도 검출 회로를 더 포함하는 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 제어 로직은 상기 온도 신호에 응답하여 상기 반도체 메모리 장치의 내부 온도를 판단하고, 판단된 상기 내부 온도가 설정 온도 범위보다 높다고 판단될 경우 상기 히팅 모드를 종료하는 반도체 메모리 장치.
  14. 제 11 항에 있어서,
    상기 히팅 모드 이전에 상기 복수의 메모리 블록들 중 선택된 적어도 하나의 메모리 블록에 프리 패턴 데이터를 프로그램하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  15. 제 11 항에 있어서,
    상기 제어 로직은 상기 히팅 모드가 종료된 후, 상기 복수의 메모리 블록들 중 선택된 적어도 하나의 메모리 블록에 테스트 패턴 데이터를 프로그램하고, 상기 선택된 적어도 하나의 메모리 블록에 프로그램된 데이터를 리드하여 페일 비트 검출 동작을 수행하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  16. 제 15 항에 있어서,
    상기 제어 로직은 상기 페일 비트 검출 동작 결과 검출된 페일 비트의 수가 설정 수 이상일 경우 상기 히팅 모드로 동작하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  17. 제 15 항에 있어서,
    상기 제어 로직은 상기 페일 비트 검출 동작 결과 검출된 페일 비트의 수가 설정 수보다 작을 경우 상기 복수의 메모리 블록들 중 시스템 블록에 시스템 데이터를 프로그램하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  18. 제 11 항에 있어서,
    상기 히팅 모드 시 상기 주변 회로는 상기 복수의 선택 트랜지스터들에 GIDL(Gate Induce Drain Leakage)을 생성하여 상기 열을 발생시키는 반도체 메모리 장치.
  19. 제 11 항에 있어서,
    상기 히팅 모드 시 상기 주변 회로는 상기 복수의 선택 트랜지스터들에 핫 캐리어를 생성하여 상기 열을 발생시키는 반도체 메모리 장치.
  20. 복수의 메모리 블록들 중 선택된 적어도 하나의 메모리 블록에 프리 패턴 데이터를 프로그램하는 단계;
    상기 복수의 메모리 블록들에 ETA(electro-thermal annealing) 방식으로 열을 인가하는 프리 베이크 동작을 수행하는 단계;
    상기 선택된 적어도 하나의 메모리 블록에 테스트 패턴 데이터를 프로그램하고, 페일 비트를 검출하는 단계; 및
    검출된 상기 페일 비트의 수가 설정 수보다 작을 경우, 상기 복수의 메모리 블록들 중 시스템 블록에 시스템 데이터를 프로그램하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  21. 제 20 항에 있어서,
    상기 시스템 데이터를 프로그램한 후 리플로우 공정이 수행되는 반도체 메모리 장치의 동작 방법.
  22. 제 20 항에 있어서,
    상기 프리 베이크 동작은 상기 복수의 메모리 블록들 각각에 포함되는 복수의 선택 트랜지스터들에 GIDL(Gate Induce Drain Leakage)을 생성하여 상기 열을 발생시키는 반도체 메모리 장치의 동작 방법.
  23. 제 20 항에 있어서,
    상기 프리 베이크 동작은 상기 복수의 메모리 블록들 각각에 포함되는 복수의 선택 트랜지스터들에 핫 캐리어를 생성하여 상기 열을 발생시키는 반도체 메모리 장치의 동작 방법.
  24. 제 20 항에 있어서,
    상기 검출된 페일 비트의 수가 상기 설정 수 이상일 경우, 상기 프리 베이크 동작을 수행하는 단계부터 재수행하는 반도체 메모리 장치의 동작 방법.
KR1020210057671A 2021-05-04 2021-05-04 반도체 메모리 장치 및 이의 동작 방법 KR20220150552A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210057671A KR20220150552A (ko) 2021-05-04 2021-05-04 반도체 메모리 장치 및 이의 동작 방법
US17/511,323 US11798624B2 (en) 2021-05-04 2021-10-26 Semiconductor memory and operating method thereof
CN202111628457.3A CN115312089A (zh) 2021-05-04 2021-12-28 半导体存储器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210057671A KR20220150552A (ko) 2021-05-04 2021-05-04 반도체 메모리 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220150552A true KR20220150552A (ko) 2022-11-11

Family

ID=83853464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210057671A KR20220150552A (ko) 2021-05-04 2021-05-04 반도체 메모리 장치 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US11798624B2 (ko)
KR (1) KR20220150552A (ko)
CN (1) CN115312089A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144214A (en) * 1995-11-15 2000-11-07 University Of South Florida Method and apparatus for use in IDDQ integrated circuit testing
US6830938B1 (en) * 2003-06-24 2004-12-14 Texas Instruments Incorporated Method for improving retention reliability of ferroelectric RAM
US11244727B2 (en) * 2006-11-29 2022-02-08 Rambus Inc. Dynamic memory rank configuration
WO2008067494A1 (en) * 2006-11-29 2008-06-05 Rambus Inc. Integrated circuit with built-in heating circuitry to reverse operational degeneration
KR20100023284A (ko) 2008-08-21 2010-03-04 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
JP2013502647A (ja) * 2009-08-21 2013-01-24 ラムバス・インコーポレーテッド インサイチュでのメモリのアニール
US8724393B2 (en) * 2011-05-02 2014-05-13 Macronix International Co., Ltd. Thermally assisted flash memory with diode strapping
US9001590B2 (en) * 2011-05-02 2015-04-07 Macronix International Co., Ltd. Method for operating a semiconductor structure
US9455038B2 (en) * 2014-08-20 2016-09-27 Sandisk Technologies Llc Storage module and method for using healing effects of a quarantine process
US9378832B1 (en) * 2014-12-10 2016-06-28 Sandisk Technologies Inc. Method to recover cycling damage and improve long term data retention
US9552880B2 (en) * 2015-02-16 2017-01-24 Texas Instruments Incorporated Screening for later life stuck bits in ferroelectric memories
JP2016162985A (ja) 2015-03-05 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2018071143A2 (en) * 2016-10-10 2018-04-19 Monolithic 3D Inc. 3d semiconductor device and structure

Also Published As

Publication number Publication date
CN115312089A (zh) 2022-11-08
US11798624B2 (en) 2023-10-24
US20220359013A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
KR102485411B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20200076491A (ko) 메모리 시스템 및 그것의 동작 방법
US11004504B2 (en) Controller, memory system including the controller, and operating method of the memory system
US11295816B2 (en) Semiconductor memory device and method of operating the semiconductor memory device
US20210210148A1 (en) Memory system and operating method thereof
US20210343349A1 (en) Memory device
US11393524B2 (en) Semiconductor memory and operating method thereof
KR102668562B1 (ko) 메모리 시스템 및 그것의 동작 방법
US20200160918A1 (en) Memory system and method of operating the same
US11031086B2 (en) Semiconductor memory and operating method thereof
US11462274B2 (en) Semiconductor memory device reducing bit line precharge operation time and method of operating the same
US20210375378A1 (en) Memory device and method of operating the same
KR20220150552A (ko) 반도체 메모리 장치 및 이의 동작 방법
CN114791887A (zh) 存储器系统以及操作存储器设备的方法
KR20220039277A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11315638B2 (en) Semiconductor memory device including system block for system data and method of operating the same
KR102480464B1 (ko) 메모리 컨트롤러, 메모리 컨트롤러를 포함하는 메모리 시스템, 및 메모리 컨트롤러의 동작 방법
US11495305B2 (en) Semiconductor memory device and operating method thereof
US20240004558A1 (en) Semiconductor memory device and method of operating the same
KR20240068462A (ko) 메모리 장치 및 이의 동작 방법
KR20230138142A (ko) 메모리 시스템 및 그것의 동작 방법
KR20220101502A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
KR20200068496A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법