JP2013257891A - スリープ状態漏れ電流低減に関する回路と方法 - Google Patents
スリープ状態漏れ電流低減に関する回路と方法 Download PDFInfo
- Publication number
- JP2013257891A JP2013257891A JP2013156067A JP2013156067A JP2013257891A JP 2013257891 A JP2013257891 A JP 2013257891A JP 2013156067 A JP2013156067 A JP 2013156067A JP 2013156067 A JP2013156067 A JP 2013156067A JP 2013257891 A JP2013257891 A JP 2013257891A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- logic
- sleepable
- sleep state
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007958 sleep Effects 0.000 title claims abstract description 176
- 238000000034 method Methods 0.000 title claims description 22
- 239000013598 vector Substances 0.000 claims description 31
- 238000013461 design Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000004088 simulation Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 23
- 238000004891 communication Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006266 hibernation Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Sources (AREA)
Abstract
【解決手段】スリープ状態漏れ電流を低減させるための回路100は、ラッチ、フリップフロップ、比較器、マルチプレクサ、または加算器の少なくとも1つから選択されたハードウェアユニット102を含む。ハードウェアユニット102は、第1のノード110を含む。第1のノードの値が、スリープ状態の間保存されるものであって、ハードウェアユニットが第1のノードに接続したスリープ可能な組み合わせ論理104をさらに含む。
【選択図】図1
Description
図8は、図1乃至図7の図に示されるようなスリープ可能な組み合わせ論理 の演算の例となる方法800を説明しているフローチャートである。802で開始されると、スリープ可能な組み合わせ論理(例えば、logic104)は、ハードウェアユニット(例えば、ハードウェアユニット102)の出力を受信する。804に進んで、スリープ可能な組み合わせ論理は、回路がスリープ状態であるか、またはスリープ状態ではないかどうかを決定する。1つの実施形態で、回路がスリープ状態であるか、スリープ状態でないかどうかは 、回路のスリープ信号がアクティブか、または非アクティブかどうかによって決定される。1つの実施形態で前に記述されたように、もしスリープ信号がアクティブ(例えば、論理1)であれば、回路はスリープ状態であり、スリープ可能な組み合わせ論理は有効される。もしスリープ信号が非アクティブ(例えば、論理0)であれば、回路は非スリープ状態であり、スリープ可能な組み合わせ論理は無効にされる。
この中に開示された発明の概念の実施形態の上述の説明は、図解と解説の目的のためだけに示され、網羅的ではなく、またこの中に開示された発明の概念を開示された正確な形式に限定することを意図しない。多数の変形と適応が、この中で開示された発明の概念の趣旨と範囲から逸脱することなく当業者には当然である。
この中に開示された発明の概念の実施形態の上述の説明は、図解と解説の目的のためだけに示され、網羅的ではなく、またこの中に開示された発明の概念を開示された正確な形式に限定することを意図しない。多数の変形と適応が、この中で開示された発明の概念の趣旨と範囲から逸脱することなく当業者には当然である。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1] ラッチ、フリップフロップ、比較器、マルチプレクサまたは加算器の少なくとも1つから選択されたハードウェアユニットを具備する回路であって、
前記ハードウェアユニットは、
第1のノードと、
前記第1のノードに接続されたスリープ可能な組み合わせ論理とを具備し、
前記第1のノードの値がスリープ状態の間保存される回路。
[2] 前記スリープ可能な組み合わせ論理の出力が、前記スリープ可能な組み合わせ論理が有効されている時、出力ベクトルの所定値に一致するように構成される上記[1]記載の回路。
[3] 前記出力ベクトルが、前記回路のパターン設計、前記回路のシミュレーション、または前記回路の製造プロセス技術の少なくとも一つに依存する上記[2]記載の回路。
[4] 前記スリープ可能な組み合わせ論理が有効でない時、前記スリープ可能な組み合わせ論理が、前記ハードウェアユニットの前記第1のノードの前記値を反転するように構成されている上記[2]記載の回路。
[5] 前記スリープ可能な組み合わせ論理を有効にするために、前記スリープ可能な組み合わせ論理への入力としてスリープ信号をさらに具備する上記[4]記載の回路。
[6] 前記スリープ可能な組み合わせ論理が、NANDゲート、NORゲート、ANDゲート、ORゲート、またはマルチプレクサの少なくとも1つである上記[5]記載の回路。
[7] 前記スリープ可能な組み合わせ論理が、前記ハードウェアユニットの出力インバーターを置き換えるように構成される上記[2]記載の回路。
[8] 前記スリープ可能な組み合わせ論理の前記タイプが、前記出力ベクトルの前記回路の漏れ電流値に依存する上記[2]記載の回路。
[9] 前記スリープ可能な組み合わせ論理が、前記スリープ可能な組み合わせ論理が有効な時、論理1、論理0、またはプログラム可能の論理値を出力するように構成されている上記[8]記載の回路。
[10] スリープ状態の間、ラッチ、フリップフロップ、比較器、マルチプレクサまたは加算器の少なくとも1つから選択されたハードウェアユニットの第1のノードの値を、スリープ可能な組み合わせ論理によって保存することと、
非スリープ状態の間、前記ハードウェアの前記ノード値を、前記スリープ可能な組み合わせ論理によって転送することと、
を具備する方法。
[11] 前記非スリープ状態の間、前記ハードウェアユニットの前記ノード値を、前記スリープ可能な組み合わせ論理によって反転することをさらに具備する上記[10]記載の方法。
[12] 前記ハードウェアユニットを前記スリープ状態にすることによって、前記スリープ可能な組み合わせ論理を有効することをさらに具備する上記[11]記載の方法。
[13] 前記スリープ可能な組み合わせ論理の出力によって、前記スリープ状態の間、出力ベクトルの所定の値に一致させることをさらに具備する上記[12]記載の方法。
[14] 前記出力ベクトルが、前記回路のパターン設計、前記回路のシミュレーション、または前記回路の製造プロセス技術の少なくとも一つに依存する上記[13]記載の方法。
[15] スリープ状態の間、ラッチ、フリップフロップ、比較器、マルチプレクサまたは加算器の少なくとも1つから選択されたハードウェアユニットのノードの値を保存するための手段と、
非スリープ状態の間、前記ハードウェアの前記ノード値を転送するための手段と、
を具備する回路。
[16] 前記非スリープ状態の間、前記ハードウェアユニットの前記ノード値を反転するための手段をさらに具備する上記[15]記載の回路。
[17] 前記スリープ状態の間、出力ベクトルの所定の値を出力するための手段をさらに具備する上記[16]記載の回路。
[18] 前記出力ベクトルが、前記回路のパターン設計、前記回路のシミュレーション、または前記回路の製造プロセス技術の少なくとも一つに依存する上記[17]記載の回路。
[19] 前記所定の値が、前記所定の値が有効な時、論理1、論理0、またはプログラム可能の論理値の1つである上記[17]記載の回路。
[20] 前記ハードウェアユニットの前記ノード値を保存するための手段の前記タイプが、前記出力ベクトルに関する前記回路の漏れ電流値に依存する上記[17]記載の回路。
Claims (20)
- ラッチ、フリップフロップ、比較器、マルチプレクサまたは加算器の少なくとも1つから選択されたハードウェアユニットを具備する回路であって、
前記ハードウェアユニットは、
第1のノードと、
前記第1のノードに接続されたスリープ可能な組み合わせ論理とを具備し、
前記第1のノードの値がスリープ状態の間保存される回路。 - 前記スリープ可能な組み合わせ論理の出力が、前記スリープ可能な組み合わせ論理が有効されている時、出力ベクトルの所定値に一致するように構成される請求項1記載の回路。
- 前記出力ベクトルが、前記回路のパターン設計、前記回路のシミュレーション、または前記回路の製造プロセス技術の少なくとも一つに依存する請求項2記載の回路。
- 前記スリープ可能な組み合わせ論理が有効でない時、前記スリープ可能な組み合わせ論理が、前記ハードウェアユニットの前記第1のノードの前記値を反転するように構成されている請求項2記載の回路。
- 前記スリープ可能な組み合わせ論理を有効にするために、前記スリープ可能な組み合わせ論理への入力としてスリープ信号をさらに具備する請求項4記載の回路。
- 前記スリープ可能な組み合わせ論理が、NANDゲート、NORゲート、ANDゲート、ORゲート、またはマルチプレクサの少なくとも1つである請求項5記載の回路。
- 前記スリープ可能な組み合わせ論理が、前記ハードウェアユニットの出力インバーターを置き換えるように構成される請求項2記載の回路。
- 前記スリープ可能な組み合わせ論理の前記タイプが、前記出力ベクトルの前記回路の漏れ電流値に依存する請求項2記載の回路。
- 前記スリープ可能な組み合わせ論理が、前記スリープ可能な組み合わせ論理が有効な時、論理1、論理0、またはプログラム可能の論理値を出力するように構成されている請求項8記載の回路。
- スリープ状態の間、ラッチ、フリップフロップ、比較器、マルチプレクサまたは加算器の少なくとも1つから選択されたハードウェアユニットの第1のノードの値を、スリープ可能な組み合わせ論理によって保存することと、
非スリープ状態の間、前記ハードウェアの前記ノード値を、前記スリープ可能な組み合わせ論理によって転送することと、
を具備する方法。 - 前記非スリープ状態の間、前記ハードウェアユニットの前記ノード値を、前記スリープ可能な組み合わせ論理によって反転することをさらに具備する請求項10記載の方法。
- 前記ハードウェアユニットを前記スリープ状態にすることによって、前記スリープ可能な組み合わせ論理を有効することをさらに具備する請求項11記載の方法。
- 前記スリープ可能な組み合わせ論理の出力によって、前記スリープ状態の間、出力ベクトルの所定の値に一致させることをさらに具備する請求項12記載の方法。
- 前記出力ベクトルが、前記回路のパターン設計、前記回路のシミュレーション、または前記回路の製造プロセス技術の少なくとも一つに依存する請求項13記載の方法。
- スリープ状態の間、ラッチ、フリップフロップ、比較器、マルチプレクサまたは加算器の少なくとも1つから選択されたハードウェアユニットのノードの値を保存するための手段と、
非スリープ状態の間、前記ハードウェアの前記ノード値を転送するための手段と、
を具備する回路。 - 前記非スリープ状態の間、前記ハードウェアユニットの前記ノード値を反転するための手段をさらに具備する請求項15記載の回路。
- 前記スリープ状態の間、出力ベクトルの所定の値を出力するための手段をさらに具備する請求項16記載の回路。
- 前記出力ベクトルが、前記回路のパターン設計、前記回路のシミュレーション、または前記回路の製造プロセス技術の少なくとも一つに依存する請求項17記載の回路。
- 前記所定の値が、前記所定の値が有効な時、論理1、論理0、またはプログラム可能の論理値の1つである請求項17記載の回路。
- 前記ハードウェアユニットの前記ノード値を保存するための手段の前記タイプが、前記出力ベクトルに関する前記回路の漏れ電流値に依存する請求項17記載の回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/032,059 US7996695B2 (en) | 2008-02-15 | 2008-02-15 | Circuits and methods for sleep state leakage current reduction |
US12/032,059 | 2008-02-15 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010546822A Division JP2011512601A (ja) | 2008-02-15 | 2009-02-03 | スリープ状態漏れ電流低減に関する回路と方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013257891A true JP2013257891A (ja) | 2013-12-26 |
JP5905416B2 JP5905416B2 (ja) | 2016-04-20 |
Family
ID=40521671
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010546822A Withdrawn JP2011512601A (ja) | 2008-02-15 | 2009-02-03 | スリープ状態漏れ電流低減に関する回路と方法 |
JP2013156067A Expired - Fee Related JP5905416B2 (ja) | 2008-02-15 | 2013-07-26 | スリープ状態漏れ電流低減に関する回路と方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010546822A Withdrawn JP2011512601A (ja) | 2008-02-15 | 2009-02-03 | スリープ状態漏れ電流低減に関する回路と方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7996695B2 (ja) |
EP (1) | EP2253065A1 (ja) |
JP (2) | JP2011512601A (ja) |
KR (1) | KR101209143B1 (ja) |
CN (2) | CN105897242B (ja) |
TW (1) | TW200945019A (ja) |
WO (1) | WO2009102572A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100060611A (ko) * | 2008-11-28 | 2010-06-07 | 삼성전자주식회사 | 소스 드라이버 집적회로용 출력버퍼에 채용하기 적합한 출력구동 회로 |
KR101698010B1 (ko) * | 2010-06-10 | 2017-01-19 | 삼성전자주식회사 | 스캔 플립플롭 회로 및 이를 포함하는 스캔 테스트 회로 |
US8539272B1 (en) * | 2010-07-08 | 2013-09-17 | Qualcomm Incorporated | Reducing leakage current during low power mode |
US8456193B2 (en) | 2010-09-17 | 2013-06-04 | Qualcomm Incorporated | Integrated circuit leakage power reduction using enhanced gated-Q scan techniques |
US8595520B2 (en) * | 2011-10-12 | 2013-11-26 | Qualcomm Incorporated | System and method for determining thermal management policy from leakage current measurement |
US9100002B2 (en) * | 2013-09-12 | 2015-08-04 | Micron Technology, Inc. | Apparatus and methods for leakage current reduction in integrated circuits |
CN108347241B (zh) * | 2018-01-31 | 2021-09-07 | 京微齐力(北京)科技有限公司 | 一种低功耗多路选择器的结构 |
CN109741778A (zh) * | 2018-12-29 | 2019-05-10 | 西安紫光国芯半导体有限公司 | 一种dram输出驱动电路及其减小漏电的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040194037A1 (en) * | 2003-03-31 | 2004-09-30 | Intel Corporation | Leakage control in integrated circuits |
JP2005086215A (ja) * | 2003-09-04 | 2005-03-31 | Sony Corp | 半導体集積回路、回路設計装置および方法、記録媒体、並びにプログラム |
JP2007172587A (ja) * | 2005-11-10 | 2007-07-05 | Intel Corp | チップ及びシステム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3341681B2 (ja) * | 1998-06-12 | 2002-11-05 | 日本電気株式会社 | 半導体集積論理回路 |
JP2000132289A (ja) * | 1998-08-21 | 2000-05-12 | Matsushita Electric Ind Co Ltd | バスを含むバスシステム、及び、非アクセス期間におけるバスの電位レベルの安定化に寄与するマスタ―装置 |
US6586963B2 (en) * | 2001-03-26 | 2003-07-01 | Samsung Electronics Co., Ltd. | Integrated circuit devices having power control logic that inhibits internal leakage current loss during sleep mode operation and method of operating same |
JP3986393B2 (ja) * | 2002-08-27 | 2007-10-03 | 富士通株式会社 | 不揮発性データ記憶回路を有する集積回路装置 |
CN100372232C (zh) * | 2002-10-29 | 2008-02-27 | 高通股份有限公司 | 减少集成电路内泄漏的系统 |
US6791361B2 (en) * | 2002-12-12 | 2004-09-14 | International Business Machines Corporation | Technique for mitigating gate leakage during a sleep state |
US6946869B2 (en) | 2003-10-15 | 2005-09-20 | International Business Machines Corporation | Method and structure for short range leakage control in pipelined circuits |
JP4637512B2 (ja) | 2003-11-13 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
KR101045295B1 (ko) * | 2004-04-29 | 2011-06-29 | 삼성전자주식회사 | Mtcmos 플립-플롭, 그를 포함하는 mtcmos회로, 및 그 생성 방법 |
US7328413B2 (en) * | 2005-02-25 | 2008-02-05 | Purdue Research Foundation | Method and circuit for reducing leakage and increasing read stability in a memory device |
KR100812936B1 (ko) * | 2005-05-03 | 2008-03-11 | 주식회사 하이닉스반도체 | 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로 |
US7391249B2 (en) | 2005-12-07 | 2008-06-24 | Electronics And Telecommunications Research Institute | Multi-threshold CMOS latch circuit |
US20070168792A1 (en) | 2005-12-09 | 2007-07-19 | International Business Machines Corporation | Method to Reduce Leakage Within a Sequential Network and Latch Circuit |
-
2008
- 2008-02-15 US US12/032,059 patent/US7996695B2/en active Active
-
2009
- 2009-02-03 JP JP2010546822A patent/JP2011512601A/ja not_active Withdrawn
- 2009-02-03 KR KR1020107020672A patent/KR101209143B1/ko active IP Right Grant
- 2009-02-03 EP EP09709677A patent/EP2253065A1/en not_active Withdrawn
- 2009-02-03 CN CN201610193097.1A patent/CN105897242B/zh active Active
- 2009-02-03 CN CN2009801093250A patent/CN101978602A/zh active Pending
- 2009-02-03 WO PCT/US2009/032924 patent/WO2009102572A1/en active Application Filing
- 2009-02-13 TW TW098104727A patent/TW200945019A/zh unknown
-
2013
- 2013-07-26 JP JP2013156067A patent/JP5905416B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040194037A1 (en) * | 2003-03-31 | 2004-09-30 | Intel Corporation | Leakage control in integrated circuits |
JP2005086215A (ja) * | 2003-09-04 | 2005-03-31 | Sony Corp | 半導体集積回路、回路設計装置および方法、記録媒体、並びにプログラム |
JP2007172587A (ja) * | 2005-11-10 | 2007-07-05 | Intel Corp | チップ及びシステム |
Also Published As
Publication number | Publication date |
---|---|
WO2009102572A1 (en) | 2009-08-20 |
CN101978602A (zh) | 2011-02-16 |
CN105897242A (zh) | 2016-08-24 |
EP2253065A1 (en) | 2010-11-24 |
KR101209143B1 (ko) | 2012-12-06 |
US7996695B2 (en) | 2011-08-09 |
JP5905416B2 (ja) | 2016-04-20 |
JP2011512601A (ja) | 2011-04-21 |
CN105897242B (zh) | 2020-02-14 |
KR20100126391A (ko) | 2010-12-01 |
TW200945019A (en) | 2009-11-01 |
US20090210728A1 (en) | 2009-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5905416B2 (ja) | スリープ状態漏れ電流低減に関する回路と方法 | |
JP5209618B2 (ja) | 走査試験をサポートする論理装置と方法 | |
CN102823143B (zh) | 功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法 | |
US7877528B2 (en) | System method for I/O pads in mobile multimedia processor (MMP) that has bypass mode wherein data is passed through without being processed by MMP | |
KR101049352B1 (ko) | 메모리에 대한 저전력 워드라인 로직을 위한 시스템 및방법 | |
US8180937B2 (en) | System method for I/O pads in mobile multimedia processor (MMP) that has bypass mode wherein data is passed through without being processed by MMP | |
TW201322619A (zh) | 具有一二模式通常用途輸入/輸出介面之雙模式功率放大器控制介面 | |
US20080315932A1 (en) | Pulsed state retention power gating flip-flop | |
US8527797B2 (en) | System and method of leakage control in an asynchronous system | |
US7793007B2 (en) | Method and system for deglitching in a mobile multimedia processor | |
TWI400932B (zh) | 與連至低電力設計用組合邏輯組件之替代電源供應器共享測試信號路由安排之技術 | |
US7203857B2 (en) | On-demand clock switching | |
WO2011107828A1 (en) | Integrated circuit device comprising clock gating circuitry, electronic device and method for dynamically configuring clock gating | |
RU2424586C2 (ru) | Система и способ для маломощной логики числовой шины в памяти |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140625 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140924 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5905416 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |