CN105897242B - 用于减少睡眠状态泄漏电流的电路和方法 - Google Patents

Abstract

本发明涉及用于减少睡眠状态泄漏电流的电路和方法。所述电路包括选自锁存器、触发器、比较器、多路复用器或加法器中的至少一者的硬件单元(102)。所述硬件单元(102)包括第一节点(110)。所述硬件单元进一步包括耦合到所述第一节点的睡眠启用组合逻辑(104)，其中在睡眠状态期间保留所述第一节点的值。

Description

用于减少睡眠状态泄漏电流的电路和方法

分案申请的相关信息

本案是分案申请。该分案的母案是申请日为2009年2月3日、申请号为200980109325.0、发明名称为“用于减少睡眠状态泄漏电流的电路和方法”的发明专利申请案。

技术领域

本文揭示的发明概念的实施例大体涉及数据处理系统的领域。更明确地说，本文揭示的发明概念的实施例涉及用于减少睡眠状态泄漏电流的电路和方法。

背景技术

电子及计算装置的设计已变得日益集中于电力节省以便改进包括电池寿命或热发射的方面的性能。节省电力的一方面是通过减少电路内发生的电流泄漏量。电路固有地具有经由不同组件的电流泄漏。举例来说，在数字逻辑中，每一门随时间经过而泄漏某一量的电流。较高泄漏意味着较高电力消耗。一个用于减少泄漏电流的电路状态是备用状态或睡眠状态，在所述状态中电路不在使用中但可在稍后时间使用。因此，睡眠状态允许电路通过停止电路的有效操作(例如，多个组件的有效切换)并等待从睡眠状态置于非睡眠状态中而节省电力。因此，可在睡眠状态中保留电路中现存的值，直到电路脱离睡眠状态为止。因此，值不被加载到电路中或由电路重新计算，因为当脱离非睡眠状态时所述值已存在于电路中。

与使电路断电相比，睡眠状态的优点为，与初始化电路相比电路较容易从睡眠状态进入非睡眠状态中。在初始化期间，电路加载或计算将在睡眠状态中被存储的值。因此，在初始化期间损失时间及电力。但当电路处于睡眠状态时，电流可从电路组件泄漏，因为仍可能将电力施加到所述组件。因此，在睡眠状态期间电路中仍存在泄漏电流。

在一种方法中，可通过在睡眠状态期间将电路的不同节点置于预定逻辑值来减少总泄漏电流。举例来说，电路的节点处的逻辑1可具有比在所述节点处具有逻辑0的电路更低的泄漏电流。此外，然而，应保留电路中某些节点的值，同时迫使电路的其它各个节点为一逻辑值。

在所述方法的一个实施方案中，在预定义节点的每一者处插入逻辑AND门，其中当电路将进入睡眠状态时将输入降低到逻辑0。因此，预定义节点被分裂使得到AND门的输入保留一值，而来自AND门的输出迫使节点到预定逻辑值。另外，将等于节点数目的若干AND门添加到电路，因此向电路添加更多逻辑。所述实施方案的一个问题是，所插入的门本身泄漏。除增加电路尺寸及使电路时序降级之外，所插入的门也可实质上增加电力消耗。

在另一实施方案中，修改现存逻辑门以便添加与门的上拉堆叠(pull up stack)串联的晶体管及与下拉堆叠(pull down stack)并联的另一晶体管，或反之亦然。因此，晶体管允许将门的输出迫到逻辑1或逻辑0。但问题是，可能不使用常规单元库(celllibrary)，且经修改的门较慢且需要较大面积。在另一实施方案中，使用电路的预先存在的扫描链以便扫描输入预定义输出向量到电路的锁存器中，从而迫使锁存器的输出到特定值。所述实施方案的一个问题是，扫描输入向量花费多个切换锁存器的步骤。因此，将向量扫描到链中花费时间且汲取电力。

发明内容

在一实施例中，描述一种用于减少睡眠状态电流泄漏的电路。描述一种用于减少睡眠状态电流泄漏的电路。所述电路包括选自锁存器、触发器、比较器、多路复用器或加法器中的至少一者的硬件单元。所述硬件单元包括第一节点。所述硬件单元进一步包括耦合到所述第一节点的睡眠启用组合逻辑，其中在睡眠状态期间保留所述第一节点的值。

本文揭示的一个或一个以上实施例的优点可包括电路的最小尺寸增加、不需要特殊逻辑门库、将电路从睡眠状态置于非睡眠状态的速度，及在睡眠状态期间电路的减少的电力消耗(泄漏电流)。

提及此说明性实施例并非为了限制或界定本文揭示的发明概念，而是为了提供实例以辅助对本发明的理解。在审阅整个申请案之后，本发明的其它方面、优点及特征将变得显而易见，申请案包括以下部分：附图说明、具体实施方式及权利要求书。

附图说明

当参看附图阅读以下具体实施方式时，更好地理解本文揭示的当前发明概念的这些及其它特征、方面及优点，其中：

图1是说明具有睡眠启用NAND门的实例硬件单元的示意图。

图2是说明具有睡眠启用NOR门的图1的实例硬件单元的示意图。

图3是说明具有睡眠启用多路复用器的图1的实例硬件单元的示意图。

图4是说明具有睡眠启用OR门的图1的实例硬件单元的示意图。

图5是说明具有睡眠启用NAND门的第二实例硬件单元的示意图。

图6是说明具有睡眠启用NAND门的第三实例硬件单元的示意图。

图7是说明具有睡眠启用NAND门的第四实例硬件单元的示意图。

图8是说明用于操作图1-7中的睡眠启用组合逻辑的示范性方法的流程图。

图9是说明用于启用图1-7中的睡眠启用组合逻辑的示范性方法的流程图。

图10是说明用于操作图1-5中的睡眠启用组合逻辑的示范性方法的流程图。

图11是说明并入有可包括睡眠启用组合逻辑的数字电路(例如，数字信号处理器)的实例便携式通信装置的总图。

图12是说明并入有可包括睡眠启用组合逻辑的数字电路(例如，数字信号处理器)的实例蜂窝式电话的总图。

图13是说明并入有可包括睡眠启用组合逻辑的数字电路(例如，数字信号处理器)的实例无线因特网协议电话的总图。

图14是说明并入有可包括睡眠启用组合逻辑的数字电路(例如，数字信号处理器)的实例便携式数字助理的总图。

图15是说明并入有可包括睡眠启用组合逻辑的数字电路(例如，数字信号处理器)的实例音频文件播放器的总图。

具体实施方式

在整个描述中，出于解释的目的，陈述许多特定细节以便提供对本文揭示的发明概念的详尽理解。然而，所属领域的技术人员将明了，可在没有所述特定细节中的一些的情况下实践本文揭示的发明概念。在其它例子中，以框图形式展示众所周知的结构及装置以避免混淆本文揭示的发明概念的基本原理。

本文揭示的发明概念的实施例涉及睡眠状态泄漏电流减少的电路和方法。在减少电路的泄漏电流时，可选择电路的节点以迫使其到预定逻辑状态。如先前所陈述，处于不同逻辑状态的节点影响电路的泄漏电流。在一个实施例中，电路中复数个硬件单元的输出可为电路的选定节点，其中硬件单元的输出耦合到后续电路的输入。复数个硬件单元可为包括常规输出驱动器的复数个电路组件。一个实例输出驱动器为反相器。其它实例可包括(但不限于)例如NAND或NOR门的常规逻辑门、锁存器、加法器、电压电平移位器及比较器。

通过用经配置以接收睡眠信号的睡眠启用组合逻辑替代硬件单元的常规输出驱动器(其可为反相器、NAND门、NOR门，或另一常规组合逻辑门)，可保留硬件单元的输出值，同时迫使到后续电路的输入为预定逻辑值。因此，不将额外数目的门添加到电路，因为预先存在的门可被替代。在一个实施例中，睡眠启用组合逻辑包括(但不限于)NAND门、NOR门、AND门、OR门或多路复用器，其中组合逻辑的一个输入耦合到硬件单元的输出，且另一输入连接到睡眠信号，所述睡眠信号使睡眠启用组合逻辑能够在非睡眠状态(例如，电路的有效操作)与睡眠状态(例如，当电路被置于休眠中时)之间切换。睡眠启用组合逻辑可替换电路中的一个常规输出驱动器到所有常规输出驱动器。在一个实施例中，通过观察，例如关于哪些地方较多地影响电路的泄漏电流的经验研究来有策略地用睡眠启用组合逻辑替代选择输出驱动器。在另一实施例中，睡眠启用组合逻辑可替代电路中每个常规输出驱动器。

当睡眠信号被停用(例如，逻辑0)时，睡眠启用组合逻辑可将硬件单元的输出值发射到后续电路的输入。另外，睡眠启用组合逻辑可使硬件单元的输出值反相，因此执行一些常规输出驱动器的操作。当睡眠信号被启用(例如，逻辑1)时，睡眠启用组合逻辑可阻止发射硬件单元的输出值(例如，状态“q”)，从而保留硬件单元中或硬件单元的输出节点上的值，且视睡眠启用组合逻辑的类型及配置而定地输出预定逻辑值。举例来说，当睡眠信号被启用时，NOR门输出逻辑0，而当睡眠信号被启用时，NAND门输出逻辑1。

图1-7的示意图说明包括硬件单元及睡眠启用组合逻辑的电路的一部分的实施例。图1-4的示意图说明睡眠启用组合逻辑为耦合到硬件单元102的输出的NAND门104(图1)、NOR门202(图2)、多路复用器302(图3)及OR门402(图4)的实施例。

参看图1，电路100包括耦合到睡眠启用组合逻辑104的硬件单元102。硬件单元102为去除常规位于睡眠启用组合逻辑104的位置处的输出反相器的常规触发器。触发器为能够存储一个或一个以上时钟循环的逻辑值的数字组件。除其它用途之外，触发器可用于在预定数目的时钟循环内持续输出值或延迟值的输出。

在一个实施例中，触发器可接收时钟信号(clk)、扫描输入信号(si)、移位信号及输入值(d)。触发器可输出输出值(q)及扫描输出信号(so)。移位信号可为用于启用扫描链使得值分别输入到触发器的si及so及从所述si及so输出的信号。扫描输入信号(si)可为输入到触发器的扫描链值。扫描输出信号(so)可为来自触发器的扫描链输出信号。移位信号可控制触发器在so上将当前扫描链值移出触发器，并在si上接收新扫描链值。在一个实施例中，前一触发器的so附接到当前触发器的si，使得来自前一触发器的扫描输出值可被扫描到当前触发器中。因此，可使值行进穿过组织成扫描链的触发器序列。当未启用移位时，触发器可操作接收d并输出q(即，扫描链未被启用)。

在一个实施例中，当电路100处于睡眠状态中时，睡眠信号106就为逻辑1。因此，NAND门104的输出108为逻辑1，而与硬件单元102的输出110处的值无关。因此，硬件单元102在睡眠状态期间存储其输出值，且睡眠启用组合逻辑104将逻辑1发射到后续电路的输入。

参看图2，睡眠启用组合逻辑202为NOR门。在此实施例中，当电路100处于睡眠状态时，则睡眠信号204就为逻辑1。因此，NOR门202的输出为逻辑0，而与硬件单元102的输出值无关。

参看图3，睡眠启用组合逻辑302为多路复用器。在此实施例中，当电路100处于睡眠状态时，多路复用器302的输出视输入“v”的值而定为逻辑1或逻辑0。

参看图4，睡眠启用组合逻辑402为OR门。在此实施例中，当电路100处于睡眠状态时，OR门402的输出为逻辑1，而与硬件单元102的输出值无关。

在一个实施例中，输出向量为睡眠启用组合逻辑到电路中的向量输出。举例来说，如果电路中存在四十个睡眠启用组合逻辑，则输出向量可为由四十个睡眠启用组合逻辑输出到电路的四十个节点的四十个位。因此，可针对多个睡眠启用组合逻辑的位值的每一组合确定电路的泄漏电流。在确定电路的针对各个组合的可能泄漏电流之后，可选择在睡眠状态期间将实施的输出向量以便减少将存在于电路中的实际泄漏电流。

将由睡眠启用组合逻辑实施的输出向量的值可帮助确定将使用何种类型或配置的睡眠启用组合逻辑。举例来说，在睡眠状态期间(睡眠信号106等于逻辑1)图1中NAND门104的输出为逻辑1。在睡眠状态期间(睡眠信号204等于逻辑1)图2中NOR门202的输出为逻辑0。因此，如果将实施逻辑1，则可使用NAND门，而如果将实施逻辑0，则可使用NOR门。在另一实施例中，睡眠启用组合逻辑可经配置以在睡眠状态期间输出高阻抗。

图5-7的示意图说明具有耦合到睡眠启用组合逻辑502、602、702的硬件单元500、600、700的各种实施例，其中睡眠信号504、604、704用于启用睡眠启用组合逻辑502、602、702。在图5-7的示意图所示的实施例中，所示的硬件单元500、600、700为锁存器，而无位于睡眠启用组合逻辑502、602、702处的常规输出反相器。

睡眠启用组合逻辑的操作

图8是说明例如图1-7的示意图所示的睡眠启用组合逻辑的操作的示范性方法800的流程图。开始于802，睡眠启用组合逻辑(例如，逻辑104)接收硬件单元(例如，硬件单元102)的输出。前进到804，睡眠启用组合逻辑确定电路是否处于睡眠状态。在一个实施例中，通过电路的睡眠信号是有效还是无效来确定电路是否处于睡眠状态。如先前在一个实施例中所描述，如果睡眠信号为有效(例如，逻辑1)，则电路处于睡眠状态，且睡眠启用组合逻辑被启用。如果睡眠信号为无效(例如，逻辑0)，则电路处于非睡眠状态，且睡眠启用组合逻辑被停用。

图9是说明例如图1-7的示意图所示的当电路置于睡眠状态中时用于启用睡眠启用组合逻辑的示范性方法900的流程图。开始于902，切换或启动睡眠信号(例如，106、204、304、404、504、604、704)。在一个实施例中，电路在接收到控制信号之后开始进入睡眠状态。睡眠信号可为控制信号或响应于接收控制信号的输出。举例来说，当电路将进入睡眠状态时，睡眠信号被启动且控制开始使电路置于睡眠状态中。在另一实例中，电路在接收到进入睡眠状态的控制信号之后启动睡眠信号。何时将发布进入睡眠状态的控制信号的一个实施例包括电路外部的电路或电路的一部分从用户接收电路将进入睡眠状态中的输入。在另一实施例中，电路可确定电路将不执行任何有效操作，或在发布控制信号之前电路已在预定时间量期间无外部输入或空闲。

因此，睡眠信号可在非睡眠状态期间为0，且在睡眠状态期间为1，或反之亦然。在启动睡眠信号之后，在904中经切换的睡眠信号将睡眠启用组合逻辑从非睡眠状态启用到睡眠状态。睡眠启用组合逻辑可在切换睡眠信号后立即或在某一延迟之后被启用。在具有多个睡眠启用组合逻辑的特定实施例中，睡眠信号到达每一睡眠启用组合逻辑的时间可不同。在另一实施例中，从非睡眠状态到睡眠状态(或反之亦然)的延迟对于每一睡眠启用组合逻辑可不同。举例来说，图1中等于逻辑1的睡眠信号106迫使NAND门104输出逻辑1。为了使睡眠启用组合逻辑脱离睡眠状态，在一个实施例中，通过返回先前逻辑值(例如，将睡眠信号从逻辑1切换为逻辑0)来撤消睡眠信号。

返回参看图8，如果电路不处于睡眠状态，则在806中睡眠启用组合逻辑将硬件单元的输出发射到后续电路的输入。如果电路处于睡眠状态，则在808中睡眠启用组合逻辑保留硬件单元的输出值。如先前在保留硬件单元的输出值的一个实施例中所描述，睡眠启用组合逻辑可阻止将输出值发射到后续电路的输入。因此，在睡眠状态期间输出值可存储在硬件单元中或硬件单元的输出节点上。前进到810，当睡眠信号为有效时(例如，逻辑1)，睡眠启用组合逻辑将预定逻辑状态发射到后续电路的输入。所述过程可接着回复到802并针对从硬件单元接收的每一信号重复。

图10是说明睡眠启用组合逻辑的操作的另一示范性方法1000的流程图。在图10的流程图所说明的方法1000中，睡眠启用组合逻辑在非睡眠状态期间除发射硬件单元的输出之外还使硬件单元的输出值反相。

开始于1002，睡眠启用组合逻辑(例如，逻辑104)接收硬件单元(例如，硬件单元102)的输出。前进到1004，睡眠启用组合逻辑确定电路是否处于睡眠状态。在一个实施例中，由电路的睡眠信号是有效还是无效来确定电路是否处于睡眠状态。如先前在一个实施例中所描述，如果睡眠信号为有效(例如，逻辑1)，则电路处于睡眠状态，且睡眠启用组合逻辑被启用。如果睡眠信号为无效(例如，逻辑0)，则电路处于非睡眠状态，且睡眠启用组合逻辑被停用。

如果电路不处于睡眠状态，则在1006中睡眠启用组合逻辑使硬件单元的输出值反相。如先前所描述，睡眠启用组合逻辑可在电路处于非睡眠状态时执行被替代的常规反相器的功能(例如，使值从一种逻辑状态反相到另一逻辑状态)。在一个实施例中，NAND及NOR门经配置以使其输出反相。举例来说，对于两输入NAND门，两个输入经AND运算并反相。因此，如果输入为0及1，则AND运算等于0且反相产生由NAND门输出的1。在另一实例中，对于两输入NOR门，两个输入经OR运算并反相。因此，如果输入为0及1，则OR运算等于1且反相产生由NOR门输出的0。因此，对于图1中的NAND门104，当睡眠信号106为逻辑0时，概念上，睡眠信号反相为逻辑1且与硬件单元102的输出进行AND运算。由于经反相睡眠信号为逻辑0，所以AND运算的值为硬件单元102的输出值。因此，使AND运算值反相产生硬件单元102的经反相输出值108，如由NAND门104所发射。

返回参看图10，在1008中睡眠启用组合逻辑将经反相值发射到后续电路的输入。如果在1004中电路处于睡眠状态，则在1010中睡眠启用组合逻辑保留硬件单元的输出值。如先前在保留硬件单元的输出值的一个实施例中所描述，睡眠启用组合逻辑可阻止将输出值发射到后续电路的输入。因此，在睡眠状态期间输出值可存储在硬件单元中或硬件单元的输出节点上。前进到1012，当睡眠信号为有效时(例如，逻辑1)，睡眠启用组合逻辑将预定逻辑状态发射到后续电路的输入。所述过程可接着回复到1002并针对从硬件单元接收的每一信号重复。

包括上述特征的实例装置

睡眠启用组合逻辑可包括于例如处理器的任何数字电路中。图11-15的总图说明可并入有睡眠启用组合逻辑以在睡眠状态期间实施输出向量的实例装置。

图11是说明便携式通信装置1100的示范性实施例的图。如图11的总图中所说明，便携式通信装置包括芯片上(on-chip)系统1102，所述芯片上系统1102包括数字信号处理器(DSP)1104。图11的总图还展示耦合到数字信号处理器1104及显示器1110的显示器控制器1106。此外，输入装置1110耦合到DSP 1104。如图所示，存储器1112耦合到DSP 1104。另外，编码器/解码器(CODEC(编解码器))1114可耦合到DSP 1104。扬声器1116及麦克风1118可耦合到CODEC 1114。

图11的总图进一步说明耦合到数字信号处理器1104及无线天线1122的无线控制器1120。在特定实施例中，电力供应(power supply)1124耦合到芯片上系统602。此外，在如图6中说明的特定实施例中，显示器626、输入装置630、扬声器1116、麦克风1118、无线天线1122及电力供应1124在芯片上系统1102外部。然而，每一者耦合到芯片上系统1102的一组件。

在特定实施例中，DSP 1104包括睡眠启用组合逻辑以便在睡眠状态期间实施输出向量并保留硬件单元的值。举例来说，当装置1100被置于睡眠状态时，切换睡眠启用组合逻辑的睡眠信号(启用睡眠启用组合逻辑)且由多个所述睡眠启用组合逻辑输出输出向量以便减少泄漏电流并因此保存电力供应1124。在一个实施例中，DSP 1104可包括睡眠控制器1162以切换睡眠启用组合逻辑。因此，当DSP 1104可接收睡眠信号或其它信号时，睡眠控制器1162接收信号并控制睡眠启用组合逻辑。举例来说，在图1-7中睡眠控制器可发送睡眠信号以启动睡眠启用组合逻辑。在另一实施例中，睡眠控制器可位于DSP 1104外部。

图12是说明蜂窝式电话1200的示范性实施例的图。如图所示，蜂窝式电话1200包括芯片上系统1202，所述芯片上系统1202包括耦合在一起的数字基带处理器1204及模拟基带处理器1206。在特定实施例中，数字基带处理器1204为数字信号处理器。如图12的总图中所说明，显示器控制器1208及触摸式屏幕控制器1210耦合到数字基带处理器1204。芯片上系统1202外部的触摸式屏幕显示器1212又耦合到显示器控制器1208及触摸式屏幕控制器1210。

图12的总图进一步说明视频编码器1214(例如，逐行倒相(phase alternatingline，PAL)编码器、顺序传送彩色与记忆制(sequential couleur a memoire，SECAM)编码器或国家电视制式委员会(national television system(s)committee，NTSC)编码器)耦合到数字基带处理器1204。此外，视频放大器1216耦合到视频编码器1214及触摸式屏幕显示器1212。又，视频端口1218耦合到视频放大器1216。如图12的总图中所描绘，通用串行总线(USB)控制器1220耦合到数字基带处理器1204。又，USB端口1222耦合到USB控制器1220。存储器1224及用户身份模块(SIM)卡1226还可耦合到数字基带处理器1204。此外，如图12的总图所示，数码相机1228可耦合到数字基带处理器1204。在示范性实施例中，数码相机1228为电荷耦合装置(CCD)相机或互补金属-氧化物半导体(CMOS)相机。

如图12的总图中进一步说明，立体声音频CODEC 1230可耦合到模拟基带处理器1206。此外，音频放大器1232可耦合到立体声音频CODEC 1230。在示范性实施例中，第一立体声扬声器1234及第二立体声扬声器1236耦合到音频放大器1232。麦克风放大器1238还可耦合到立体声音频CODEC 1230。另外，麦克风1240可耦合到麦克风放大器1238。在特定实施例中，调频(FM)无线电调谐器1242可耦合到立体声音频CODEC 1230。又，FM天线1244耦合到FM无线电调谐器1242。此外，立体声耳机1246可耦合到立体声音频CODEC 1230。

图12的总图进一步说明射频(RF)收发器1248可耦合到模拟基带处理器1206。RF开关1250可耦合到RF收发器1248及RF天线1252。小键盘1254可耦合到模拟基带处理器1206。又，具有麦克风的单声道头戴式耳机1256可耦合到模拟基带处理器1206。此外，振动器装置1258可耦合到模拟基带处理器1206。图12的总图还展示电力供应1260可耦合到芯片上系统1202。在特定实施例中，电力供应1260为将电力提供到蜂窝式电话1200的各种组件的直流(DC)电力供应。此外，在特定实施例中，所述电力供应为可再充电DC电池或从耦合到AC电源(power source)的交流(AC)到DC变压器导出的DC电力供应。

如图12的总图中所描绘，触摸式屏幕显示器1212、视频端口1218、USB端口1222、相机1228、第一立体声扬声器1234、第二立体声扬声器1236、麦克风1240、FM天线1244、立体声耳机1246、RF开关1250、RF天线1252、小键盘1254、单声道头戴式耳机1256、振动器1258及电力供应1260可在芯片上系统1202外部。

在特定实施例中，数字基带处理器1204可包括睡眠启用组合逻辑以便在睡眠状态期间实施输出向量以减少泄漏电流并保留硬件单元值，以便保存来自电力供应1260的电力。在一个实施例中，DSP 1204可包括睡眠控制器1262以切换睡眠启用组合逻辑。因此，当DSP 1204接收睡眠信号或其它信号时，睡眠控制器1262接收信号并控制睡眠启用组合逻辑。举例来说，在图1-7中睡眠控制器可发送睡眠信号以启动睡眠启用组合逻辑。在另一实施例中，睡眠控制器可位于DSP 1204外部。

图13是说明无线因特网协议(IP)电话1300的示范性实施例的图。如图所示，无线IP电话1300包括芯片上系统1302，所述芯片上系统1302包括数字信号处理器(DSP)1304。显示器控制器1306可耦合到DSP 1304，且显示器1308耦合到显示器控制器1306。在示范性实施例中，显示器1308为液晶显示器(LCD)。图13进一步展示小键盘1310可耦合到DSP 1304。

快闪存储器1312可耦合到DSP 1304。同步动态随机存取存储器(SDRAM)1314、静态随机存取存储器(SRAM)1316及电可擦除可编程只读存储器(EEPROM)1318还可耦合到DSP1304。图13的总图还展示发光二极管(LED)1320可耦合到DSP 1304。另外，在特定实施例中，语音CODEC 1322可耦合到DSP 1304。放大器1324可耦合到语音CODEC 1322，且单声道扬声器1326可耦合到放大器1324。图13的总图进一步说明耦合到语音CODEC 1322的单声道头戴式耳机1328。在特定实施例中，单声道头戴式耳机1328包括麦克风。

无线局域网络(WLAN)基带处理器1330可耦合到DSP 1304。RF收发器1332可耦合到WLAN基带处理器1330，且RF天线1334可耦合到RF收发器1332。在特定实施例中，蓝牙控制器1336还可耦合到DSP 1304，且蓝牙天线1338可耦合到控制器1336。图13的总图还展示USB端口1340还可耦合到DSP 1304。此外，电力供应1342耦合到芯片上系统1302并将电力提供到无线IP电话1300的各种组件。

如图13的总图中所指示，显示器1308、小键盘1310、LED 1320、单声道扬声器1326、单声道头戴式耳机1328、RF天线1334、蓝牙天线1338、USB端口1340，及电力供应1342可在芯片上系统1302外部，且耦合到芯片上系统1302的一个或一个以上组件。在特定实施例中，DSP 1304可包括睡眠启用组合逻辑以便在睡眠状态期间实施输出向量以减少泄漏电流并保留硬件单元值，以便保存来自电力供应1342的电力。在一个实施例中，DSP 1304可包括睡眠控制器1362以切换睡眠启用组合逻辑。因此，当DSP 1304可接收睡眠信号或其它信号时，睡眠控制器1362接收信号并控制睡眠启用组合逻辑。举例来说，在图1-7中睡眠控制器可发送睡眠信号以启动睡眠启用组合逻辑。在另一实施例中，睡眠控制器可位于DSP 1304外部。

图14是说明便携式数字助理(PDA)1400的示范性实施例的图。如图所示，PDA 1400包括芯片上系统1402，所述芯片上系统1402包括数字信号处理器(DSP)1404。触摸式屏幕控制器1406及显示器控制器1408耦合到DSP 1404。此外，触摸式屏幕显示器1410耦合到触摸式屏幕控制器1406并耦合到显示器控制器1408。图14的总图还指示小键盘1412可耦合到DSP 1404。

在特定实施例中，立体声音频CODEC 1426可耦合到DSP 1404。第一立体声放大器1428可耦合到立体声音频CODEC 1426，且第一立体声扬声器1430可耦合到第一立体声放大器1428。另外，麦克风放大器1432可耦合到立体声音频CODEC 1426，且麦克风1434可耦合到麦克风放大器1432。图14的总图进一步展示第二立体声放大器1436可耦合到立体声音频CODEC 1426，且第二立体声扬声器1438可耦合到第二立体声放大器1436。在特定实施例中，立体声耳机1440还可耦合到立体声音频CODEC 1426。

图14的总图还说明802.11控制器1442可耦合到DSP 1404，且802.11天线1444可耦合到802.11控制器1442。此外，蓝牙控制器1446可耦合到DSP 1404，且蓝牙天线1448可耦合到蓝牙控制器1446。USB控制器1450可耦合到DSP 1404，且USB端口1452可耦合到USB控制器1450。另外，智能卡1454(例如，多媒体卡(MMC)或安全数字卡(SD))可耦合到DSP 1404。此外，电力供应1456可耦合到芯片上系统1402并可将电力提供到PDA 1400的各种组件。

如图14的总图中所指示，显示器1410、小键盘1412、IrDA端口1422、数码相机1424、第一立体声扬声器1430、麦克风1434、第二立体声扬声器1438、立体声耳机1440、802.11天线1444、蓝牙天线1448、USB端口1452，及电力供应1450可在芯片上系统1402外部，且耦合到芯片上系统上的一个或一个以上组件。在特定实施例中，DSP 1404可包括睡眠启用组合逻辑以便在睡眠状态期间实施输出向量以减少泄漏电流并保留硬件单元值，以便保存来自电力供应1456的电力。在一个实施例中，DSP 1404可包括睡眠控制器1462以切换睡眠启用组合逻辑。因此，当DSP 1404可接收睡眠信号或其它信号时，睡眠控制器1462接收信号并控制睡眠启用组合逻辑。举例来说，在图1-7中睡眠控制器可发送睡眠信号以启动睡眠启用组合逻辑。在另一实施例中，睡眠控制器可位于DSP 1404外部。

图15是说明音频文件播放器(例如，MP3播放器)1500的示范性实施例的图。如图所示，音频文件播放器1500包括芯片上系统1502，所述芯片上系统1502包括数字信号处理器(DSP)1504。显示器控制器1506可耦合到DSP 1504，且显示器1508耦合到显示器控制器1506。在示范性实施例中，显示器1508为液晶显示器(LCD)。小键盘1510可耦合到DSP 1504。

如图15的总图中进一步描绘，快闪存储器1512及只读存储器(ROM)1514可耦合到DSP 1504。另外，在特定实施例中，音频CODEC 1516可耦合到DSP 1504。放大器1518可耦合到音频CODEC 1516，且单声道扬声器1520可耦合到放大器1518。图15的总图进一步指示麦克风输入1522及立体声输入1524还可耦合到音频CODEC 1516。在特定实施例中，立体声耳机1526还可耦合到音频CODEC 1516。

USB端口1528及智能卡1530可耦合到DSP 1504。另外，电力供应1532可耦合到芯片上系统1502并可将电力提供到音频文件播放器1500的各种组件。

如图15的总图中所指示，显示器1508、小键盘1510、单声道扬声器1520、麦克风输入1522、立体声输入1524、立体声耳机1526、USB端口1528，及电力供应1532在芯片上系统1502外部，且耦合到芯片上系统1502上的一个或一个以上组件。在特定实施例中，数字信号处理器1504可包括睡眠启用组合逻辑以便在睡眠状态期间实施输出向量以减少泄漏电流并保留硬件单元值，以便保存来自电力供应1532的电力。在一个实施例中，DSP 1504可包括睡眠控制器1562以切换睡眠启用组合逻辑。因此，当DSP 1504可接收睡眠信号或其它信号时，睡眠控制器1562接收信号并控制睡眠启用组合逻辑。举例来说，在图1-7中睡眠控制器可发送睡眠信号以启动睡眠启用组合逻辑。在另一实施例中，睡眠控制器可位于DSP 1504外部。

总述

已仅出于说明及描述的目的呈现本文揭示的发明概念的实施例的以上描述，且不希望所述描述为详尽的或将本文揭示的发明概念限于所揭示的精确形式。所属领域的技术人员可在不脱离本文揭示的发明概念的精神及范围的情况下明了许多修改及改变。

Claims (19)

1.一种用于减少睡眠状态泄漏电流的电路，其包含：

多个硬件单元，每一硬件单元选自锁存器、触发器、比较器、多路复用器或加法器中的至少一者，每一硬件单元包含节点；以及

多个睡眠启用组合逻辑，其耦合到所述多个硬件单元的所述节点，其中在睡眠状态期间保留每个节点的值，

其中，当所述多个睡眠启用组合逻辑被启用时耦合到所述多个硬件单元的所述节点的所述多个睡眠启用组合逻辑的组合输出输出向量的预定义值，所述输出向量包括耦合到所述多个硬件单元的所述节点的所述多个睡眠启用组合逻辑向所述电路的节点输出的位值，针对耦合到所述多个硬件单元的所述节点的所述多个睡眠启用组合逻辑的所述位值的每一组合确定所述电路的可能泄漏电流，以及，基于针对所述位值的每一组合所确定的所述电路的可能泄漏电流来选择所述输出向量的所述预定义值，

其中所述多个睡眠启用组合逻辑在非睡眠状态期间将所述多个硬件单元的所述节点的值发射到所述电路的所述节点。

2.根据权利要求1所述的电路，其中所述输出向量取决于所述电路的设计模式、所述电路的模拟或所述电路的制造工艺技术中的至少一者。

3.根据权利要求1所述的电路，其中所述多个睡眠启用组合逻辑经配置以当所述多个睡眠启用组合逻辑未被启用时使所述多个硬件单元的所述节点的所述值反相。

4.根据权利要求3所述的电路，其进一步包含睡眠信号作为到所述多个睡眠启用组合逻辑的输入以启用所述多个睡眠启用组合逻辑。

5.根据权利要求1所述的电路，其中所述多个睡眠启用组合逻辑的类型是从NAND门、NOR门、AND门、OR门或多路复用器中的至少一者中选择的。

6.根据权利要求1所述的电路，其中所述多个睡眠启用组合逻辑经配置以替代所述多个硬件单元的输出反相器。

7.根据权利要求1所述的电路，其中所述多个睡眠启用组合逻辑经配置以当被启用时输出逻辑1、逻辑0或可编程逻辑值。

8.一种用于减少睡眠状态泄漏电流的方法，其包含：

由多个睡眠启用组合逻辑中的耦合到电路的多个硬件单元中的每一硬件单元的节点的一睡眠启用组合逻辑在睡眠状态期间保留所述硬件单元的所述节点的节点值，其中所述多个硬件单元中的每一硬件单元选自锁存器、触发器、比较器、多路复用器或加法器中的至少一者；

针对耦合到所述多个硬件单元的所述节点的所述多个睡眠启用组合逻辑的位值的每一组合，确定所述电路的可能泄漏电流；

基于针对所述位值的每一组合所确定的所述电路的可能泄漏电流来选择输出向量的预定义值，其中，所述输出向量包括耦合到所述多个硬件单元的所述节点的所述多个睡眠启用组合逻辑向所述电路的节点输出的位值；

由耦合到所述多个硬件单元的所述节点的所述多个睡眠启用组合逻辑的组合在所述睡眠状态期间输出所述输出向量的所述预定义值；以及

在非睡眠状态期间通过所述多个睡眠启用组合逻辑将所述多个硬件单元的所述节点的值发射到所述电路的所述节点。

9.根据权利要求8所述的方法，其进一步包含在所述非睡眠状态期间通过所述多个睡眠启用组合逻辑使所述多个硬件单元的所述节点值反相。

10.根据权利要求9所述的方法，其进一步包含在将所述多个硬件单元置于所述睡眠状态中之后即刻启用所述多个睡眠启用组合逻辑。

11.根据权利要求8所述的方法，其中所述输出向量取决于所述电路的设计模式、所述电路的模拟或所述电路的制造工艺技术中的至少一者。

12.根据权利要求8所述的方法，其进一步包含用所述多个睡眠启用组合逻辑替代所述多个硬件单元的输出反相器。

13.根据权利要求8所述的方法，其进一步包含配置所述多个睡眠启用组合逻辑以输出逻辑1、逻辑0和可编程逻辑值中的一者。

14.根据权利要求8所述的方法，其进一步包含从NAND门、NOR门、AND门、OR门或多路复用器中的至少一者中选择所述多个睡眠启用组合逻辑的类型。

15.根据权利要求8所述的方法，其进一步包含产生作为所述多个睡眠启用组合逻辑的输入以启用所述多个睡眠启用组合逻辑的睡眠信号。

16.一种用于减少睡眠状态泄漏电流的设备，其包含：

用于由多个睡眠启用组合逻辑中的耦合到电路的多个硬件单元中的每一硬件单元的节点的一睡眠启用组合逻辑在睡眠状态期间保留所述硬件单元的所述节点的节点值的装置，其中所述多个硬件单元中的每一硬件单元选自锁存器、触发器、比较器、多路复用器或加法器中的至少一者；

用于针对耦合到所述多个硬件单元的所述节点的所述多个睡眠启用组合逻辑的位值的每一组合，确定所述电路的可能泄漏电流的装置；

用于基于针对所述位值的每一组合所确定的所述电路的可能泄漏电流来选择输出向量的预定义值的装置，其中，所述输出向量包括耦合到所述多个硬件单元的所述节点的所述多个睡眠启用组合逻辑向所述电路的节点输出的位值；

用于由耦合到所述多个硬件单元的所述节点的所述多个睡眠启用组合逻辑的组合在所述睡眠状态期间输出所述输出向量的所述预定义值的装置；以及

用于在非睡眠状态期间通过所述多个睡眠启用组合逻辑将所述多个硬件单元的所述节点的值发射到所述电路的所述节点的装置。

17.根据权利要求16所述的设备，其进一步包含用于在所述非睡眠状态期间使所述多个硬件单元的所述节点值反相的装置。

18.根据权利要求16所述的设备，其中所述输出向量取决于所述电路的设计模式、所述电路的模拟或所述电路的制造工艺技术中的至少一者。

19.根据权利要求16所述的设备，其中当被启用时所述预定义值为逻辑1、逻辑0或可编程逻辑值中的一者。

Images