JP2013255322A - 電子装置 - Google Patents

Abstract

【課題】ＰＷＭ駆動トランジスタを内蔵する通風モーターファンの無効電流と騒音を低減する。
【解決手段】ＰＷＭ駆動トランジスタとプルアップバイアス抵抗と入力ダイオード内蔵の通風モーターファンと３３ｋＨｚ以上の水平同期信号パルスの発生手段とを有する映像用の電子装置において、ＰＷＭ駆動制御入力を結合容量と直流電圧シフトダイオードとの並列接続でＰＷＭ駆動制御入力を駆動する７ＷＧの論理回路と接続し、ＰＷＭ駆動制御入力駆動論理回路の電源電圧を＋１．８Ｖとし、３３ｋＨｚ以上の水平同期信号パルスをＰＷＭ駆動制御入力駆動論理回路に接続する。
【選択図】図１

Description

本発明は、電子装置の改良に関するものである。

ＣＣＤ（Charge Coupled Device）撮像素子から出力された信号から雑音を除去するＣＤＳ（Correlated Double Sampling）と暗電流補正と利得可変増幅回路（Automatic Gain Control以下ＡＧＣ）とデジタル映像信号Ｖｉに変換するＡＤＣ（Analog Digital Converter）とを内蔵したＡＦＥ（Analog Front End）が普及し、ＡＦＥのＡＤＣ階調は従来１０ビットだったが、１２ビットや１４ビットが一般化した。さらに駆動回路や読み出し回路を統合し高速読み出しを可能にしたＣＭＯＳ（Complementary Metal Oxicide Semiconductor）撮像素子の改良も進んできた。
さらにデジタル信号処理回路の集積化が進み、複数ラインの出力信号を記憶し算術処理することが、映像専用のメモリ集積ＤＳＰだけでなく、安価な汎用のＦＰＧＡ(Field Programmable Gate Array)でも容易に実現できる様になった。ＨＤＴＶ（High Definition TeleVision）カメラや高速撮像ＨＤＴＶカメラや記録部付ＨＤＴＶカメラやInternet Protocol（以下ＩＰ）伝送部付ＨＤＴＶカメラやより高精細の２Ｋ×４Ｋカメラや４Ｋ×８ＫカメラやＨＤＤ（Hard Disk Drive）を用いた非圧縮の記録装置も製品化された。平面映像表示装置も、より高精細の２Ｋ×４Ｋや４Ｋ×８Ｋの表示や高速表示や超薄型化が進んできた。
しかし、高速読み出しＣＣＤ撮像素子、ＣＭＯＳ撮像素子、小型高速大容量ＨＤＤおよび超薄型で高精細または高速表示の平面映像表示装置の電子冷却は、放熱が困難であり、通風モーターファン（以下ファン）で空気を対流させている。
また、放送用映像・音声信号や放送用映像・音声ファイルデータをデジタル変復調して伝送する日本国内でＦＰＵと称され、海外ではMicro Wave Linkと呼ばれる可搬型の映像伝送装置も、デジタル変復調の信号処理量が多い事とデジタル変復調のピーク電力まで高周波電力増幅器に高い直線性が必要なため、約１００W程度の消費電力となり、放熱が困難であり、ファンで空気を対流させている。
つまり、撮像装置、映像表示装置、映像伝送装置または記録装置等の放熱が困難な電子装置は、ファンで空気を対流させている。
ところで、上記の電子装置で可搬型の電子装置は、おおよそ１０．５Ｖから１７Ｖ程度のバッテリ電圧（以下１２Ｖ電圧）を電源電圧としている。上記のＣＣＤ撮像素子の水平転送電極の駆動回路の電源電圧は、ＴＴＬ論理回路電源電圧の＋５Ｖを越える電圧電源が多いが、ＴＴＬ論理回路電源電圧の＋５Ｖの７割（＋３．５Ｖ）以下の低電圧電源まで、異なった電源電圧が用いられている。ＣＭＯＳ撮像素子の電源電圧は、ＴＴＬ論理回路電源電圧の＋５Ｖの７割（＋３．５Ｖ）以下の低電圧電源が多い。

ところで、高効率な通風用にＰＷＭ駆動トランジスタ内蔵ファンがあり、プルアップバイアス抵抗と入力抵抗とを内蔵するタイプとプルアップバイアス抵抗と入力ダイオードとを内蔵するタイプとプルアップバイアス抵抗とプルダウンバイアス抵抗と入力抵抗とを内蔵するタイプがある。（非特許文献１−３参照）

上記ＰＷＭ駆動トランジスタとプルアップバイアス抵抗と入力抵抗とを内蔵する通風ファンのＰＷＭ駆動入力は容量接続し接地ダイオードで直流再生させ、ＰＷＭ駆動トランジスタ導通時に正電圧にクランプされＰＷＭ駆動トランジスタ非導通時は負電圧となりＰＷＭ駆動トランジスタ非導通時は無効電流が流れずに消費電力が減少することも示唆されている（特許文献１の段落００３１参照）。しかし、図等の具体的技術は記載されていない。
さらに、ＰＷＭ駆動トランジスタ導通時に正電圧にクランプされＰＷＭ駆動トランジスタ非導通時は負電圧となる分、ＰＷＭ駆動入力の導通時電圧が４．４Ｖ以下となり、不足し、ＰＷＭ駆動トランジスタのターンオンが遅くなり、かえってＰＷＭ駆動の無効電流が増加してしまう。
また、入力ダイオード内蔵のＰＷＭ駆動トランジスタとプルアップバイアス抵抗内蔵ファンは、非導通時は負電圧とする必要もなく、非導通時は負電圧とすると、ＰＷＭ駆動入力が＋０．６Ｖ以上になってからプルアップバイアス抵抗でＰＷＭ駆動トランジスタがターンオンされるため、ＰＷＭ駆動トランジスタのターンオンが遅くなり、かえってＰＷＭ駆動の無効電流が増加する。

特開２０１０−２２６６３２号公報

山陽電気製SanAce40GA高風量 低消費電力ファン9GA0412P6G001 http://db.sanyodenki.co.jp/product_db/coolingfan/dcfan/dc_fan_detail.php?master_id=3022 山陽電気製SanAce40GA高風量 低消費電力ファン9GA0412P7G001 httpdb.sanyodenki.co.jpproduct_dbcoolingfandcfandc_fan_detail.phpmaster_id=3030 山陽電気製SanAce60CRA二重反転ファン9CRA0612P0S001 httpdb.sanyodenki.co.jpproduct_dbcoolingfandcfandc_fan_detail.phpmaster_id=3107

通風モーターファンをＰＷＭ駆動するトランジスタの無効電流を低減することが本発明の目的である。

本発明は、上記課題を解決するため、（２０ｋＨｚ以上のＰＷＭ制御パルス等のＩ／Ｏパルスを発生するＣＰＵや１５ｋＨｚのＳＤＴＶ水平同期信号パルスまたは３３ｋＨｚ以上のＨＤＴＶ水平同期信号パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを発生する同期信号発生部等の）パルス発生手段と論理回路とを有する（撮像装置、映像表示装置、映像伝送装置または映像記録装置等の放熱が困難な映像用の）電子装置において、前記パルス発生手段で発生したパルスを前記論理回路の入力に接続し、通風モーターファン（以下ファン）、該ファンをＰＷＭ駆動するトランジスタ、該トランジスタをプルアップバイアスする抵抗および入力抵抗の組み合わせ（ＰＷＭ駆動トランジスタ内蔵ファン）、またはファン、該ファンをＰＷＭ駆動するトランジスタ、該トランジスタをプルアップバイアスする抵抗、該トランジスタをプルダウンバイアスする抵抗および入力抵抗の組み合わせ（ＰＷＭ駆動トランジスタ内蔵ファン）、の少なくとも一つの組み合わせを有し、前記入力抵抗の入力側を結合容量で前記論理回路の出力と接続し、前記入力抵抗の入力側に直流電圧シフトダイオードを接続した構成、またはファン、該ファンをＰＷＭ駆動するトランジスタ、該トランジスタをプルアップバイアスする抵抗および入力ダイオードの組み合わせ（ＰＷＭ駆動トランジスタ内蔵ファン）を有し、前記入力ダイオードの入力側を結合容量と直流電圧シフトダイオードとの並列接続で前記論理回路の出力と接続した構成との少なくとも一方の構成とすることを特徴とする（映像用の）電子装置である。

さらに、３３ｋＨｚ以上の（ＨＤＴＶや２Ｋ×４Ｋカメラや４Ｋ×８Ｋカメラ等の）水平同期信号パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを発生する手段と論理回路とを有する（撮像装置、映像表示装置、映像伝送装置または映像記録装置等の放熱が困難な）映像用の電子装置において、前記水平同期信号パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを前記論理回路の入力に接続し、ファン、該ファンをＰＷＭ駆動するトランジスタ、該トランジスタをプルアップバイアスする抵抗および入力抵抗の組み合わせ（ＰＷＭ駆動制御入力デューティー比０％でも回転する山陽電気製9GA0412P6G001等のファン）を有し、前記入力抵抗の入力側を結合容量で前記論理回路の出力と接続し、前記入力抵抗の入力側に直流電圧シフトダイオードを接続（し、前記論理回路は（７４ＡＣまたは７４ＬＶまたは７４ＶＨＣまたは７ＷＺと等価の）５．４Ｖ電源で動作する論理回路であり前記論理回路の電源電圧を＋５．４Ｖとする構成か、または、前記論理回路は（７４ＡＣまたは７４ＨＣまたはと等価の）６Ｖ電源で動作する論理回路であり前記論理回路の電源電圧を＋６Ｖとする構成、の一方の構成の、前記論理回路はＴＴＬ論理回路電源電圧の＋５Ｖを越える電圧電源で動作する高速論理回路であり、前記論理回路の電源電圧を前記＋５Ｖを越える電源電圧と）する構成とすることを特徴とする映像用の電子装置である。

また、３３ｋＨｚ以上の（ＨＤＴＶや２Ｋ×４Ｋカメラや４Ｋ×８Ｋカメラ等の）水平同期パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを発生する手段と論理回路とを有する（撮像装置、映像表示装置、映像伝送装置または映像記録装置等の放熱が困難な）映像用の電子装置において、前記水平同期信号パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを前記論理回路の入力に接続し、ファン、該ファンをＰＷＭ駆動するトランジスタ、該トランジスタをプルアップバイアスする抵抗および入力ダイオードの組み合わせ（ＰＷＭ駆動制御入力デューティー比０付近でのファン回転数０％の山陽電気製9GA0412P7G001等のファン）を有し、前記入力ダイオードの入力側を結合容量と直流電圧シフトダイオードとの並列接続で論理回路の出力と接続（し、前記論理回路は（７４ＡＣまたは７４ＬＶまたは７４ＶＨＣまたは７ＷＺまたは７４ＬＶＣまたは７ＷＧと等価の）３．３Ｖから２．５Ｖ電源で動作する高速論理回路であり前記論理回路の電源電圧を＋３．３Ｖから＋２．５Ｖとする構成か、または、前記論理回路は（７４ＬＶＸまたは７ＷＧと等価の）２．５Ｖから１．８Ｖ電源で動作する高速論理回路であり前記論理回路の電源電圧を＋２．５Ｖから＋１．８Ｖとする構成の一方の、前記論理回路はＴＴＬ論理回路電源電圧の＋５Ｖの７割（＋３．５Ｖ）以下の低電圧電源で動作する高速論理回路であり、前記論理回路の電源電圧を前記低電圧電源電圧と）する構成とすることを特徴とする映像用の電子装置である。

また、３３ｋＨｚ以上の（ＨＤＴＶや２Ｋ×４Ｋカメラや４Ｋ×８Ｋカメラ等の）水平同期信号パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを発生する手段と論理回路とを有する（撮像装置、映像表示装置、映像伝送装置または映像記録装置等の放熱が困難な）映像用の電子装置において、前記水平同期信号パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを前記論理回路の入力に接続し、おおよそ１０．５Ｖから１７Ｖ程度のバッテリ電圧（以下１２Ｖ電圧）電源で動作するファン、該ファンをＰＷＭ駆動するトランジスタ、該トランジスタをプルアップバイアスする抵抗、該トランジスタをプルダウンバイアスする抵抗および入力抵抗の組み合わせ（ＰＷＭ駆動制御入力デューティー比０％でも回転する山陽電気製9CRA0612P0S001等のファン）を有し、前記入力抵抗の入力側を結合容量で前記論理回路の出力と接続し、前記入力抵抗の入力側に直流電圧シフトダイオードを接続し、前記論理回路は（ＲＤ７４ＨＶ１Ｇ３４またはＴＣ４０００と等価の）１２Ｖ電源で動作する論理回路であり、前記論理回路の電源電圧を＋１２Ｖとする構成を特徴とする映像用の電子装置である。

上記において、映像装置を放熱するファンのＰＷＭ駆動トランジスタの無効電流が低く冷却能力が高くなり、電子装置の温度が低下する。

本発明の一実施例の映像装置の全体構成を示すブロック図（（ａ）単一ＣＣＤ撮像素子、（ｂ）３−ＣＭＯＳ撮像素子） 本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図 本発明の一実施例のＳＢＤ入力の制御入力駆動部の構成を示すブロック図 本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図 本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図 本発明の一実施例の抵抗入力の制御入力駆動部の動作を示す模式図 本発明の一実施例のＳＢＤ入力の制御入力駆動部の動作を示す模式図 本発明の一実施例の抵抗入力の制御入力駆動部の動作を示す模式図 従来の抵抗入力の制御入力駆動部の構成を示すブロック図 従来のＳＢＤ入力の制御入力駆動部の構成を示すブロック図 従来の抵抗入力の制御入力駆動部の構成を示すブロック図 従来の抵抗入力の制御入力駆動部の動作を示す模式図 従来のＳＢＤ入力の制御入力駆動部の動作を示す模式図 従来の抵抗入力の制御入力駆動部の動作を示す模式図

図１は、本発明の一実施例の映像用の電子装置の全体構成を示すブロック図であり、（ａ）はＣＣＤ撮像素子を１つ用いる撮像装置に映像伝送部１９が付属し、（ｂ）は１６は色分解光学系とＣＭＯＳ撮像素子を３つ用いる撮像装置に映像記録部２０と映像表示部２４が付属している。映像伝送部１９と映像記録部２０と映像表示部２４は付属していないでも構わないし、映像伝送部１９は図示しない受信側でも構わない。映像伝送部１９と映像記録部２０と映像表示部２４が単独でも構わない。映像伝送部１９と映像記録部２０と映像表示部２４は、図示しない静止画データや汎用データを入力する汎用の電子装置でも、パルス発生手段と論理回路とＰＷＭ駆動トランジスタ内蔵ファンと放熱フィンと制御入力駆動部を有する構成なら構わない。放熱フィンはある方が良い。

図２Ａと図２Ｃと図２Ｄは本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図であり、図２Ｂは本発明の一実施例のＳＢＤ入力の制御入力駆動部の構成を示すブロック図であり、図３Ａと図３Ｃは本発明の一実施例の抵抗入力の制御入力駆動部の動作を示す模式図であり、図３Ｂは本発明の一実施例のＳＢＤ入力の制御入力駆動部の動作を示す模式図であり、本発明の一実施例の動作を図１〜図３Ｃを参照しつつ説明する。

図１において、１と１８は撮像装置、２は入射光を結像するレンズ等の光学系、３は光学系２から入射した光を電気信号に変換するＣＣＤ撮像素子、４はＣＣＤ撮像素子３から出力された信号から雑音を除去するＣＤＳと暗電流補正と信号の利得を調整するＡＧＣとデジタル映像信号Ｖｉに変換するＡＤＣからなるＡＦＥ、５は映像信号処理部、６はＣＰＵ、７は転送駆動部（ｗ／ＴＧ）、８は温度センサ、１２と１２Ａと１２Ｂと１２Ｃと１２ＤはＰＷＭ駆動トランジスタ内蔵ファン、１４は放熱フィンで、１５と１５Ａと１５Ｂと１５Ｃは制御入力駆動部である。また、９と１０と１１はＣＭＯＳ撮像素子で、１６は色分解光学系で、１７は同期信号発生部（ＴＧ）である。
５は信号Ｖｉに種々の画像処理を施しＨＤＴＶのＳＤＩ（ＨＤ−ＳＤＩ）等の所定方式の映像信号に変換して出力する映像信号処理部、７はＣＣＤ３の駆動を行うためのＣＣＤ転送駆動部（ｗ／ＴＧ）であり、ＣＰＵ６から出力される制御信号に従ってＣＣＤを駆動するタイミング信号と水平同期信号ＨＤ等の各種の同期信号を生成するタイミングジェネレータ（ＴＧ）と、生成されたタイミング信号でＣＣＤを駆動するドライバとを備えており、６は撮像装置１内の各部を制御するＣＰＵ（Central Processing Unit）であり、温度センサ８の撮像素子温度情報に基づきＰＷＭ制御パルスを発生する。温度センサ８の撮像素子温度情報が高温ならＰＷＭ制御パルスはオンの割合が多くなり、温度センサ８の撮像素子温度情報が低温ならＰＷＭ制御パルスはオンの割合が少なくなる。同期信号発生部（ＴＧ）１７はＣＰＵ６から出力される制御信号に従って水平同期信号パルスＨＤ等の各種の同期信号を生成する。ＰＷＭ制御パルスは水平同期信号パルスに同期する方が好ましい。
そして、１５と１５Ａと１５Ｂと１５Ｃの制御入力駆動部は水平同期信号パルスＨＤまたはＰＷＭ制御パルスに基づいて１２と１２Ａと１２Ｂと１２Ｃと１２ＤのＰＷＭ駆動トランジスタ内蔵ファンのトランジスタを駆動する。
さらに冷却手段が放熱フィン１４とパルス駆動部１３で駆動された非特許文献１または２のＰＷＭ駆動トランジスタ内蔵のファン１２であれば高い冷却効率となり、ＣＣＤ撮像素子３やＣＭＯＳ撮像素子９と１０と１１の温度が低下する。

次に、図１において、撮像装置１のＣＣＤ３は光学系２で受光面に結像された入射光をフォトダイオードで光電変換して信号電荷を生成し、垂直転送したのち水平転送しながら信号電荷を電圧変換してＡＦＥ４に出力する。ＡＦＥ４はＣＣＤ３から出力された信号から雑音を除去し暗電流成分を補正し補正した信号を増幅してデジタル映像信号Ｖｉに変換して映像信号処理部５にデジタル映像出力を出力する。撮像装置１８のＣＭＯＳ撮像素子９と１０と１１は光学系２と色分解光学系１６で受光面に結像された入射光を光電変換して補正した信号を増幅してデジタル映像信号Ｖｉに変換して映像信号処理部５にデジタル映像出力を出力する。
図１において、映像信号処理部５の出力はＨＤ−ＳＤＩまたはＨＤＭＩのシリアル映像信号の出力VIDEO OUTでもTransport Stream（ＴＳ）等映像ファイルの出力File OUTでも構わない。

また、図１において、本実施例の映像伝送部では、ＯＦＤＭ−６４ＱＡＭ方式等の所定の変調方式・伝送パラメータにより変復調部２１Ａで変調し、伝送部２２で所定の周波数のＲＦ（Radio Frequency：無線周波数）信号に周波数変換し、図示しないアンテナまたは有線ケーブルから送出される。図示しない受信側では、ＲＦ信号を受信し周波数変換し設定されたＯＦＤＭ−６４ＱＡＭ方式等の所定の復調モードにより復調することにより得られた映像信号または映像ファイルを出力する。伝送部２２で所定のInternet Protocol（ＩＰ）の信号に変換し、図示しないＬＡＮケーブルから送出し、図示しない受信側では、ＩＰ信号を受信し映像信号または映像ファイルを出力しても良い。
１５Ａの制御入力駆動部は変復調部２１Ａで発生された水平同期信号パルスＨＤまたはＣＰＵ６Ａで発生されたＰＷＭ制御パルスに基づいて１２ＡのＰＷＭ駆動トランジスタ内蔵ファンのトランジスタを駆動する。

また、本実施例の映像記録部２０では、映像は、変復調部２１Ｂで符号化し、記録部２３で記録再生され、変復調部２１Ｂで復号化し、映像信号VIDEOまたは映像ファイルFileを記録出力RECORD OUTから出力する。また、１５Ｂの制御入力駆動部は変復調部２１Ｂで発生された水平同期信号パルスＨＤまたはＣＰＵ６Ｂで発生されたＰＷＭ制御パルスに基づいて１２ＢのＰＷＭ駆動トランジスタ内蔵ファンのトランジスタを駆動する。
また、本実施例の映像表示部では、映像は、処理部で処理され、表示部２２で表示される。また、１５Ｃの制御入力駆動部は処理部２５で発生された水平同期信号パルスＨＤまたはＣＰＵ６Ｃで発生されたＰＷＭ制御パルスに基づいて１２ＣのＰＷＭ駆動トランジスタ内蔵ファンのトランジスタを駆動する。

本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図の図２Ａと図２Ｃと図２Ｄと、本発明の一実施例のＳＢＤ（Schotky Barrier Diode）入力の制御入力駆動部の構成を示すブロック図の図２Ｂとにおいて、図２Ａから図２Ｃに図示のトランジスタＱ１は低飽和電圧で高hfeのＮＰＮトランジスタで図２Ｄに図示のトランジスタＱ１ＤはＮｃｈＭＯＳＦＥＴ（Metal oxide Semiconductor Field Effect Transistor）あるが、トランジスタＱ１とトランジスタＱ１ＤはＮＰＮトランジスタでもＮｃｈＭＯＳＦＥＴでも良い。また、１２Ａと１２ＢはＰＷＭ駆動トランジスタ内蔵ファンであり、ＰＷＭ駆動トランジスタ内蔵ファン１２Ａはファン１１とトランジスタＱ１とプルアップバイアス抵抗Ｒ１と入力抵抗Ｒ２とを内蔵し、ＰＷＭ駆動トランジスタ内蔵ファン１２Ｂはファン１１とＰＷＭ駆動トランジスタＱ１とプルアップバイアス抵抗Ｒ１と入力ダイオードＤ１とを内蔵し、ＰＷＭ駆動トランジスタ内蔵ファン１２Ｃはファン１１とトランジスタＱ１とプルアップバイアス抵抗Ｒ１と入力抵抗Ｒ２とプルダウンバイアス抵抗Ｒ３とを内蔵する。パルス駆動部１５ＡはＰＷＭ駆動制御入力を結合容量Ｃ１でＰＷＭ駆動制御入力駆動論理回路ＩＣ１と接続し直流電圧シフトダイオードＤ２，Ｄ３を接続し、パルス駆動部１５ＡはＰＷＭ駆動制御入力を結合容量Ｃ１でＰＷＭ駆動制御入力駆動論理回路ＩＣ２と接続し直流電圧シフトダイオードＤ４を接続し、パルス駆動部１５ＣはＰＷＭ駆動制御入力を結合容量Ｃ１でＰＷＭ駆動制御入力駆動論理回路ＩＣ１と接続し直流電圧シフトダイオードＤ１１からＤ２０を接続する。

本発明の一実施例の構成を示すブロック図の図２Ａから図２Ｄでは、ＰＷＭ駆動トランジスタ内蔵ファン１２Ａから１２Ｄの無効電流と消費電力が減少でき、ＣＣＤ温度が低下する。ＣＣＤ温度が低下するので、暗電流が下がり、面ザラが低減し、実効的に高感度となる。また、ＰＷＭ駆動トランジスタのＰＷＭ駆動入力が２０ｋＨｚ以上の周波数であり、可聴帯域周波数から完全に外れていればＰＷＭ駆動は可聴帯域外となる。また、周波数１５ｋＨｚのＳＤＴＶ水平同期信号パルスと、ＰＷＭ駆動トランジスタのＰＷＭ駆動入力が可聴帯域の上限ならば、ファン回転音以外の余計な雑音は耳障りにならない。水平同期信号パルスとＰＷＭ駆動入力が同期していれば、２周波数のうなりも発生しない。つまり、ＰＷＭ駆動トランジスタのＰＷＭ駆動入力が３３ｋＨｚ以上のＨＤＴＶ水平同期信号パルスまたはまたは該水平同期信号パルスと同期するＰＷＭ制御パルスであれば、ファン回転音以外の余計な雑音が発生しない。

また、ＮＰＮトランジスタはベース電流が引き抜かれるとターンオフする。ＮｃｈＭＯＳＦＥＴ（Field Effect Transistor）はゲート・ソース電荷が引き抜かれるとターンオフする。
そこで、本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図の図２Ａと本発明の一実施例のＳＢＤ入力の制御入力駆動部の構成を示すブロック図の図２Ｂと、従来の抵抗入力の制御入力駆動部の構成を示すブロック図の図４Ａと従来のＳＢＤ入力の制御入力駆動部の構成を示すブロック図の図４Ｂとの相違は、入力パルスと異なる論理回路電源電圧VccHまたはVccLを用い、制御入力パルスの振幅を変更し、容量Ｃ１とダイオードＤ１〜Ｄ４とで制御入力パルスの直流電位をシフトすることである。
そして、本発明の一実施例の抵抗入力の制御入力駆動部の動作を示す模式図の図３Ａと本発明の一実施例のＳＢＤ入力の制御入力駆動部の動作を示す模式図の図３Ｂと、従来の抵抗入力の制御入力駆動部の動作を示す模式図の図５Ａと従来のＳＢＤ入力の制御入力駆動部の動作を示す模式図の図５Ｂと、の相違は、制御入力パルスの振幅と直流電位をシフトするにより、ＰＷＭ駆動トランジスタＱ１のターンオンとターンオフが早くなり、駆動されたファン１１のファン電流のターンオンとターンオフが早くなり、ファン電流が0％と100％に駆動されることである。

本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図の図２Ａにおいて、１２ＡはＰＷＭ駆動トランジスタ内蔵ファンであり、ＰＷＭ駆動トランジスタ内蔵ファン１２Ａはファン１１と低飽和電圧で高hfeのＮＰＮトランジスタＱ１とプルアップバイアス抵抗Ｒ１と入力抵抗Ｒ２とを内蔵する。１５Ａはパルス駆動部であり、ＰＷＭ駆動制御入力を結合容量Ｃ１でＰＷＭ駆動制御入力駆動論理回路ＩＣ１と接続し直流電圧シフトダイオードＤ２，Ｄ３を接続する。
ＰＷＭ駆動トランジスタとプルアップバイアス抵抗と入力抵抗内蔵でＰＷＭ駆動制御入力デューティー比０％でのファン回転数約２０％のファンを用いた、２０ｋＨｚ以上の同期パルスを有する撮像装置において、ＰＷＭ駆動制御入力を結合容量でＰＷＭ駆動制御入力を駆動する（７４ＡＣまたは７４ＬＶまたは７４ＶＨＣまたは７ＷＺと等価の）５．４Ｖ電源で動作する論理回路と接続し、ＰＷＭ駆動制御入力を直流電圧シフトダイオードで接地と接続し、ＰＷＭ駆動制御入力駆動論理回路の電源電圧VccHを＋５．４Ｖとするか、ＰＷＭ駆動制御入力を結合容量でＰＷＭ駆動制御入力を駆動する（７４ＡＣまたは７４ＨＣまたはと等価の）６Ｖ電源で動作する論理回路と接続し、ＰＷＭ駆動制御入力を直列の直流電圧シフトダイオードで接地と接続し、ＰＷＭ駆動制御入力駆動論理回路の電源電圧VccHを＋６Ｖとし、２０ｋＨｚ以上の周期のＣＰＵのＩ／Ｏパルスまたは前記２０ｋＨｚ以上の同期パルスをＰＷＭ駆動制御入力駆動論理回路に接続する構成とする。
つまり本実施例の制御入力駆動部は、高速読み出しＣＣＤ撮像素子の水平転送電極の駆動回路の電源電圧に多いＴＴＬ論理回路電源電圧の＋５Ｖを越える電圧電源で動作するので、電源回路が簡略化でき小型化が容易になる。

本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図の図２Ａと、従来の抵抗入力の制御入力駆動部の構成を示すブロック図の図４Ａと、の相違は、入力パルスと異なる論理回路電源電圧VccH＋５．４Ｖまたは＋６Ｖを用い、制御入力パルスの振幅を５．４Ｖまたは６Ｖに変更し、容量Ｃ１とダイーオードＤ１，Ｄ２とで制御入力パルスの直流電位をダイーオードＤ１，Ｄ２の順方向降下電圧（シリコンダイーオードなら各約０．６Ｖで）分に−０．６Ｖまたは−１．２Ｖの負電圧までシフトし正側の電圧を＋４．８Ｖとすることである。また、＋１２Ｖ電源ＶＨにコイルＬ１と容量Ｃ２とを設け、＋１２Ｖ電源と接地電位とがファン電流で変動するのを防止し、制御入力の許容電圧を広くさせていることである。Ｑ１はゲートソース間電圧＋４．８Ｖでフル導通するＮ−ｃｈＭＯＳＦＥＴでも良い。

本発明の一実施例の抵抗入力の制御入力駆動部の動作を示す模式図の図３Ａと、従来のＳＢＤ入力の制御入力駆動部の動作を示す模式図の図５Ｂと、の相違は、制御入力パルスの振幅と直流電位を順方向降下電圧分に負電圧までシフトすることにより、ＰＷＭ駆動トランジスタＱ１のターンオンとターンオフが早くなり、駆動されたファン１１のファン電流のターンオンとターンオフが早くなり、ファン電流が0％と100％に駆動されることである。また、３３ｋＨｚ以上のＨＤＴＶや２Ｋ×４Ｋカメラや４Ｋ×８Ｋカメラ等の水平同期信号パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを制御入力駆動部に入力することである。
本発明の一実施例の映像用の電子装置の全体構成を示すブロック図の図１の温度センサ８の撮像素子温度情報が高温なら、本発明の一実施例の抵抗入力の制御入力駆動部の動作を示す模式図の図３ＡのＰＷＭ制御パルスと制御入力はオンの割合が多く（強と）なり、本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図の図２Ａのファン１１のファン電流は強となる。図１の温度センサ８の撮像素子温度情報が低温ならＰＷＭ制御パルスはオンの割合が少なくなり、図２Ａのファン１１のファン電流は弱となる。簡易的には、水平同期信号パルスが入力され、ファン１１のファン電流は一定となる。

本発明の一実施例のＳＢＤ入力の制御入力駆動部の構成を示すブロック図の図２Ｂとにおいて、１２ＢはＰＷＭ駆動トランジスタ内蔵ファンであり、ＰＷＭ駆動トランジスタ内蔵ファン１２Ｂはファン１１とＰＷＭ駆動トランジスタＱ１とプルアップバイアス抵抗Ｒ１と入力ダイオードＤ１とを内蔵する。１５Ｂはパルス駆動部であり、パルス駆動部１５ＡはＰＷＭ駆動制御入力を結合容量Ｃ１でＰＷＭ駆動制御入力駆動論理回路ＩＣ２と接続し直流電圧シフトダイオードＤ４を接続する。
また、ＰＷＭ駆動トランジスタとプルアップバイアス抵抗と入力ダイオード内蔵でＰＷＭ駆動制御入力デューティー比１／Ｎでのファン回転数０％のファンを用いた、２０ｋＨｚ以上の同期パルスを有する撮像装置において、ＰＷＭ駆動制御入力を結合容量と直流電圧シフトダイオードとの並列接続でＰＷＭ駆動制御入力を駆動する（７４ＡＣまたは７４ＬＶまたは７４ＶＨＣまたは７ＷＺまたは７４ＬＶＣまたは７ＷＧと等価の）３．３Ｖから２．５Ｖ電源で動作する高速論理回路と接続し、ＰＷＭ駆動制御入力駆動論理回路の電源電圧VccLを＋３．３Ｖから２．５Ｖとする。Ｑ１はゲートソース間電圧＋３．３Ｖから２．５Ｖでフル導通するＮ−ｃｈＭＯＳＦＥＴでも良い。
または、（７４ＬＶＸまたは７ＷＧと等価の）＋２．５Ｖから１．８Ｖ電源で動作する高速論理回路と接続し、ＰＷＭ駆動制御入力駆動論理回路の電源電圧VccLを＋２．５Ｖから＋１．８Ｖとし、２０ｋＨｚ以上の周期のＣＰＵのＩ／Ｏパルスまたは前記２０ｋＨｚ以上の同期パルスをＰＷＭ駆動制御入力駆動論理回路に接続する。Ｑ１はＳＢＤのＤ５の順方向効果電圧約０．４ＶをVccLに加算したゲートソース間電圧＋２．９Ｖから＋２．２Ｖでフル導通するＮ−ｃｈＭＯＳＦＥＴでも良い。

本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図の図２Ａと本発明の一実施例のＳＢＤ入力の制御入力駆動部の構成を示すブロック図の図２Ｂと、従来のＳＢＤ入力の制御入力駆動部の構成を示すブロック図の図４Ｂと、の相違は、入力パルスと異なる論理回路電源電圧VccLを用い、制御入力パルスの振幅を変更し、容量Ｃ１とダイオードＤ３，Ｄ４とで制御入力パルスの直流電位をシフトし、ターンオンとターンオフの振幅電圧を確保しオンとオフの振幅電圧を少なくすることである。また、＋１２Ｖ電源ＶＨにコイルＬ１と容量Ｃ２とを設け、＋１２Ｖ電源と接地電位とがファン電流で変動するのを防止し、制御入力の許容電圧を広くさせていることである。
つまり本実施例の制御入力駆動部は、ＣＭＯＳ撮像素子の電源電圧や低速読み出しＣＣＤ撮像素子の水平転送電極の駆動回路の電源電圧に多いＴＴＬ論理回路電源電圧の＋５Ｖの７割（＋３．５Ｖ）以下の低電圧電源で動作するので、電源回路が簡略化でき小型化が容易になる。

本発明の一実施例のＳＢＤ入力の制御入力駆動部の動作を示す模式図の図３Ｂと、従来のＳＢＤ入力の制御入力駆動部の動作を示す模式図の図５Ｂと、の相違は、制御入力パルスの振幅と直流電位をシフトし、ターンオンとターンオフの振幅電圧を論理回路の電源電圧VccL（＋３．３Ｖから１．８Ｖ）分確保しオンの定常電圧をダイオードＤ３，Ｄ４の順方向降下電圧（ＳＢＤなら各約０．４Ｖ）分高くしＰＷＭ駆動トランジスタＱ１のターンオンが早くなる。また、オフの定常電圧をダイオードＤ３，Ｄ４の順方向降下電圧（ＳＢＤなら約０．４Ｖ）分低くし、振幅電圧オンとオフの振幅電圧を少なくする。ターンオフの電圧を接地電位を確保することにより、ＰＷＭ駆動トランジスタＱ１のターンオフの高速化を維持する。これらのことにより、駆動されたファン１１のファン電流のターンオンとターンオフが早くなり、ファン電流が0％と100％に駆動されることである。ＰＷＭ制御パルスは図３Ａと同様となる。

実施例３は、実施例１との相違のみ説明する。
本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図の図２Ｃにおいて、１２ＣはＰＷＭ駆動トランジスタ内蔵ファンであり、ＰＷＭ駆動トランジスタ内蔵ファン１２Ｃはファン１１と低飽和電圧で高hfeのＮＰＮトランジスタＱ１とプルアップバイアス抵抗Ｒ１と入力抵抗Ｒ２とプルダウンバイアス抵抗Ｒ３とを内蔵する。１５Ｃはパルス駆動部であり、ＰＷＭ駆動制御入力を結合容量Ｃ１でＰＷＭ駆動制御入力駆動論理回路ＩＣ３と接続し直流電圧シフトダイオードＤ１１から２０を接続する。

本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図の図２Ａと図２Ｃとの相違は、ＩＣ３に耐圧３０ＶのＲＤ７４ＨＶ１Ｇ３４または耐圧１８ＶのＴＣ４０００と等価の、可搬型の電子装置の電源電圧であるおおよそ１０．５Ｖから１７Ｖ程度のバッテリ電圧（以下１２Ｖ電圧）電源で動作する論理回路の電源に＋１２Ｖ電源ＶＨを用い、電圧をシフトするシリコンダイオードをＤ１０からＤ２０と１０ヶ直列し−６Ｖの負電圧までシフトすることである。
つまり、本実施例の制御入力駆動部は可搬型の電子装置の電源電圧で動作するので、電源回路が簡略化でき小型化が容易になる。
実施例３の動作の実施例１の動作との相違を動作を示す模式図で説明すれば、本発明の一実施例の抵抗入力の制御入力駆動部の動作を示す模式図の図３Ａと図３Ｃとおり、制御入力の振幅が１２Ｖあり、負バイアスが約−６Ｖと深いことである。Ｑ１はゲートソース間電圧＋６Ｖでフル導通するＮ−ｃｈＭＯＳＦＥＴでも良い。ＰＷＭ制御パルスは図３Ａと同様となる。

実施例４は、実施例１や実施例３との相違のみ説明する。
本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図の図２Ｄにおいて、１２ＤはＰＷＭ駆動トランジスタ内蔵ファンであり、ＰＷＭ駆動トランジスタ内蔵ファン１２Ｄはファン１１と入力抵抗Ｒ２を内蔵するＮ−ｃｈＭＯＳＦＥＴのＱ１Ｄとプルアップバイアス抵抗Ｒ１とプルダウンバイアス抵抗Ｒ３とを内蔵する。Ｑ１Ｄは入力抵抗Ｒ２を内蔵する低飽和電圧で高hfeのＮＰＮトランジスタでも良い。

本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図の図２ＣのＰＷＭ駆動トランジスタ内蔵ファンの１２Ｃと図２Ｄの１２Ｄとの相違は、Ｑ１Ｄに入力抵抗Ｒ２を内蔵し、プルアップバイアス抵抗Ｒ１とプルダウンバイアス抵抗Ｒ３とが、入力抵抗Ｒ２のＰＷＭ駆動トランジスタ側から制御入力側に移動していることである。本発明の一実施例の抵抗入力の制御入力駆動部の構成を示すブロック図の図２Ａの制御入力駆動部１５Ａと図２Ｄの制御入力駆動部１５Ａとは同一である。実施例４の動作は実施例１と同一である。

本発明を利用すれば、映像用の各種電子装置を放熱するＰＷＭ駆動トランジスタ内蔵ファンの無効電流と消費電力が減少でき、ファン回転音が低く冷却能力が高くなり、映像用の各種電子装置の温度が低下する。特に、ＣＣＤ撮像素子またはＣＭＯＳ撮像素子や高周波電力増幅器や高速ＨＤＤの温度が低下する。つまり、ＣＣＤ撮像素子またはＣＭＯＳ撮像素子の温度が低下するので、暗電流が下がり、面ザラが低減し、実効的に高感度となる。高周波電力増幅器の温度が低下するので、許容電力が増加し、実効的に高出力となる。高速ＨＤＤの温度が低下するので、許容電力が増加し、実効的に高速となる。また、電源回路が簡略化でき小型化が容易になる。

さらに本発明を利用すれば、高速撮像ＨＤＴＶカメラや記録部付ＨＤＴＶカメラやＩＰ伝送部付ＨＤＴＶカメラやより高精細の２Ｋ×４Ｋカメラや４Ｋ×８ＫカメラやＨＤＤを用いた非圧縮の記録装置の温度が低下する。より高精細の２Ｋ×４Ｋや４Ｋ×８Ｋの表示や高速表示や超薄型化の平面映像表示装置の温度が低下する。可搬型の映像伝送装置も、医療等で塵埃を発生させないための密閉筺体も、国境監視でメンテナンスフリー化のため窒素封入の密閉筺体と静穏が要求される電子装置も、本発明を利用すれば、温度が低下する。

１，１８：撮像装置、２：光学系、３：ＣＣＤ撮像素子、４：ＡＦＥ、
５：映像信号処理部、６，６Ａ，６Ｂ，６Ｃ：ＣＰＵ、
７：転送駆動部（ｗ／ＴＧ）、８：温度センサ、
９，１０，１１：ＣＭＯＳ撮像素子、
１２，１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ：ＰＷＭ駆動トランジスタ内蔵ファン、
１４，１４Ａ，１４Ｂ，１４Ｃ：放熱フィン、
１５，１５Ａ，１５Ｂ，１５Ｃ：パルス駆動部、
１６：色分解光学系、１７：同期信号発生部（ＴＧ），
１９：映像伝送部、２０：映像記録部、
２１Ａ，２１Ｂ，２１Ｃ：変復調部、２２：伝送部、２３：記録部、
２４：映像表示部、２５：処理部、２６：表示部、
ＩＣ１，ＩＣ２，ＩＣ３，ＩＣ４：論理回路、
Ｑ１：ＮＰＮトランジスタ、Ｑ１Ｄ：ＮｃｈＭＯＳＦＥＴ、
Ｄ１，Ｄ２，Ｄ１１〜Ｄ２０：ダイオード、Ｄ３，Ｄ４：ＳＢＤ、
Ｒ１，Ｒ２，Ｒ３：抵抗、Ｌ１：コイル、Ｃ１，Ｃ２，Ｃ３：容量
ＶＨ：＋１２Ｖ電源、VccH：＋６Ｖ〜＋５．４Ｖ電源、VccM：＋５Ｖ電源、
VccL：＋３．３〜＋１．８Ｖ電源、

Claims (4)

1. パルス発生手段と論理回路とを有する電子装置において、前記パルス発生手段で発生したパルスを前記論理回路の入力に接続し、
   通風モーターファン（以下ファン）、該ファンをＰＷＭ駆動するトランジスタ、該トランジスタをプルアップバイアスする抵抗および入力抵抗の組み合わせ、またはファン、該ファンをＰＷＭ駆動するトランジスタ、該トランジスタをプルアップバイアスする抵抗、該トランジスタをプルダウンバイアスする抵抗および入力抵抗の組み合わせ、の少なくとも一つの組み合わせを有し、前記入力抵抗の入力側を結合容量で前記論理回路の出力と接続し、前記入力抵抗の入力側に直流電圧シフトダイオードを接続した構成、
   またはファン、該ファンをＰＷＭ駆動するトランジスタ、該トランジスタをプルアップバイアスする抵抗および入力ダイオードの組み合わせを有し、前記入力ダイオードの入力側を結合容量と直流電圧シフトダイオードとの並列接続で前記論理回路の出力と接続した構成との少なくとも一方の構成とすることを特徴とする電子装置。
2. ３３ｋＨｚ以上の水平同期信号パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを発生する手段と論理回路とを有する映像用の電子装置において、前記水平同期信号パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを前記論理回路の入力に接続し、
   ファン、該ファンをＰＷＭ駆動するトランジスタ、該トランジスタをプルアップバイアスする抵抗および入力抵抗の組み合わせを有し、前記入力抵抗の入力側を結合容量で前記論理回路の出力と接続し、前記入力抵抗の入力側に直流電圧シフトダイオードを接続する構成とすることを特徴とする映像用の電子装置。
3. ３３ｋＨｚ以上の水平同期信号パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを発生する手段と論理回路とを有する映像用の電子装置において、前記水平同期信号パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを前記論理回路の入力に接続し、
   ファン、該ファンをＰＷＭ駆動するトランジスタ、該トランジスタをプルアップバイアスする抵抗および入力ダイオードの組み合わせを有し、
   前記入力ダイオードの入力側を結合容量と直流電圧シフトダイオードとの並列接続で論理回路の出力と接続する構成とすることを特徴とする映像用の電子装置。
4. ３３ｋＨｚ以上の水平同期信号パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを発生する手段と論理回路とを有する映像用の電子装置において、前記水平同期信号パルスまたは該水平同期信号パルスと同期するＰＷＭ制御パルスを前記論理回路の入力に接続し、
   おおよそ１０．５Ｖから１７Ｖ程度のバッテリ電圧（以下１２Ｖ電圧）電源で動作するファン、該ファンをＰＷＭ駆動するトランジスタ、該トランジスタをプルアップバイアスする抵抗、該トランジスタをプルダウンバイアスする抵抗および入力抵抗の組み合わせを有し、前記入力抵抗の入力側を結合容量で前記論理回路の出力と接続し、前記入力抵抗の入力側に直流電圧シフトダイオードを接続し、
   前記論理回路は１２Ｖ電源で動作する論理回路であり、前記論理回路の電源電圧を＋１２Ｖとする構成を特徴とする映像用の電子装置。

Images