JP5034843B2

JP5034843B2 - Ｃｃｄ出力信号処理回路

Info

Publication number: JP5034843B2
Application number: JP2007257537A
Authority: JP
Inventors: 健三佐志田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2007-10-01
Filing date: 2007-10-01
Publication date: 2012-09-26
Anticipated expiration: 2027-10-01
Also published as: JP2009089140A

Description

本発明は、ＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ）撮像素子の出力信号を処理するＣＣＤ出力信号処理回路に関する。

ＣＣＤ撮像素子には、光電変換部がマトリックス状に２次元配列されており、感光部により１ラインまたは１フィールド分の画素の信号電荷が蓄積される。蓄積された信号電荷は転送部に移される。転送部に移された信号電荷は、転送パルスにより転送部を順次転送されて、１画素分の信号電荷ごとに出力される。ＣＣＤ撮像素子には、負荷回路とエミッタフォロワからなる出力回路が接続されており、この出力回路により、信号電荷に応じた撮像信号が取り出される。

この撮像信号は、相関二重サンプリング回路（ＣＤＳ回路）に送られる。相関二重サンプリング回路では、１画素期間のうち、フィードスルー期間の信号レベルは、基準電圧とリセットノイズであり、この期間に続く画素期間の信号レベルは、信号電圧とリセットノイズであり、リセットノイズが両期間において同程度に含まれていることを利用して、リセットノイズの除去を行っている。

すなわち、サンプルホールド回路と差動増幅器により、両者の期間におけるＣＣＤ撮像信号をそれぞれサンプルホールドして、２つのＣＣＤ撮像信号の差分を取る。これにより、リセットノイズが相殺される。なお、従来技術に係る相関二重サンプリング回路としては、例えば特許文献１に示されるものがある。

図５は、このようなＣＣＤ撮像素子に用いられている従来の出力回路の一例を示している。図５において、ＦＥＴ（Ｆｉｅｌｄ−ＥｆｆｅｄｔＴｒａｎｓｉｓｔｏｒ）１１１のソースは、抵抗１１５を介して接地される。ＦＥＴ１１１のドレインは、ＣＣＤ撮像素子１０２の出力端子に接続されると共に、抵抗１１７を介して、トランジスタ１２１のベースに接続される。トランジスタ１２１のコレクタは電源に接続される。トランジスタ１２１のエミッタから出力端子１０４が導出されると共に、トランジスタ１２１のエミッタが抵抗１２５を介して接地される。

ＣＣＤ撮像素子１０２に対する駆動クロックは、クロック発生回路１０３から供給される。ＣＣＤ撮像素子１０２の出力信号は、ＦＥＴ１１１からなる負荷回路に供給され、トランジスタ１２１からなるエミッタフォロワ回路を介して増幅され、トランジスタ１２１のエミッタの出力端子１０４から導出される。出力端子１０４からは、図６に示すような波形の信号が得られる。この出力信号はＣＤＳ回路（図示せず）に送られ、ＣＤＳ回路で、リセット部とデータ部とがサンプリングされる。そして、データ部でサンプリングされた電圧値とリセット部でサンプリングされた電圧値との差が、ＣＣＤにおける各画素部の明るさ（輝度）を表すデータ（電圧値）となる。

また、図７は、従来のＣＣＤ撮像素子の出力回路の他の例である。この例では、負荷回路のＦＥＴ１１１の代わりに、バイポーラトランジスタ１５１を用いている。

つまり、バイポーラトランジスタ１５１のエミッタが抵抗１１５を介して接地される。電源と接地間に抵抗１５３と抵抗１５４との直列接続が挿入され、トランジスタ１５１のベースは、抵抗１５２を介して、抵抗１５３と抵抗１５４との接続点に接続される。トランジスタ１５１のコレクタは、ＣＣＤ撮像素子１０２の出力端子に接続されると共に、抵抗１１７を介して、トランジスタ２１のベースに接続される。他の構成については、図５に示す構成と同様である。
特公昭６２−５５３４９号公報

ディジタルビデオカメラには、ＣＣＤ撮像素子の転送周波数がモードに応じて切り替えられるものがある。すなわち、撮影画像をモニタするときには、ＣＣＤ撮像素子の転送周波数を例えば１９ＭＨｚに設定し、画像を記録するときには、ＣＣＤ撮像素子の転送周波数を例えば２５ＭＨｚに設定して、記録時に必要な画質を確保し、モニタ時の消費電力を抑えるようにしたものがある。

図５及び図７に示すように、従来のＣＣＤ撮像素子の出力回路は、負荷回路とエミッタフォロワとから構成されており、負荷回路の抵抗１１５の抵抗値や、エミッタフォロワ回路のエミッタ抵抗１２５の抵抗値は、固定となっている。ところが、負荷回路の抵抗１１５の抵抗値やエミッタフォロワ回路のエミッタ抵抗１２５の抵抗値を固定にすると、ＣＣＤ撮像素子の転送周波数を例えば１９ＭＨｚに設定したときにも、２５ＭＨｚに設定したときにも、同様に、良好な撮像波形を得ることが難しくなるという問題がある。

図８（Ａ）及び図８（Ｂ）は、負荷回路の抵抗の抵抗値Ｒｃを１０ｋΩ、エミッタフォロワのエミッタ抵抗の抵抗値Ｒｅを１．５ｋΩに固定しておき、ＣＣＤ撮像素子の駆動周波数を１９ＭＨｚと、２５ＭＨｚに変化させたときの出力波形を示している。この場合、駆動周波数が１９Ｈｚの時の出力波形では、図８（Ａ）に示すように、リセット部の平坦性はある程度維持されているが、駆動周波数を２５ＭＨｚに変化させたときの出力波形においては、図８（Ｂ）に示すように、リセット部の平坦性が損なわれ、しかも平坦な部分も狭くなっていることがわかる。この場合、リセット部でのサンプリング電圧値は、サンプリング位置（サンプリングタイミング）によって、大きく異なってしまい、ＣＣＤにおける各画素部の明るさ（輝度）を表すデータに大きな誤差を生じてしまう。

このように、負荷回路の抵抗の抵抗値Ｒｃを１０ｋΩ、エミッタフォロワのエミッタ抵抗の抵抗値Ｒｅを１．５ｋΩに固定した場合には、ＣＣＤ撮像素子の駆動周波数が１９ＭＨｚのときには、出力波形は比較的良好であるが、駆動周波数を２５ＭＨｚに変化させたときの出力波形は、満足できるものではない。

これに対して、図９（Ａ）及び図９（Ｂ）は、負荷回路の抵抗の抵抗値Ｒｃを２ｋΩ、エミッタフォロワのエミッタ抵抗の抵抗値Ｒｅを３．３ｋΩに固定しておき、ＣＣＤ撮像素子の駆動周波数を１９ＭＨｚと、２５ＭＨｚに変化させたときの出力波形を示している。この場合、駆動周波数が２５ＭＨｚの時の出力波形では、図９（Ｂ）に示すように、リセット部の平坦性はある程度維持されているが、駆動周波数が１９ＭＨｚの時の出力波形では、図９（Ａ）に示すように、リセット部の平坦性が十分でないことがわかる。

このように、負荷回路の抵抗の抵抗値Ｒｃを２．０ｋΩ、エミッタフォロワのエミッタ抵抗の抵抗値Ｒｅを３．３ｋΩに固定した場合には、駆動周波数を２５ＭＨｚに変化させたときの出力波形は、比較的良好であるが、ＣＣＤ撮像素子の駆動周波数が１９ＭＨｚのときの出力波形は満足できるものではない。

そこで、本発明は、上述の課題を鑑みてなされたものであり、ＣＣＤ撮像素子の駆動周波数を変更しても、ＣＣＤ撮像素子の出力波形を良好に保つことができるＣＣＤ出力信号処理回路を提供することを目的とする。

本発明は、上述の課題を解決するために、以下の事項を提案している。

（１）本発明は、ＣＣＤ撮像素子と、前記ＣＣＤ撮像素子の出力信号に対する負荷回路と、前記ＣＣＤ撮像素子の出力信号を増幅するエミッタフォロワ回路と、前記ＣＣＤ撮像素子の駆動周波数を切り替える周波数設定手段と、前記負荷回路の抵抗の抵抗値を切り替える第１の抵抗切り替え手段と、前記エミッタフォロワ回路のエミッタ抵抗の抵抗値を切り替える第２の抵抗切り替え手段と、前記周波数設定手段に設定されたＣＣＤの駆動周波数に応じて、前記負荷回路の抵抗の抵抗値及び前記エミッタフォロワ回路のエミッタ抵抗の抵抗値を切り替える制御手段と、を備え、前記負荷回路と前記エミッタフォロワ回路は、前記ＣＣＤ撮像素子が出力する１画素期間のうち、フィールドスルー期間の信号レベルと画素期間の信号レベルとの差分を取って画素データを出力する相関二重サンプリング回路を構成し、前記制御手段は、前記周波数設定手段による駆動周波数の切り替えに応じて前記フィールドスルー期間または前記画素期間の期間長が変化する場合でも、前記フィールドスルー期間の信号レベルの平坦性を維持するように、前記負荷回路の抵抗の抵抗値と前記エミッタフォロワ回路のエミッタ抵抗の抵抗値との組み合わせを変化させることを特徴とするＣＣＤ出力信号処理回路を提案している。

（２）本発明は、（１）のＣＣＤ出力信号処理回路について、前記負荷回路は、そのドレインがＣＣＤ撮像素子の出力端子に接続され、そのゲートが接地され、そのソースが前記負荷回路の抵抗を介して接地されるＦＥＴからなることを特徴とするＣＣＤ出力信号処理回路を提案している。

（３）本発明は、（１）のＣＣＤ出力信号処理回路について、前記負荷回路は、そのコレクタがＣＣＤ撮像素子の出力端子に接続され、そのベースが電流設定用の抵抗を介して定電圧に接続され、そのエミッタが前記負荷回路の抵抗を介して接地されるバイポーラトランジスタからなることを特徴とするＣＣＤ出力信号処理回路を提案している。
（４）本発明は、（１）のＣＣＤ出力信号処理回路について、予め、複数の駆動周波数の各々に対応させて、前記負荷回路の抵抗の抵抗値と前記エミッタフォロワ回路のエミッタ抵抗の抵抗値との組み合わせを決定する組み合わせ決定手段を更に備え、前記制御手段は、前記決定手段により、前記周波数設定手段に設定されたＣＣＤの駆動周波数に対応する前記負荷回路の抵抗の抵抗値と前記エミッタフォロワ回路のエミッタ抵抗の抵抗値との組み合わせを決定し、この決定された組み合わせとなるように、前記負荷回路の抵抗の抵抗値及び前記エミッタフォロワ回路のエミッタ抵抗の抵抗値を切り替えることを特徴とするＣＣＤ出力信号処理回路を提案している。

本発明によれば、ＣＣＤ撮像素子の駆動周波数が切り替わると、これに応じて、負荷回路に設けられた抵抗の抵抗値と、エミッタフォロワ回路のエミッタ抵抗の抵抗値とが切り替えられるため、ＣＣＤ撮像素子の出力波形を常に良好に保つことができるという効果がある。

以下、本発明の実施形態について、図面を用いて、詳細に説明する。
なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。

＜第１の実施形態＞
図１は、本発明の第１の実施形態を示すものである。図１において、ＦＥＴ１１のソースと接地間に、スイッチングトランジスタ１２及び抵抗１５の直列接続と、スイッチングトランジスタ１３及び抵抗１６の直列接続とが挿入される。ＦＥＴ１１のゲートは接地される。抵抗１５の抵抗値Ｒｃ１は、例えば、１０ｋΩであり、抵抗１６の抵抗値Ｒｃ２は、例えば、２ｋΩである。スイッチングトランジスタ１２のゲートには、制御回路１からスイッチング信号Ｓｃ１が供給される。スイッチングトランジスタ１３のゲートには、制御回路１からスイッチング信号Ｓｃ２が供給される。

ＦＥＴ１１のドレインは、ＣＣＤ撮像素子２の出力端子に接続されると共に、抵抗１７を介して、トランジスタ２１のベースに接続される。このトランジスタ２１は、ＦＥＴであってもよいが、バイポーラトランジスタであることがより望ましい。トランジスタ２１のコレクタは電源に接続される。トランジスタ２１のエミッタと接地間に、スイッチングトランジスタ２２及び抵抗２５の直列接続と、スイッチングトランジスタ２３及び抵抗２６の直列接続とが挿入される。抵抗２５の抵抗値Ｒｅ１は、例えば、１．５ｋΩであり、抵抗２６の抵抗値Ｒｅ２は、例えば、３．３ｋΩである。スイッチングトランジスタ２２のゲートには、制御回路１からスイッチング信号Ｓｅ１が供給される。スイッチングトランジスタ２３のゲートには、制御回路１からスイッチング信号Ｓｅ２が供給される。

ＣＣＤ撮像素子２に対する駆動クロックは、クロック発生回路３から供給される。このクロック発生回路３からのクロックの周波数は、制御回路１により、例えば、１９ＭＨｚと２５ＭＨｚとの２つの周波数に設定できる。

ＣＣＤ撮像素子２の出力信号は、ＦＥＴ１１からなる負荷回路に供給され、トランジスタ２１からなるエミッタフォロワ回路を介して増幅され、トランジスタ２１のエミッタの出力端子４から導出され、ＣＤＳ回路（図示せず）に送られる。

本発明の第１の実施形態では、ＦＥＴ１１のソースと接地間に、スイッチングトランジスタ１２及び抵抗１５の直列接続と、スイッチングトランジスタ１３及び抵抗１６の直列接続とが挿入されている。このような構成では、スイッチングトランジスタ１２及び１３を制御することにより、負荷回路の抵抗値を切り替えることができる。

すなわち、スイッチング信号Ｓｃ１をＨレベル、スイッチング信号Ｓｃ２をＬレベルにして、スイッチングトランジスタ１２をオン、スイッチングトランジスタ１３をオフさせると、ＦＥＴ１１のソースに接続される抵抗として抵抗１５が選択されたことになり、負荷回路の抵抗値はＲｃ１（例えば１０ｋΩ）になる。

これに対して、スイッチング信号Ｓｃ２をＨレベル、スイッチング信号Ｓｃ１をＬレベルにして、スイッチングトランジスタ１３をオン、スイッチングトランジスタ１２をオフさせると、ＦＥＴ１１のソースに接続される抵抗として抵抗１６が選択されたことになり、負荷回路の抵抗値はＲｃ２（例えば２ｋΩ）になる。

また、トランジスタ２１のエミッタと接地間に、スイッチングトランジスタ２２及び抵抗２５の直列接続と、スイッチングトランジスタ２３及び抵抗２６の直列接続とが挿入されている。このような構成では、スイッチングトランジスタ２２及び２３を制御することにより、エミッタフォロワの抵抗値を切り替えることができる。

すなわち、スイッチング信号Ｓｅ１をＨレベル、スイッチング信号Ｓｅ２をＬレベルにして、スイッチングトランジスタ２２をオン、スイッチングトランジスタ２３をオフさせると、トランジスタ２１のエミッタに接続される抵抗として抵抗２５が選択されたことになり、エミッタフォロワの抵抗値はＲｅ１（例えば１．５ｋΩ）になる。

これに対して、スイッチング信号Ｓｅ２をＨレベル、スイッチング信号Ｓｅ１をＬレベルにして、トランジスタ２３をオン、トランジスタ２２をオフさせると、トランジスタ２１のエミッタに接続される抵抗として抵抗２６が選択されたことになり、エミッタフォロワの抵抗値はＲｅ２（例えば３．３ｋΩ）になる。

本発明の第１の実施形態では、制御回路１からのスイッチング信号Ｓｃ１及びＳｃ２、Ｓｅ１及びＳｅ２により、ＣＣＤ撮像素子２の駆動周波数に応じて、スイッチングトランジスタ１２及び１３、スイッチングトランジスタ２２及び２３がオンオフされる。

すなわち、駆動周波数が、例えば、１９ＭＨｚのときには、スイッチング信号Ｓｃ１がＨレベル、スイッチング信号Ｓｃ２がＬレベルとなり、スイッチングトランジスタ１２がオンとなり、スイッチングトランジスタ１３がオフとなる。このため、負荷回路の抵抗値はＲｃ１（例えば１０ｋΩ）になる。また、スイッチング信号Ｓｅ１がＨレベル、スイッチング信号Ｓｅ２がＬレベルとなり、スイッチングトランジスタ２２がオンとなり、スイッチングトランジスタ２３がオフとなる。このため、エミッタフォロワの抵抗値はＲｅ１（例えば１．５ｋΩ）になる。

これに対して、駆動周波数が例えば２５ＭＨｚのときには、スイッチング信号Ｓｃ２がＨレベル、スイッチング信号Ｓｃ１がＬレベルとなり、スイッチングトランジスタ２２がオンとなり、スイッチングトランジスタ２３がオフとなる。このため、負荷回路の抵抗値はＲｃ２（例えば２ｋΩ）になる。また、スイッチング信号Ｓｅ２がＨレベル、スイッチング信号Ｓｅ１がＬレベルとなり、スイッチングトランジスタ２３がオンとなり、スイッチングトランジスタ２２がオフとなる。このため、エミッタフォロワの抵抗値はＲｅ２（例えば３．３ｋΩ）になる。

図２は、本発明の第１の実施形態の出力端子４からの出力波形を示すものである。
図２（Ａ）は、ＣＣＤ撮像素子２の駆動周波数を１９ＭＨｚにしたときの出力波形を示し、図２（Ｂ）は、ＣＣＤ撮像素子２の駆動周波数を２５ＭＨｚにしたときの出力波形を示している。図２（Ａ）及び図２（Ｂ）に示すように、本発明の第１の実施形態では、ＣＣＤ撮像素子２の駆動周波数が切り替わっても、これに応じて、負荷回路に設けられた抵抗（ＦＥＴ１１のソースの抵抗）の抵抗値と、エミッタフォロワ回路のエミッタ抵抗（トランジスタ２１のエミッタの抵抗）の抵抗値とが切り替えられるため、ＣＣＤ撮像素子２の出力波形を良好に保つことができることが分かる。すなわち、ＣＣＤ撮像素子２の駆動周波数を１０ＭＨｚ及び２５ＭＨｚの何れにした場合においても、ＣＣＤ撮像素子２の出力波形におけるリセット部の平坦性を維持させることができる。

図３は、本発明の実施形態の動作を示すフローチャートである。
図３に示すように、駆動周波数の設定値が１９ＭＨｚか２５ＭＨｚかが判断される（ステップＳ１）。駆動周波数の設定値が１９ＭＨｚである場合は、クロック発生回路３のクロックの周波数が１９ＭＨｚに設定される（ステップＳ２）。そして、スイッチング信号Ｓｃ１、Ｓｅ１がＨレベル、スイッチング信号Ｓｃ２、Ｓｅ２がＬレベルに設定される。このため、スイッチングトランジスタ１２がオンとなり、スイッチングトランジスタ１３がオフとなり、スイッチングトランジスタ２２がオンとなり、スイッチングトランジスタ２３がオフとなる（ステップＳ３）。

一方、ステップＳ１で、駆動周波数の設定値が２５ＭＨｚである場合は、クロック発生回路３のクロックの周波数が２５ＭＨｚに設定される（ステップＳ４）。そして、スイッチング信号Ｓｃ２、Ｓｅ２がＨレベル、スイッチング信号Ｓｃ１、Ｓｅ１がＬレベルに設定される。このため、スイッチングトランジスタ１３がオンとなり、スイッチングトランジスタ１２がオフとなり、スイッチングトランジスタ２３がオンとなり、スイッチングトランジスタ２２がオフとなる（ステップＳ５）。

＜第２の実施形態＞
図４は、本発明の第２の実施形態を示すものである。前述の第１の実施形態では、ＦＥＴ１１により負荷回路を構成していたのに対して、この実施形態では、バイポーラトランジスタ５１を用いるようにしている。

つまり、バイポーラトランジスタ５１のエミッタと接地間に、スイッチングトランジスタ１２及び抵抗１５の直列接続と、スイッチングトランジスタ１３及び抵抗１６の直列接続とが挿入される。電源と接地間に抵抗５３と抵抗５４との直列接続が挿入される。抵抗５３と抵抗５４との接続点からは所定の定電圧が出力される。トランジスタ５１のベースは、電流設定用の抵抗５２を介して、抵抗５３と抵抗５４との接続点に接続される。トランジスタ５１のコレクタは、ＣＣＤ撮像素子２の出力端子に接続されると共に、抵抗１７を介して、トランジスタ２１のベースに接続される。他の構成については、前述の第１の実施形態と同様であり、同一部分には同様の符号を付して、その説明を省略する。

以上説明したように、本発明の実施形態では、ＣＣＤ撮像素子２の駆動周波数が切り替わると、これに応じて、負荷回路に設けられた抵抗の抵抗値と、エミッタフォロワ回路のエミッタ抵抗の抵抗値とが切り替えられるため、ＣＣＤ撮像素子２の出力波形を良好に保つことができる。

本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。

本発明の第１の実施形態の接続図である。本発明の第１の実施形態の出力波形の説明図である。本発明の第１の実施形態の説明に用いるフローチャートである。本発明の第２の実施形態の接続図である。従来のＣＣＤ撮像素子の出力回路の一例の接続図である。従来のＣＣＤ撮像素子の出力回路の出力波形の説明図である。従来のＣＣＤ撮像素子の出力回路の他の例の接続図である。従来のＣＣＤ撮像素子の出力回路の出力波形の説明図である。従来のＣＣＤ撮像素子の出力回路の出力波形の説明図である。

符号の説明

１・・・制御回路、２・・・ＣＣＤ撮像素子、３・・・クロック発生回路、４・・・出力端子、１１・・・ＦＥＴ、１２、１３・・・スイッチングトランジスタ、１５、１６，１７・・・抵抗、２１・・・バイポーラトランジスタ、２２，２３・・・スイッチングトランジスタ、２５・・・抵抗

Claims

ＣＣＤ撮像素子と、
前記ＣＣＤ撮像素子の出力信号に対する負荷回路と、
前記ＣＣＤ撮像素子の出力信号を増幅するエミッタフォロワ回路と、
前記ＣＣＤ撮像素子の駆動周波数を切り替える周波数設定手段と、
前記負荷回路の抵抗の抵抗値を切り替える第１の抵抗切り替え手段と、
前記エミッタフォロワ回路のエミッタ抵抗の抵抗値を切り替える第２の抵抗切り替え手段と、
前記周波数設定手段に設定されたＣＣＤの駆動周波数に応じて、前記負荷回路の抵抗の抵抗値及び前記エミッタフォロワ回路のエミッタ抵抗の抵抗値を切り替える制御手段と、
を備え、
前記負荷回路と前記エミッタフォロワ回路は、前記ＣＣＤ撮像素子が出力する１画素期間のうち、フィールドスルー期間の信号レベルと画素期間の信号レベルとの差分を取って画素データを出力する相関二重サンプリング回路を構成し、
前記制御手段は、前記周波数設定手段による駆動周波数の切り替えに応じて前記フィールドスルー期間または前記画素期間の期間長が変化する場合でも、前記フィールドスルー期間の信号レベルの平坦性を維持するように、前記負荷回路の抵抗の抵抗値と前記エミッタフォロワ回路のエミッタ抵抗の抵抗値との組み合わせを変化させることを特徴とするＣＣＤ出力信号処理回路。
前記負荷回路は、そのドレインがＣＣＤ撮像素子の出力端子に接続され、そのゲートが接地され、そのソースが前記負荷回路の抵抗を介して接地されるＦＥＴからなることを特徴とする請求項１に記載のＣＣＤ出力信号処理回路。
前記負荷回路は、そのコレクタがＣＣＤ撮像素子の出力端子に接続され、そのベースが電流設定用の抵抗を介して定電圧に接続され、そのエミッタが前記負荷回路の抵抗を介して接地されるバイポーラトランジスタからなることを特徴とする請求項１に記載のＣＣＤ出力信号処理回路。
予め、複数の駆動周波数の各々に対応させて、前記負荷回路の抵抗の抵抗値と前記エミッタフォロワ回路のエミッタ抵抗の抵抗値との組み合わせを決定する組み合わせ決定手段を更に備え、
前記制御手段は、前記決定手段により、前記周波数設定手段に設定されたＣＣＤの駆動周波数に対応する前記負荷回路の抵抗の抵抗値と前記エミッタフォロワ回路のエミッタ抵抗の抵抗値との組み合わせを決定し、この決定された組み合わせとなるように、前記負荷回路の抵抗の抵抗値及び前記エミッタフォロワ回路のエミッタ抵抗の抵抗値を切り替えることを特徴とする請求項１乃至３のいずれかに記載のＣＣＤ出力信号処理回路。