JP2013254500A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013254500A
JP2013254500A JP2013146323A JP2013146323A JP2013254500A JP 2013254500 A JP2013254500 A JP 2013254500A JP 2013146323 A JP2013146323 A JP 2013146323A JP 2013146323 A JP2013146323 A JP 2013146323A JP 2013254500 A JP2013254500 A JP 2013254500A
Authority
JP
Japan
Prior art keywords
circuit
modulation
voltage
channel transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013146323A
Other languages
English (en)
Inventor
Kazuma Furuya
一馬 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013146323A priority Critical patent/JP2013254500A/ja
Publication of JP2013254500A publication Critical patent/JP2013254500A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Near-Field Transmission Systems (AREA)
  • Electronic Switches (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

【課題】最大通信距離を維持しつつ、通信距離が極端に短い場合でも半導体装置が正常に
動作し、かつ、大きい電力が供給された場合に保護回路が動作したときにも応答波形の振
幅を大きくすることができる半導体装置を提供することを課題とする。
【解決手段】入力される信号によって負荷変調を行う第１の変調回路及び第２の変調回路
と、外部から供給される電力により出力信号を決定する検出回路と、検出回路の出力信号
により動作が制御される保護回路と、検出回路の出力信号により第１の変調回路と第２の
変調回路の選択を切り替える変調選択回路と、を有することにより上記課題を解決する。
【選択図】図１

Description

半導体装置に関する。特に、無線通信によりデータの交信（受信、送信）を行う半導体装
置に関する。さらに特に、無線通信において交信を行うデータの変調回路の構成に関する
。
近年、無線通信を利用した個体識別技術（以下、無線通信システムという）が注目を集
めている。特に、無線通信によりデータの交信を行うデータキャリアとして、ＲＦＩＤ（
Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術を利用した半導
体装置（ＲＦＩＤタグ、ＲＦタグ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）タグ
、ＩＣチップ、無線タグ、電子タグとも呼ばれる）による個体識別技術が注目を集めてい
る。無線で情報の送受信が可能である半導体装置は、個々の対象物の生産、管理等に役立
てられ始めており、個人認証への応用も進められている。
ここでいう無線通信システムとは、リーダ／ライタ等の電力供給源兼送受信器と、半導体
装置等の送受信器との間を無線でデータのやりとりをする通信システムである。
無線通信システムでは、リーダ／ライタと半導体装置とが物理的に接続されている必要が
ない。つまり、リーダ／ライタが指定する領域に半導体装置が存在しさえすれば、リーダ
／ライタは半導体装置と通信し、半導体装置とデータのやりとりをおこなうことができる
。
リーダ／ライタと半導体装置間においては、通信距離を伸ばすためにリーダ／ライタから
半導体装置への電力供給効率を高める研究開発が盛んである（例えば特許文献１を参照）
。
一方、無線通信システムにおいては、リーダ／ライタにより複数の半導体装置を同時に読
み取る場合、リーダ／ライタとそれぞれの半導体装置との間の距離（以下、通信距離と記
す）は全く同じではない。また、半導体装置が貼り付けられた商品をカートンに詰めてフ
ォークリフトでリーダ／ライタの前を通過するなど、通信距離は時々刻々と変化する場合
もあり得る。一般に電力は、電力が放射される点から電力が測定点までの距離の二乗に比
例して減衰する。つまり、通信距離によってリーダ／ライタから半導体装置へ供給される
電力は異なるが、異なる電力の元でも安定して半導体装置を動作させる必要がある。
そのため、特にリーダ／ライタと半導体装置が接触しているときなど通信距離が極端に短
い場合には、半導体装置に大電力が供給され、距離が長い場合には十分な電力が供給され
ない。大電力が半導体装置に供給されてしまった場合、半導体装置はリーダ／ライタから
の信号を正確に復調できずに誤動作し、半導体装置の内部素子が劣化する。また最悪の場
合には、半導体装置自体が破壊されたりする可能性がある。
これに対し、素子の劣化・破壊を抑える為に半導体装置内部に保護回路を設け、大電力が
供給されても電力を分割させる保護回路を設け半導体装置の素子に一定の電圧値以上が加
わらない構成とする方法がある（例えば特許文献２及び特許文献３参照、）。
特開２００６−５６５１号公報 特開２００６−１８００７３号公報 特開２００７−１８３７９０号公報
しかしながら、このような保護回路が動作する時には、応答信号の振幅が小さくなりリー
ダ／ライタが応答を認識するのが困難になってしまうことがある。
より詳細には、保護回路動作時においても振幅が大きくなるように変調回路を動作させる
ためには、変調回路が適切に動作するような電力が変調回路にも供給されなければならな
い。そのためには、変調回路へ分割して供給される電力を大きくする必要がある。
しかしながら、この場合、応答信号を生成するロジック回路等への電力供給量が低下して
しまう。その結果、半導体装置の最大通信距離が低下するおそれがある。
本発明の一態様は、以上のような問題を鑑みてなされたものであり、最大通信距離を維持
しつつ、通信距離が極端に短い場合でも半導体装置が正常に動作し、かつ、大きい電力が
供給された場合に保護回路が動作したときにも応答波形の振幅を大きくすることができる
半導体装置を提供することを課題とする。
上記課題を解決するため、本発明の一態様の半導体装置は、変調回路の切り替えを行う。
具体的には、アンテナ端子に接続された整流回路と、整流回路から出力される電圧値によ
り出力の状態を決定する検出回路と、検出回路の出力に応じて導通状態又は非導通状態に
なる保護回路が有するスイッチ素子と、検出回路の出力と変調信号により出力を決定する
変調選択回路と、スイッチ素子の非導通時に使用する第１の変調回路と、スイッチ素子の
導通時に使用する第２の変調回路を有する。上記スイッチ素子が非導通状態である場合に
第１の変調回路を用いて負荷変調を行い、スイッチ素子が導通状態である場合に第２の変
調回路を用いて負荷変調を行う。
また、本発明の別の一態様の半導体装置は、アンテナと、アンテナと接続された整流回路
と、整流回路から出力される電圧値により出力の状態を決定する検出回路と、検出回路の
出力に応じて導通状態又は非導通状態になる保護回路が有するスイッチ素子と、受動素子
と、検出回路の出力と変調信号により出力を決定する変調選択回路と、スイッチ素子の非
導通時に使用する第１の変調回路と、スイッチ素子の導通時に使用する第２の変調回路と
、整流回路の出力電圧を一定電圧にする定電圧回路と、クロック生成回路と、アンテナが
受信した振幅変調波をデジタル変換する復調回路と、復調回路でデジタル変換された信号
を解析し応答信号を出力するロジック回路を有し、スイッチ素子が非導通状態である場合
に第１の変調回路を用いて負荷変調を行い、スイッチ素子が導通状態である場合に第２の
変調回路を用いて負荷変調を行う。
また、本発明の別の一態様の半導体装置は、入力される信号によって負荷変調を行う第１
の変調回路及び第２の変調回路と、外部から供給される電力により出力信号を決定する検
出回路と、検出回路の出力信号により動作が制御される保護回路と、変調選択回路とを有
する。変調選択回路は、検出回路の出力信号により第１の変調回路と第２の変調回路の選
択を切り替える。
変調選択回路は、保護回路の非動作時には、第１の変調回路を選択し、保護回路の動作時
には、第２の変調回路を選択する機能を有する。
また、本発明の別の一態様の半導体装置は、入力される信号によって負荷変調を行う第１
の変調回路及び第２の変調回路と、外部から交流電圧が入力されるアンテナ端子と、交流
電圧を直流電圧に変換する整流回路と、整流回路から出力される電圧値により出力信号を
決定する検出回路と、検出回路の出力信号により第１の変調回路と第２の変調回路の選択
を切り替える変調選択回路と、検出回路の出力信号により整流回路の出力電圧を抑制する
保護回路と、を有し、上記変調選択回路は、整流回路において変換された直流電圧が保護
回路の動作開始電圧より低いときには第１の変調回路を選択し、直流電圧が保護回路の動
作開始電圧より高いときには保護回路を動作させ、かつ、第２の変調回路を選択するよう
に動作する。
上述の第２の変調回路は、保護回路が動作することにより小さくなった第２の変調回路の
負荷変調により発生する副搬送波の振幅を大きくするものである。また、第２の変調回路
が有する負荷は、第１の変調回路が有する負荷より小さいものとする。
なお、本明細書において接続されているとは、特に断りのない限り電気的に接続されてい
るものとする。
また、本明細書においてトランジスタは、様々な形態のトランジスタを適用させることが
できる。よって、適用可能なトランジスタの種類に限定はない。したがって、非結晶シリ
コンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ
）、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、
接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合
物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジス
タ、その他のトランジスタを適用することができる。なお、非単結晶半導体膜には水素ま
たはハロゲンが含まれていても良い。また、トランジスタが配置されている基板の種類は
様々なものを用いることができ、特定のものに限定されることはない。したがって、たと
えば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セ
ロファン基板、石材基板、木材基板などに配置することができる。また、ある基板でトラ
ンジスタを形成した後、別の基板にトランジスタを移動させて配置するようにしても良い
。
また、回路を同一基板上に形成することにより、部品点数を減らしてコストを削減し、他
回路部品との接続点数を減らして信頼性を向上させることができる。あるいは、回路の一
部がある基板上に形成されており、回路の別の一部が別基板上に形成されていても良い。
つまり、回路のすべてが同じ基板上に形成されていなくても良い。たとえば、回路の一部
はガラス基板上にトランジスタを用いて形成し、回路の別の一部は単結晶基板上に形成し
、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続してガラス基板上に配
置しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎ
ｇ）やプリント基板を用いてガラス基板と接続しても良い。このように、回路の一部が同
じ基板上に形成されていることにより、部品点数を減らしてコストを削減し、回路と部品
との接続点数を減らして、信頼性を向上させたりすることができる。また、駆動電圧が高
い部分や駆動周波数の高い部分を同じ基板上に形成しないようにすれば、消費電力の増大
を防ぐことができる。
本発明の一態様の半導体装置に適用するトランジスタの構成として、たとえば、ゲート本
数が２本以上になっているマルチゲート構造を用いても良い。マルチゲート構造にするこ
とにより、オフ電流を低減し、トランジスタの耐圧性を向上させて信頼性を良くし、飽和
領域で動作するときに、ソース端子とドレイン端子の間の電圧が変化してもソース端子と
ドレイン端子の間の電流はさほど変化せず、フラットな特性にすることができる。また、
チャネルの上下にゲート電極が配置されている構造でも良い。チャネルの上下にゲート電
極が配置されている構造にすることにより、チャネル領域が増えるため、電流量を大きく
し空乏層ができやすくなってＳ値を良くすることができる。また、トランジスタの構造は
、チャネルの上にゲート電極が配置されている構造、チャネルの下にゲート電極が配置さ
れている構造、正スタガ構造、逆スタガ構造、いずれの構造でも良い。チャネル領域が複
数の領域に分かれていても良いし、並列に接続されていても良いし、直列に接続されてい
ても良い。また、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重な
っていても良い。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重な
っている構造にすることにより、チャネルの一部に電荷が蓄積し、動作が不安定になるの
を防ぐことができる。また、ソース領域およびドレイン領域にＬＤＤ領域があっても良い
。ＬＤＤ領域を設けることにより、オフ電流を低減し、トランジスタの耐圧性を向上させ
て信頼性を良くし、飽和領域で動作するときにソース端子とドレイン端子の間の電圧が変
化してもソース端子とドレイン端子の間の電流はさほど変化せず、フラットな特性にする
ことができる。
半導体装置に大きい電力が供給された場合であっても、半導体装置に生じる不具合を防止
し、且つ保護回路動作時の応答信号の振幅を大きくすることでリーダ／ライタとの無線通
信領域を改善することができる。
本発明の一態様に係る半導体装置を説明する図。 本発明の一態様に係る半導体装置を説明する図。 本発明の一態様に係る半導体装置を説明する図。 本発明の一態様に係る半導体装置を説明する図。 本発明の一態様に係る半導体装置を説明する図。 本発明の一態様に係る半導体装置を説明する図。 本発明の一態様に係る半導体装置を説明する図。 本発明の一態様に係る半導体装置を説明する図。 本発明の一態様に係る半導体装置の作製方法を説明する図。 本発明の一態様に係る半導体装置の搭載例を説明する図。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の一
態様に係る構成において、同じものを指す符号は異なる図面間で共通して用いる場合があ
る。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の構成と動作の一例に関して図面を
参照して説明する。
本実施の形態で示す半導体装置は、図１に示すように、アンテナ端子１、整流回路２、整
流回路出力端子３、検出回路４、受動素子５とスイッチ素子６を具備する保護回路７、第
１の変調回路８、第２の変調回路９、変調選択回路１０、検出回路出力端子６３、変調信
号入力端子６５を有している。第１の変調回路８は、保護回路７が動作しない時に動作す
る回路である。第１の変調回路８の動作時・非動作時の影響はアンテナ端子１に生じる電
圧の変化として現れる。その電圧の変化の影響を受けてアンテナから副搬送波が発生する
。また、第２の変調回路９は、保護回路７が動作する時に動作する回路である。第２の変
調回路９の動作時・非動作時の影響はアンテナ端子１に生じる電圧の変化として現れる。
その電圧の変化の影響を受けてアンテナから副搬送波が発生する。
アンテナ端子１は、例えば、アンテナと接続した構成とすることができ、アンテナが受信
した電力が供給される構成とすることができる。
整流回路２は、アンテナ端子１に入力された交流電圧を直流電圧に変換して整流回路出力
端子３、検出回路４に出力する。整流回路２は、半波整流回路、半波倍圧整流回路、全波
整流回路、コッククロフト等で設けることができる。また、ここでいう整流回路は、交流
を直流に変換するＡＣ／ＤＣ変換回路をいう。検出回路４は、アンテナが受信することに
よって外部から供給される電力により出力信号を決定する回路である。より詳細には、外
部から供給される交流電圧を整流回路２によって直流電圧に変換し、整流回路２から出力
される直流電圧の電圧値によって、検出回路４の出力信号が決定される。そして、検出回
路４の出力信号により第１の変調回路８または第２の変調回路９の一方を選択する。
次に、図３に、図１で示した整流回路２と検出回路４の具体的な回路構成を含む本実施
形態の半導体装置の構成を示す。半導体装置は、アンテナ端子１、整流回路２、検出回路
４、保護回路７、第１の変調回路８、第２の変調回路９、変調選択回路１０、復調回路１
１、定電圧回路１２、クロック生成回路１３、ロジック回路１８を有する。検出回路４は
、抵抗素子２０、４段接続ダイオード２１、ｐチャネル型トランジスタ２２及びｎチャネ
ル型トランジスタ２３を有し、整流回路２は、コンデンサ２４、ダイオード２５、ダイオ
ード２６、コンデンサ２７及び抵抗素子２８を有する。各回路に用いることができるトラ
ンジスタとして、例えば、薄膜トランジスタ（ＴＦＴ）を用いることができる。検出回路
４は、整流回路２から出力された直流電圧の電圧値により、スイッチ素子６（図３ではｎ
チャネル型トランジスタ２９）の導通又は非導通を制御する機能を有する。
次に、図３に示した検出回路４の動作について説明する。整流回路出力端子３から出力さ
れる直流電圧の値が小さく４段接続ダイオード２１が導通状態とならないときは、定電圧
回路１２中のリファレンス回路から出力されｎチャネル型トランジスタ２３のゲート電極
に印加されるＶｂｉａｓによりｎチャネル型トランジスタ２３が導通状態にあるのでｐチ
ャネル型トランジスタ２２のゲート電圧が整流回路出力端子３の電位に近づき、ｐチャネ
ル型トランジスタ２２のゲート−ソース間電圧が閾値電圧よりも大きいために非導通状態
となり、検出回路出力端子６３の電位はＧＮＤ電位となる。このとき、検出回路出力端子
６３がｎチャネル型トランジスタ２９（ここでは説明しやすいようにスイッチ素子６には
ｎチャネル型トランジスタ２９を用いて説明する）のゲートに接続されているとすると、
ｎチャネル型トランジスタ２９のゲート−ソース間電圧は、閾値電圧よりも小さいために
非導通状態となる。整流回路出力端子３の電圧が大きくなり、４段接続ダイオード２１が
導通状態になると抵抗素子２０に電流が流れ始め、電圧降下を生じる。整流回路出力端子
３の電圧とこの電圧降下により生じた電位差がｐチャネル型トランジスタ２２の閾値電圧
よりも小さくなるとｐチャネル型トランジスタ２２は導通状態となり、検出回路出力端子
６３の電位が上昇を始め、ｎチャネル型トランジスタ２９のゲート−ソース間電圧が閾値
電圧よりも大きくなるときにｎチャネル型トランジスタ２９は導通状態になる。さらに整
流回路出力端子３の電圧が大きくなり、ｐチャネル型トランジスタのゲート−ソース間に
は閾値電圧よりも十分小さな電圧が印加されるのに対し、ｎチャネル型トランジスタ２３
のゲートには定電圧回路１２からの出力である一定電圧ＶＤＤが印加されているためｐチ
ャネル型トランジスタ２２とｎチャネル型トランジスタ２３の抵抗比はｎチャネル型トラ
ンジスタ２３の方が十分大きくなる。すると、検出回路出力端子６３の電位はさらに上昇
し整流回路出力端子３の電位により近づく。この場合もｎチャネル型トランジスタ２９は
導通状態である。
上記の検出回路４の抵抗素子２０と４段接続ダイオード２１について、直列接続するダイ
オードの個数とダイオードのしきい値により４段接続ダイオード２１に電流が流れ始める
整流回路出力電圧を決定し、抵抗素子２０の抵抗値により４段接続ダイオード２１と抵抗
素子２０の分圧比を決定する。つまり、保護回路７の動作開始電圧（Ｖｘ）は、直列接続
するダイオードの個数と、ダイオードの閾値と、抵抗素子２０の抵抗値によって決定され
る。
上記検出回路４の４段接続ダイオード２１は、４段接続に限らず用途に応じて接続数を決
めても良い。例えば、３段接続、５段接続等の複数接続にすることもできる。
図５に、図３に示す変調選択回路１０の具体的構成を示す。図５の変調選択回路１０は、
検出回路４から出力された直流電圧の電圧値により、第１の変調回路８又は第２の変調回
路９のどちらか一方を選択する機能を有する。変調選択回路１０としては、例えば、第１
の抵抗素子３０、第２の抵抗素子３１、スイッチ３２、スイッチ３３、スイッチ３４、ス
イッチ３５、インバータ３６、コンパレータ３７、コンパレータ３８を用いて構成するこ
とができる。なお、図５に示すスイッチ３２〜３５、インバータ３６、コンパレータ３７
、３８にはトランジスタを用いることができ、トランジスタとして、例えば、薄膜トラン
ジスタ（ＴＦＴ）を用いることができる。
次に、図５に示した変調選択回路１０の動作について説明する。まず上記変調選択回路１
０の第１の抵抗素子３０の抵抗値をＲ１、第２の抵抗素子３１の抵抗値をＲ２、定電圧回
路出力端子６４の電圧値をＶＤＤと定義する。保護回路７の非動作時には、検出回路出力
端子６３の電位がローレベルになっており、スイッチ３３と、スイッチ３５が導通状態と
なり、コンパレータ３７のマイナス端子にはＶＤＤ電圧が、コンパレータ３８のマイナス
端子にはＲ２／（Ｒ１＋Ｒ２）・ＶＤＤ電圧が供給される。この状態で、変調信号をコン
パレータ３７とコンパレータ３８のプラス端子に入力しないならば、コンパレータ３７と
コンパレータ３８は変調信号を変調回路へ出力しないが、変調信号をコンパレータ３７と
コンパレータ３８のプラス端子に入力すると、コンパレータ３７は第２の変調回路９へ変
調信号を出力せず、コンパレータ３８は第１の変調回路８へ変調信号を出力する。保護回
路７の動作時には、検出回路出力端子６３の電位がハイレベルになっているのでスイッチ
３２と、スイッチ３４が導通状態となり、コンパレータ３７のマイナス端子にはＲ２／（
Ｒ１＋Ｒ２）・ＶＤＤ、コンパレータ３８のマイナス端子にはＶＤＤの電圧が供給される
。この状態で、変調信号をコンパレータ３７とコンパレータ３８のプラス端子に入力しな
いならば、コンパレータ３７とコンパレータ３８は変調信号を変調回路へ出力しないが、
変調信号をコンパレータ３７とコンパレータ３８のプラス端子に入力すると、コンパレー
タ３８は第１の変調回路８へ変調信号を出力せず、コンパレータ３７は第２の変調回路９
へ変調信号を出力する。
上記変調選択回路１０が上記機能を有するには、変調選択回路１０の第１の抵抗素子３０
の抵抗値をＲ１、第２の抵抗素子３１の抵抗値をＲ２、定電圧回路出力電圧をＶＤＤ、変
調信号がハイレベルのときの電圧値をＶ＿Ｈｉ、変調信号がローレベルのときの電圧値を
Ｖ＿Ｌｏｗと定義すると、Ｖ＿Ｌｏｗ＜Ｒ２／（Ｒ１＋Ｒ２）・ＶＤＤ＜Ｖ＿Ｈｉ＜ＶＤ
Ｄとなるように設計する必要がある。また、第１の抵抗素子３０の抵抗値Ｒ１と第２の抵
抗素子３１の抵抗値Ｒ２を、（Ｖ＿Ｈｉ−Ｖ＿Ｌｏｗ）／２＝Ｒ２／（Ｒ１＋Ｒ２）・Ｖ
ＤＤとなるように設計する事で、プロセスの素子特性ばらつきにより生じる変調選択回路
１０の動作不具合を極力減らすことができる。
図６に、図５に示した変調選択回路１０と、変調選択回路１０に接続された第１の変調
回路８及び第２の変調回路９の具体的構成例について示す。第１の変調回路８は、抵抗素
子３９と、ｎチャネル型トランジスタ４０を有する。第２の変調回路９は、抵抗素子４１
とｎチャネル型トランジスタ４２を有する。第１の変調回路８は、ロジック回路１８から
コンパレータ３８を介して入力される変調信号によりｎチャネル型トランジスタ４０のＯ
Ｎ、ＯＦＦを制御する機能を有する。なお、図６では、第１の変調回路８の構成として、
図７（Ａ）に示すように抵抗素子４３とｎチャネル型トランジスタ４４を用いた例を示し
たが、図７（Ｂ）のように抵抗素子を用いず、ｎチャネル型トランジスタ４４のみで負荷
変調を行うようにしてもよい。また、図７（Ｃ）のように、抵抗素子４３の代わりにコン
デンサ６６を用いて変調回路を構成することもできる。なお、トランジスタとしては、例
えば、薄膜トランジスタ（ＴＦＴ）を用いて形成することができる。
次に、図６に示す抵抗素子３９とｎチャネル型トランジスタ４０を具備する第１の変調回
路８の動作について説明する。ｎチャネル型トランジスタ４０のゲートには変調選択回路
１０の出力端子から変調信号が入力される。入力されたレベルによって、ｎチャネル型ト
ランジスタ４０を導通状態か非導通状態とし、非導通状態の時は、抵抗素子３９とｎチャ
ネル型トランジスタ４０に電流が流れないためアンテナ端子１から流れ込む電流は第２の
変調回路９と負荷６２に流れ、導通状態の時は、アンテナ端子１から流れ込む電流は第１
の変調回路８と負荷６２に分流することになる。第１の変調回路８に流れる電流をＩ１、
負荷６２に流れる電流をＩｒとすると、Ｉｒに対しＩ１が大きいほどアンテナ端子１から
みたチップのインピーダンスは大きく変化する。
第２の変調回路９は、ロジック回路１８からコンパレータ３７を介して入力される変調信
号によりｎチャネル型トランジスタのＯＮ、ＯＦＦを制御する機能を有する。図６では、
第２の変調回路９として、図７（Ａ）に示すように抵抗素子４３とｎチャネル型トランジ
スタ４４を用いた例を示したが、図７（Ｂ）のように抵抗素子を用いず、ｎチャネル型ト
ランジスタ４４のみで負荷変調を行うようにしてもよい。また、図７（Ｃ）のように、抵
抗素子４３の代わりにコンデンサ６６を用いて変調回路を構成することもできる。なお、
トランジスタとしては、例えば、薄膜トランジスタ（ＴＦＴ）を用いて形成することがで
きる。
次に、図６に示す抵抗素子４１とｎチャネル型トランジスタ４２を具備する第２の変調回
路９の動作について説明する。ｎチャネル型トランジスタ４２のゲートには変調選択回路
の出力端子から変調信号が入力される。入力されたレベルによって、ｎチャネル型トラン
ジスタ４２を導通状態か非導通状態とし、非導通状態の時は、抵抗素子４１とｎチャネル
型トランジスタ４２に電流が流れないためアンテナ端子１から流れ込む電流は第１の変調
回路８と負荷６２に流れ、導通状態の時は、アンテナ端子１から流れ込む電流は第２の変
調回路９と負荷６２に分流することになる。第２の変調回路９に流れる電流をＩ２、負荷
６２に流れる電流をＩｒとすると、Ｉｒに対しＩ２が大きいほどアンテナ端子１からみた
チップのインピーダンスは大きく変化する。
第１の変調回路８と第２の変調回路９は互いに同じ構成としてもよく、また、異なる構成
としても良い。
応答信号の振幅を決定するパラメータについて、図７（Ａ）〜（Ｃ）を用いて説明する。
図７（Ａ）〜（Ｃ）のｎチャネル型トランジスタ４４の飽和領域におけるドレイン−ソー
ス間電流Ｉｄは以下の式で求めることができる。
Figure 2013254500
Ｋ´は電子の移動度と単位面積当たりのゲート酸化膜容量の積で表され、λはチャネル長
変調係数、Ｗはチャネル幅、Ｌはチャネル長、Ｖｇｓはゲート−ソース間電圧、Ｖｔは閾
値電圧、Ｖｄｓはドレイン−ソース間電圧のことを指す。応答信号の振幅を大きくするに
は、変調回路に流れる電流が大きくなるよう変調回路を構成する抵抗値が小さくなるよう
に決定し、また、ｎチャネル型トランジスタ４４のドレイン電流が大きくなるようにドレ
イン電流を決定する各パラメータを決定すればよい。
保護回路７が非動作時の応答信号の振幅の大きさは、変調信号がハイレベルのときの第１
の変調回路８に流れる電流と負荷６２に流れる電流の比によって決まる。また、保護回路
７動作時の応答信号の振幅の大きさは、第２の変調回路９に流れる電流と負荷６２に流れ
る電流の比によって決まる。応答波形の振幅を大きくしたい時には変調回路に大電流が流
れるように、変調信号がハイレベルのときの変調回路のインピーダンスＺ１と、負荷のイ
ンピーダンスＺ２の比を決定すればよい。ただし、保護回路７の動作時、非動作時では負
荷のインピーダンスＺ２が異なるので、そのことを考慮して第１の変調回路８と第２の変
調回路９を設計する必要がある。
図６で説明した抵抗素子３９とｎチャネル型トランジスタ４０を具備する第１の変調回路
８と、抵抗素子４１とｎチャネル型トランジスタ４２を具備する第２の変調回路９を用い
て、第１の変調回路８の抵抗素子３９とｎチャネル型トランジスタ４０、第２の変調回路
９の抵抗素子４１とｎチャネル型トランジスタ４２のパラメータの設定方法を例にあげて
みる。例えば、第１の変調回路８の抵抗素子３９の抵抗値をＲ３、第２の変調回路９の抵
抗素子４１の抵抗値をＲ４とすると、Ｒ３＜Ｒ４となるように抵抗値を決定することで保
護回路動作時の応答信号の振幅を大きくすることができる。また、第１の変調回路８に具
備されるｎチャネル型トランジスタ４０に流れる電流をＩＤ１、第２の変調回路９に具備
されるｎチャネル型トランジスタ４２に流れる電流をＩＤ２とすると、ｎチャネル型トラ
ンジスタのドレイン電流を決定するパラメータＫ´とチャネル長変調係数λとチャネル幅
Ｗとチャネル長Ｌとゲート−ソース間電圧Ｖｇｓと閾値電圧Ｖｔとドレイン−ソース間電
圧Ｖｄｓを、ＩＤ２＞ＩＤ１となるように設定することで、保護回路７動作時の応答信号
の振幅を大きくすることができる。ただし、応答信号の振幅を大きくするために第２の変
調回路９に流れる電流ＩＤ２を大きくしすぎると負荷６２に流れる電流が小さくなり、ロ
ジック回路１８が動作するのに必要な電流が供給されなくなり動作しなくなるので注意が
必要である。
スイッチ素子６は、アンテナ端子１と受動素子５との電気的な接続を制御するものであれ
ばよく、伝播遅延時間が短く高速スイッチングによるノイズが小さいものが好ましい。例
えば、スイッチ素子６は、トランジスタ、サイリスタ等で設けることができる。
上記受動素子５は、抵抗素子やコンデンサを用いることができる。
上記保護回路７は、受動素子５とスイッチ素子６を具備した構成になっているが、スイッ
チ素子６のみを具備した構成としてもよい。
次に、本実施の形態で示す半導体装置の動作について図３、図６を用いて説明する。
まず、アンテナ端子１に交流電圧が入力されると、整流回路２は、交流電圧を直流電圧に
変換し、検出回路４に出力する。検出回路４に入力された直流電圧が一定の電圧値（Ｖｘ
）未満である場合には、スイッチ素子６はオフの状態（受動素子５とＧＮＤとが電気的に
絶縁された状態）を維持し、保護回路７は非動作、変調選択回路１０は第１の変調回路８
を選択、第２の変調回路９を非選択した状態を維持する。その結果、アンテナ端子１に入
力された交流電圧は、整流回路２により交流電圧から直流電圧に変換された後、整流回路
出力端子３に印加される。この状態で、変調信号をコンパレータ３７、３８に出力すると
第１の変調回路８を用いて負荷変調を行う。
一方、検出回路４に入力された直流電圧が一定の電圧値（Ｖｘ）以上である場合には、ス
イッチ素子６に電圧が印加されオンの状態（受動素子５とＧＮＤとが電気的に接続された
状態）を維持し、保護回路７は動作し、変調選択回路１０は第２の変調回路９を選択し、
第１の変調回路８を非選択した状態となる。その結果、アンテナ端子１から受動素子５と
スイッチ素子６を介してＧＮＤに電流が流れ、整流回路２で生成される電圧が抑制される
ので整流回路２を含む整流回路出力端子３に接続された回路は保護される。また、アンテ
ナ端子１に入力された交流電圧は、整流回路２により直流電圧に変換された後、整流回路
出力端子３に印加される。この状態で、変調信号をコンパレータ３７、３８に入力すると
第２の変調回路９を用いて負荷変調を行う。
アンテナ端子１に入力された交流電圧と、整流回路２から出力される直流電圧は相関関係
があり、アンテナ端子１に入力された交流電圧が大きくなるにつれて整流回路２の出力電
圧が増加する。整流回路２から出力される電圧が一定値以上である場合には、整流回路２
を含む整流回路出力端子３に接続された回路を破損する恐れがあるため、保護回路７を設
けることによって、アンテナ端子１に高い交流電圧が供給された場合には、アンテナ端子
１から、受動素子５とスイッチ素子６を介してＧＮＤに電流を流し、整流回路２の出力電
圧を抑制し、整流回路２を含む整流回路出力端子３に接続された回路を保護する構成とな
っている。
なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成と組み合わ
せて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様に係る半導体装置を無線で情報の送受信が可能な無線
タグとして設けた場合に関して図面を参照して説明する。
本実施の形態で示す半導体装置は、図２に示すように、アンテナ１９とチップ６７を有し
、チップ６７は、整流回路２、検出回路４、受動素子５とスイッチ素子６を具備する保護
回路７、保護回路７が動作しない時に符号化された信号が入力され、その信号に合わせ動
作する第１の変調回路８、保護回路７が動作する時に符号化された信号が入力され、その
信号に合わせ動作する第２の変調回路９、検出回路出力電圧により使用する変調回路の選
択を行う変調選択回路１０、アンテナ１９から受信した信号をデジタル化する復調回路１
１、整流回路２の出力電圧を一定電圧にする定電圧回路１２、クロック生成回路１３、符
号化回路１４、コントローラ回路１５、判定回路１６、メモリ１７を有している。なお、
上記の保護回路７は受動素子５とスイッチ素子６を有している。また、符号化回路１４、
コントローラ回路１５、判定回路１６及びメモリ１７を具備する回路をロジック回路１８
といい、定電圧回路１２からロジック回路１８に一定電圧を供給する構成となっている。
なお、本実施の形態で示す半導体装置を、無線タグとして活用してもよい。
また、図２における一部の回路をより具体的に表した構成を図４に示す。
図４に示す形態は、図２と同じ形態になっている。なお、検出回路４は、４段接続ダイオ
ード２１、抵抗素子２０、ｐチャネル型トランジスタ２２、ｎチャネル型トランジスタ２
３を有し、整流回路２は、コンデンサ２４、ダイオード２５、ダイオード２６、コンデン
サ２７、抵抗素子２８を有している。スイッチ素子であるｎチャネル型トランジスタ２９
は、アンテナ端子１と受動素子５との電気的な接続を制御するものであればよく、本実施
の形態の動作説明の為、図４ではｎチャネル型トランジスタで構成する。
次に、図４を参照して、リーダ／ライタから無線で命令を受け取り、当該リーダ／ライタ
に無線で応答を返すまでの無線タグの動作について説明する。
リーダ／ライタからは、搬送波と振幅変調波が送られてくる。搬送波は、通信において情
報をのせて電波や電磁波でおくる信号のことを指し、振幅変調波は、搬送波を振幅変調し
た信号のことを指す。
搬送波は無線タグを機能させるための電源電圧として利用され、振幅変調波は無線タグを
機能させるための電源電圧として利用されると共に、復調回路１１でアナログ信号をデジ
タル信号にデコードした後、ロジック回路１８で解析されることになる。
具体的には、まず、リーダ／ライタから搬送波が送られてきた場合、アンテナ１９が電力
を受信し、アンテナ端子１から出力される交流電圧を整流回路２で直流電圧に変換し、直
流電圧を定電圧回路１２に供給する。そして、定電圧回路１２はクロック生成回路１３と
ロジック回路１８の電源電圧を生成する。この段階では、リーダ／ライタから命令は送ら
れていない状態なのでタグは応答信号を返さない。
リーダ／ライタから振幅変調波が送られてきた場合、アンテナ１９が電力を受信し、アン
テナ端子１から出力される交流電圧を整流回路２で直流電圧に変換し、直流電圧を定電圧
回路１２に供給する。そして、定電圧回路１２はクロック生成回路１３とロジック回路１
８の電源電圧を生成する。リーダ／ライタから送られてきた振幅変調波はアナログ信号で
あり復調回路１１にてデジタル変換される。デジタル化されたデータは判定回路１６で正
常に受信されたかを判定し、メモリ１７に格納されているデータをコントローラ回路１５
で抽出する。そして、タグの応答信号の符号化を符号化回路１４で行う。ここで、符号化
された信号を変調信号とし、変調信号が第１の変調回路８、もしくは第２の変調回路９に
送られることで、タグは負荷変調を行いタグの情報を搬送波電力の強弱の並びでリーダ／
ライタに伝達し、リーダ／ライタは搬送波電力の強弱の並びをタグから送られてきた情報
として認識する。
次に、図４に示す検出回路４の動作について説明する。整流回路２からの出力電圧が低く
４段接続ダイオード２１が導通状態とならないときは、定電圧回路１２中のリファレンス
回路から出力されｎチャネル型トランジスタ２３のゲート電極に印加されるＶｂｉａｓに
よりｎチャネル型トランジスタ２３が導通状態にあるのでｐチャネル型トランジスタ２２
のゲート電圧が整流回路出力端子３の電位に近づき、ｐチャネル型トランジスタ２２のゲ
ート−ソース間電圧が閾値電圧よりも大きいために非導通状態となり、検出回路出力端子
６３の電位はＧＮＤ電位となるため、ｎチャネル型トランジスタ２９のゲート−ソース間
電圧は、閾値電圧よりも小さいために非導通状態となり、保護回路７は動作しない。整流
回路２からの出力電圧が高くなり、４段接続ダイオード２１が導通状態になると抵抗素子
２０に電流が流れ始め、電圧降下を生じる。整流回路出力端子３の電圧とこの電圧降下に
より生じた電位差がｐチャネル型トランジスタ２２の閾値電圧よりも小さくなるとｐチャ
ネル型トランジスタは導通状態となり、検出回路出力端子６３の電位が上昇を始め、ｎチ
ャネル型トランジスタ２９のゲート−ソース間電圧が閾値電圧よりも大きくなるときにｎ
チャネル型トランジスタ２９は導通状態となり保護回路７は動作する。
さらに整流回路２の出力電圧が大きくなり、ｐチャネル型トランジスタ２２のゲート−ソ
ース間には閾値電圧よりも十分小さな電圧が印加されるのに対し、ｎチャネル型トランジ
スタ２３のゲートには定電圧回路１２からの出力である一定電圧ＶＤＤが印加されている
ためｐチャネル型トランジスタ２２とｎチャネル型トランジスタ２３の抵抗比はｎチャネ
ル型トランジスタの方が十分大きくなる。すると、検出回路出力端子６３の電位は整流回
路出力端子３の電位により近づく。この場合もｎチャネル型トランジスタは導通状態であ
り保護回路７は動作する。
上記の検出回路４の抵抗素子２０と４段接続ダイオード２１について、直列接続するダイ
オードの個数とダイオードのしきい値により４段接続ダイオード２１に電流が流れ始める
整流回路出力電圧を決定し、抵抗素子２０の抵抗値により４段接続ダイオード２１と抵抗
素子２０の分圧比を決定する。つまり、保護回路７の動作開始電圧（Ｖｘ）は、直列接続
するダイオードの個数と、ダイオードの閾値と、抵抗素子２０の抵抗値によって決定され
る。
上記検出回路４の４段接続ダイオード２１は、４段接続に限らず用途に応じて接続数を決
めても良い。
次いで、変調選択回路１０の動作原理について説明する。変調選択回路１０の第１の抵抗
素子３０の抵抗値をＲ１、第２の抵抗素子３１の抵抗値をＲ２、定電源電圧値をＶＤＤと
定義する。保護回路７の非動作時には、検出回路出力端子６３の電位がローレベルになっ
ているのでスイッチ３３と、スイッチ３５が導通状態となり、コンパレータ３７にはＶＤ
Ｄ電圧が、コンパレータ３８にはＲ２／（Ｒ１＋Ｒ２）・ＶＤＤの電圧が供給される。こ
の状態で、変調信号をコンパレータ３７とコンパレータ３８に入力しないならば、コンパ
レータ３７とコンパレータ３８は変調信号を変調回路へ出力しないが、変調信号をコンパ
レータ３７とコンパレータ３８に入力すると、コンパレータ３７は第２の変調回路９へ変
調信号を出力せず、コンパレータ３８は第１の変調回路８へ変調信号を出力する。その結
果、第１の変調回路８を用いて負荷変調が行われる。保護回路７の動作時には、検出回路
出力端子６３の電位がハイレベルになっているのでスイッチ３２と、スイッチ３４が導通
状態となり、コンパレータ３７にはＲ２／（Ｒ１＋Ｒ２）・ＶＤＤ電圧が、コンパレータ
３８にはＶＤＤの電圧が供給される。この状態で、変調信号をコンパレータ３７とコンパ
レータ３８に入力しないならば、コンパレータ３７とコンパレータ３８は変調信号を変調
回路へ出力しないが、変調信号をコンパレータ３７とコンパレータ３８に入力すると、コ
ンパレータ３８は第１の変調回路８へ変調信号を出力せず、コンパレータ３７は第２の変
調回路９へ変調信号を出力する。その結果、第２の変調回路９を用いて負荷変調が行われ
る。
第１の変調回路８は図７（Ａ）に示す構造であり、ロジック回路１８からコンパレータ３
８を介して入力される変調信号によりｎチャネル型トランジスタのＯＮ、ＯＦＦを制御す
る機能を有する。第１の変調回路８としては、例えば、抵抗素子３９、ｎチャネル型トラ
ンジスタ４０を用いて構成することができる。なお、トランジスタとしては、例えば、薄
膜トランジスタ（ＴＦＴ）を用いて形成することができる。なお、上記変調回路は図７（
Ｂ）に示すように、抵抗素子を用いず、ｎチャネル型トランジスタ４４のみで負荷変調を
行うようにしてもよい。また、上記変調回路は図７（Ｃ）に示すように、コンデンサ６６
とｎチャネル型トランジスタ４４を用いて構成することができる。
第２の変調回路９は、図７（Ａ）に示す構造であり、ロジック回路１８からコンパレータ
３７を介して入力される変調信号によりｎチャネル型トランジスタのＯＮ、ＯＦＦを制御
する機能を有する。第２の変調回路９としては、例えば、抵抗素子３９、ｎチャネル型ト
ランジスタ４０を用いて構成することができる。なお、トランジスタとしては、例えば、
薄膜トランジスタ（ＴＦＴ）を用いて形成することができる。なお、上記変調回路は、図
７（Ｂ）に示すように、抵抗素子を用いず、ｎチャネル型トランジスタ４４のみで負荷変
調を行うようにしてもよい。また、上記変調回路は図７（Ｃ）に示すように、コンデンサ
６６とｎチャネル型トランジスタ４４を用いて構成することができる。
第１の変調回路８と第２の変調回路９は互いに同じ構成としてもよく、また、異なる構成
としても良い。
次に、図４に示す抵抗素子４１とｎチャネル型トランジスタ４２を具備する第２の変調回
路９の動作について説明する。ｎチャネル型トランジスタ４２のゲートには変調選択回路
の出力端子から変調信号が入力される。入力されたレベルによって、ｎチャネル型トラン
ジスタ４２を導通状態か非導通状態とし、非導通状態の時は、抵抗素子４１とｎチャネル
型トランジスタ４２に電流が流れないためアンテナ端子１から流れ込む電流は第１の変調
回路８と負荷６２に流れ、導通状態の時は、アンテナ端子１から流れ込む電流は第２の変
調回路９と負荷６２に分流することになる。第２の変調回路９に流れる電流をＩ２、負荷
６２に流れる電流をＩｒとすると、Ｉｒに対しＩ２が大きいほどアンテナ端子１からみた
チップ６７のインピーダンスは大きく変化する。
応答信号の振幅を決定するパラメータについて、図７（Ａ）を用いて説明する。図７（Ａ
）のｎチャネル型トランジスタの飽和領域におけるドレイン−ソース間電流Ｉｄは実施形
態１で示した数式１で求めることができる。応答信号の振幅を大きくするには、変調回路
に流れる電流が大きくなるよう変調回路を構成する抵抗値が小さくなるように決定し、ま
た、ｎチャネル型トランジスタのドレイン電流が大きくなるようにドレイン電流を決定す
る各パラメータを決定すればよい。
保護回路７非動作時の応答信号の振幅の大きさは、変調信号がハイレベルのときの第１の
変調回路８に流れる電流と負荷６２に流れる電流の比によって決まる。また、保護回路７
動作時の応答信号の振幅の大きさは、第２の変調回路９に流れる電流と負荷６２に流れる
電流の比によって決まる。応答波形の振幅を大きくしたい時には変調回路に大電流が流れ
るように、変調信号がハイレベルのときの変調回路のインピーダンスＺ１と、負荷のイン
ピーダンスＺ２の比を決定すればよい。ただし、保護回路７の動作時、非動作時では負荷
のインピーダンスＺ２が異なるので、そのことを考慮して第１の変調回路８と第２の変調
回路９を設計する必要がある。
図４に示した、抵抗素子３９とｎチャネル型トランジスタ４０を具備する第１の変調回路
８と、抵抗素子４１とｎチャネル型トランジスタ４２を具備する第２の変調回路９を用い
て、第１の変調回路８の抵抗素子３９とｎチャネル型トランジスタ４０、第２の変調回路
９の抵抗素子４１とｎチャネル型トランジスタ４２のパラメータの設定方法を例にあげて
みる。例えば、第１の変調回路８の抵抗素子３９の抵抗値をＲ３、第２の変調回路９の抵
抗素子４１の抵抗値をＲ４とすると、Ｒ３＜Ｒ４となるように抵抗値を決定することで保
護回路動作時の応答信号の振幅を大きくすることができる。また、第１の変調回路８に具
備されるｎチャネル型トランジスタ４０に流れる電流をＩＤ１、第２の変調回路９に具備
されるｎチャネル型トランジスタ４２に流れる電流をＩＤ２とすると、ｎチャネル型トラ
ンジスタのドレイン電流を決定するパラメータＫ´とチャネル長変調係数λとチャネル幅
Ｗとチャネル長Ｌとゲート−ソース間電圧Ｖｇｓと閾値電圧Ｖｔとドレイン−ソース間電
圧Ｖｄｓを、ＩＤ２＞ＩＤ１となるように設定することで、保護回路７動作時の応答信号
の振幅を大きくすることができる。ただし、応答信号の振幅を大きくするために第２の変
調回路９に流れる電流ＩＤ２を大きくしすぎると負荷６２に流れる電流が小さくなり、ロ
ジック回路１８が動作するのに必要な電流が供給されなくなり動作しなくなるので注意が
必要である。
また、整流回路２から出力された電圧は、定電圧回路１２により一定の電圧に調整された
後にクロック生成回路１３やロジック回路１８に出力される。定電圧回路１２は、リファ
レンス回路及び差動増幅回路を有している。また、リファレンス回路から出力される電圧
と、定電圧回路１２に入力された整流回路出力電圧とを差動増幅回路で比較することによ
って一定電圧が生成される。
図８（Ａ）、（Ｂ）に定電圧回路１２が有するリファレンス回路と差動増幅回路を示す。
リファレンス回路４５は、図８（Ａ）に示すように、ｐチャネル型トランジスタ４７とｐ
チャネル型トランジスタ４８の２つの同じサイズのｐチャネル型トランジスタを具備した
カレントミラー回路を有し、ｎチャネル型トランジスタ４９とｎチャネル型トランジスタ
５０の２つの同じサイズのｎチャネル型トランジスタと、抵抗素子５１を有している。差
動増幅回路４６は、図８（Ｂ）に示すように、ｐチャネル型トランジスタ５２とｐチャネ
ル型トランジスタ５３の２つの同じサイズのｐチャネル型トランジスタを具備したカレン
トミラーと、ｎチャネル型トランジスタ５４とｎチャネル型トランジスタ５８の２つの同
じサイズのｎチャネル型トランジスタと、ｐチャネル型トランジスタ５５と、ｐチャネル
型トランジスタ５６と、ｎチャネル型トランジスタ５７と、ｎチャネル型トランジスタ５
９と、コンデンサ６０と、コンデンサ６１を有している。また、リファレンス回路４５と
差動増幅回路４６を、整流回路出力電圧値が同じ値の時に飽和領域となるように、ｐチャ
ネル型トランジスタ４７とｐチャネル型トランジスタ４８とｐチャネル型トランジスタ５
２とｐチャネル型トランジスタ５３を同じサイズで構成し、ｎチャネル型トランジスタ４
９とｎチャネル型トランジスタ５０とｎチャネル型トランジスタ５４とｎチャネル型トラ
ンジスタ５８を同じサイズで構成する。
リファレンス回路４５の動作原理について説明する。整流回路出力端子３に直流電圧が印
加されｐチャネル型トランジスタ４７とｐチャネル型トランジスタ４８のゲートとソース
間電位がしきい値電圧以下ならばＯＮする。その後、ｎチャネル型トランジスタ４９のゲ
ート電位が上昇を始め、ｎチャネル型トランジスタ４９のゲート−ソース間電圧がしきい
値電圧以上となったときにｎチャネル型トランジスタ４９がＯＮする。すると、抵抗素子
５１に電流が流れ電圧降下が生じ、その電圧降下がｎチャネル型トランジスタ５０のゲー
ト−ソース間電圧となる。抵抗素子５１に流れる電流が大きくなるにつれ抵抗素子５１に
生じる電圧降下により生じる電位差は大きくなるため、ｎチャネル型トランジスタ５０の
ゲート電位が上昇を始め、ｎチャネル型トランジスタ５０のゲート−ソース間電圧がしき
い値電圧以上となったときにｎチャネル型トランジスタ５０がＯＮする。
ｐチャネル型トランジスタ４７とｐチャネル型トランジスタ４８とｎチャネル型トランジ
スタ４９とｎチャネル型トランジスタ５０が非飽和領域動作となるような整流回路出力電
圧が印加された場合には、整流回路出力電圧の変動に対し、Ｖｂｉａｓは変動してしまう
。
ｐチャネル型トランジスタ４７とｐチャネル型トランジスタ４８とｎチャネル型トランジ
スタ４９とｎチャネル型トランジスタ５０が飽和領域となるような整流回路出力電圧が印
加されれば、抵抗素子５１の電圧降下により生じる電位差が整流回路出力電圧の変動に対
して一定となり、Ｖｂｉａｓは一定電圧になる。
以上のことから、リファレンス回路４５のＶｂｉａｓを整流回路出力電圧の変動に対して
一定電圧としたい時は、ｐチャネル型トランジスタ４７とｐチャネル型トランジスタ４８
とｎチャネル型トランジスタ４９とｎチャネル型トランジスタ５０の飽和領域で使用する
のが好ましい。
次に、差動増幅回路４６の動作原理について説明する。ｐチャネル型トランジスタ５２と
ｐチャネル型トランジスタ５３は、ゲート−ソース間電圧がしきい値電圧以下となったと
きにＯＮする。ｐチャネル型トランジスタ５２がＯＮした時に、ｎチャネル型トランジス
タ５４のゲートとソース間に印加されるＶｂｉａｓがしきい値電圧以上であればＯＮし、
ｐチャネル型トランジスタ５２のソース−ドレイン間に電位差が生じる。
また、ｐチャネル型トランジスタ５２のソース−ドレイン間電圧がｐチャネル型トランジ
スタ５５のゲート−ソース間電圧のしきい値以上であればｐチャネル型トランジスタ５５
はＯＮするので定電圧出力端子には電圧が現れる。ｐチャネル型トランジスタ５６とｎチ
ャネル型トランジスタ５７は、ｐチャネル型トランジスタのドレインとゲートを接続した
ダイオード接続、ｎチャネル型トランジスタのドレインとゲートを接続したダイオード接
続となっており、ｐチャネル型トランジスタ５６のソースとドレイン間の抵抗とｎチャネ
ル型トランジスタ５７のドレインとソース間の抵抗比により定電圧回路出力電圧を分圧し
た電圧（ｎチャネル型トランジスタ５７のソース−ドレイン間電圧）をｎチャネル型トラ
ンジスタ５８のゲートに印加することになる。また、ｐチャネル型トランジスタ５６とｎ
チャネル型トランジスタ５７のゲートノードが、リファレンス回路から供給されるＶｂｉ
ａｓと同じになるように差動増幅回路４６は動作するため、定電圧回路出力電圧値は、リ
ファレンス回路４５の抵抗素子５１の両端に生じる電圧Ｖｂｉａｓとｐチャネル型トラン
ジスタ５６のソースとドレイン間の抵抗とｎチャネル型トランジスタ５７のドレインとソ
ース間の抵抗の抵抗比で決定される事になる。
リファレンス回路４５を構成するトランジスタが非飽和領域で動作する場合、整流回路出
力電圧の変動に対し、カレントミラー回路を構成するｐチャネル型トランジスタ４７と、
ｐチャネル型トランジスタ４８に流れるソースとドレイン間の電流が変動するため、抵抗
素子５１に流れる電流も変動し、リファレンス回路の出力電圧Ｖｂｉａｓが変動する。ｎ
チャネル型トランジスタ５８のゲート電圧はＶｂｉａｓと同じ電圧になるように動作する
ため、整流回路出力電圧の変動に対しｎチャネル型トランジスタ５８のゲート電圧が変動
し、結果定電圧回路出力電圧も変動してしまうため一定電圧にならない。また、リファレ
ンス回路４５を構成するトランジスタが飽和領域で動作する場合、整流回路出力電圧の変
動に対し、カレントミラー回路を構成するｐチャネル型トランジスタ４７と、ｐチャネル
型トランジスタ４８に流れるソースとドレイン間の電流が一定となるため、抵抗素子５１
に流れる電流も一定となり、リファレンス回路出力電圧Ｖｂｉａｓは一定電圧となる。ｎ
チャネル型トランジスタ５８のゲート電圧はＶｂｉａｓと同じ電圧になるよう動作するた
め、整流回路出力電圧の変動に対しｎチャネル型トランジスタ５８のゲート電圧が一定と
なるので、定電圧回路出力電圧も一定電圧となるように動作する。
以上のリファレンス回路４５と差動増幅回路４６の動作により、リファレンス回路４５の
トランジスタが飽和領域で動作するならば、定電圧回路１２に入力される整流回路出力電
圧が変動した場合も定電圧回路１２の出力電圧は一定電圧となる。
メモリ１７には、電力供給無しで長時間データを保持することが可能なＥＥＰＲＯＭとＦ
ｅＲＡＭがあるが、書込み速度、書込み電圧、書込みエネルギー等を考えるとＦｅＲＡＭ
の方が実用的である。
４段接続ダイオード２１、ダイオード２５、ダイオード２６はダイオード素子を用いずに
ｎチャネル型トランジスタのゲートノードとドレインノードを導通させて構成したものを
用いてもよい。
上記受動素子５は、抵抗素子やコンデンサを用いることができる。
上記保護回路７は、受動素子５とスイッチ素子６を具備した構成になっているが、スイッ
チ素子６のみを具備した構成としてもよい。
アンテナ１９の形状は通信方式により選択すればよく、本実施の形態で示した無線タグに
おいては、電磁誘導方式か電波方式により通信を行うことができる。
上記に記してある負荷変調は、アンテナの終端または接続状態によってアンテナからの反
射量や位相を変化させ、データの暗号化を行うことを目的としている。負荷変調には抵抗
負荷変調と容量性負荷変調がある。
上記の無線タグはＡＳＫ変調方式と、ＦＳＫ変調方式と、ＰＳＫ変調方式に対応したもの
とする。ＡＳＫ変調方式は、送信する信号の振幅を変更する方式である。ＦＳＫ変調方式
は、送信する信号の周波数を変更する方式である。ＰＳＫ変調方式は、送信する信号の位
相を変更する方式である。
本実施の形態で示す半導体装置は、第１の変調回路８、第２の変調回路９、変調選択回路
１０を図４に示す位置に搭載することで、保護回路７が動作、非動作状態により変調回路
の切り替えを行う。そうすることで、ＲＦタグ応答信号の振幅を大きくし、従来の保護回
路７の動作時の通信不良を改善することができる。
なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成と組み合わ
せて実施することができる。
（実施の形態３）
本実施の形態では、半導体装置を、より信頼性を高く、かつ歩留まり良く作製する方法
について、図９を用いて説明する。本実施の形態では、半導体装置の一例としてＣＭＯＳ
（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）に関して説明する。
基板９００上に剥離層９０１を介して、トランジスタ９０２、９０３、容量９０４、絶
縁層９０５が設けられ、半導体集積回路９１０が形成されている（図９（Ａ）参照）。
トランジスタ９０２、９０３は薄膜トランジスタであり、それぞれソース領域又はドレ
イン領域、低濃度不純物領域、チャネル形成領域、ゲート絶縁層、ゲート電極、ソース電
極又はドレイン電極を有する。ソース領域又はドレイン領域は、ソース電極又はドレイン
電極として機能する配線と接し、電気的に接続されている。
トランジスタ９０２はＮチャネル型トランジスタであり、ソース領域又はドレイン領域
、及び低濃度不純物領域には、Ｎ型を付与する不純物元素（例えばリン（Ｐ）やヒ素（Ａ
ｓ）等）を含む。トランジスタ９０３はＰチャネル型トランジスタであり、ソース領域又
はドレイン領域、及び低濃度不純物領域には、Ｐ型を付与する不純物元素（例えばボロン
（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等）を含む。
容量９０４は、トランジスタ９０２、９０３と同様の工程で形成され、一方の電極は半
導体層、他方の電極はゲート電極と同じ工程で形成される層で形成されている。このとき
、容量値を効率よく確保するため、ゲート電極層を形成する前に、容量９０４を形成する
半導体層に不純物元素を添加しておいても良い。この工程によると、ゲート電極層の下層
の領域に配置された半導体層にも不純物元素が添加されるため、効率よく容量として機能
することができる。
次に、絶縁層９０５上に、導電膜でなるアンテナ９１１を形成し、アンテナ９１１上に
保護膜９１２を形成する。アンテナ９１１は、半導体集積回路と電気的に接続される。図
９（Ａ）では、容量９０４の一方の電極と電気的に接続されている。
続いて、保護膜９１２上に、絶縁体９２０を形成する。絶縁体９２０としては、例えば
繊維体９２１に有機樹脂９２２を含浸させた構造体を用いても良い。
保護膜９１２と絶縁体９２０を接着した後、剥離層９０１を界面として、半導体集積回
路９１０、アンテナ９１１、及び保護膜９１２を基板９００より分離する。よって半導体
集積回路９１０、アンテナ９１１、及び保護膜９１２は、絶縁体９２０側に設けられる（
図９（Ｂ）参照）。
保護膜９１２と絶縁体９２０の接着については、特に図示しないが接着剤を用いても良
いし、圧着、もしくは加熱圧着によって接着しても良い。
その後、半導体集積回路９１０が、剥離層９０１を介して露出している剥離面の側に絶
縁体９３０を接着し、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を、絶
縁体９２０及び絶縁体９３０に挟持する（図９（Ｃ）参照）。
絶縁体９３０も、絶縁体９２０と同様、例えば繊維体９３１に有機樹脂９３２を含浸さ
せた構造体を用いても良い。
特に図示していないが、絶縁体９２０及び絶縁体９３０は、平面方向に複数配列するよ
うに複数の半導体集積回路９１０、アンテナ９１１、保護膜９１２が形成された構造体を
挟持しており、個々に分断することによって、それぞれ半導体集積回路９１０、アンテナ
９１１、及び保護膜９１２が絶縁体９２０及び絶縁体９３０に挟持された構造を有する半
導体集積回路チップを作製する。分断の手段としては物理的に分断することができれば特
に限定しないが、好ましい一例として、本実施の形態では分断線に沿ってレーザ光を照射
することによって分断する。
レーザ光を照射して分断することによって、半導体集積回路チップの分断面９４１、９
４２において、絶縁体９２０及び絶縁体９３０が溶融し、互いに融着することで、個々の
半導体集積回路チップは、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を
絶縁体９２０及び絶縁体９３０によって全面を封止する構造となる。
ここでは特に図示しないが、半導体集積回路９１０、アンテナ９１１、及び保護膜９１
２の全面をより良好に覆うために、絶縁体９２０及び絶縁体９３０の外側又は内側に、さ
らに絶縁体を設けても良い。
このように形成することにより、半導体集積回路を挟持して絶縁体を設けているため、
作製工程においても、外部ストレスや応力による半導体集積回路の破損や特性不良などの
悪影響を防止することができる。よって信頼性を高く、かつ歩留まり良く半導体装置を作
製することができる。
なお、本実施の形態で作製した半導体装置は、可撓性を有する絶縁体を用いることで、
可撓性を有する半導体装置とすることができる。
トランジスタ９０２、９０３、及び容量９０４が有する半導体層を形成する材料は、シ
ランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作
製される非晶質（アモルファス）半導体、該非晶質半導体を光エネルギーや熱エネルギー
を利用して結晶化させた多結晶半導体、或いは微結晶（セミアモルファス若しくはマイク
ロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができ
る。半導体層はスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜するこ
とができる。
微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準
安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する
半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に
対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラ
マンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしてい
る。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃ
ｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダン
グリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以
上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を
含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得ら
れる。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、
または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができ
る。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、などの水素化珪素を水素で希釈して形成するこ
とができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオ
ンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成すること
ができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好
ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。なお、水素化珪素の
代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いることができ
る。
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体
としては代表的にはポリシリコン（多結晶シリコン）などがあげられる。ポリシリコンに
は、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所
謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料
として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シ
リコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結
晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほ
かＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も
用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２
）、酸化マグネシウム亜鉛、酸化ガリウム、インジウム酸化物、及び上記酸化物半導体の
複数より構成される酸化物半導体などを用いることができる。例えば、酸化亜鉛とインジ
ウム酸化物と酸化ガリウムとから構成される酸化物半導体なども用いることができる。な
お、酸化亜鉛を半導体層に用いる場合、ゲート絶縁層をＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２
、それらの積層などを用いると良く、、ゲート電極層、ソース電極層、ドレイン電極層と
しては、ＩＴＯ、Ａｕ、Ｔｉなどを用いると良い。また、ＺｎＯにＩｎやＧａなどを添加
することもできる。
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、種々の
方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用い
た熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結
晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶
質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによっ
て非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる
。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質珪素膜が破壊され
てしまうからである。
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の
表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶ
Ｄ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方
法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調
整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を
改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ
光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等に
より、酸化膜を成膜することが望ましい。
また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半
導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５
０℃〜７５０℃で３分〜２４時間）により結晶化を行っても良い。結晶化を助長（促進）
する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒ
ｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ
）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いるこ
とができる。
結晶化を助長する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層
に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。
不純物元素としては、Ｎ型を付与する不純物元素、Ｐ型を付与する不純物元素や希ガス元
素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン
（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アル
ゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を
用いることができる。結晶化を促進する元素を含む結晶性半導体層上に、希ガス元素を含
む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半
導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結
晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリング
シンクとなった希ガス元素を含む半導体層を除去する。
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせても良く
、、熱処理やレーザ光照射を単独で、複数回行っても良い。
また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズ
マ法を用いて、結晶性半導体層を選択的に基板に形成しても良い。
ゲート絶縁層は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すれば良い。
ゲート絶縁層は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成し
ても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層
を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶
縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１
〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．
４５ＧＨｚ）電力を印加して半導体層の表面を酸化若しくは窒化させる。この処理により
１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素
（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイ
クロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成し
てゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより
界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
また、ゲート絶縁層として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五
酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層に高誘電率材料を用いる
ことにより、ゲートリーク電流を低減することができる。
ゲート電極層は、ＣＶＤ法やスパッタ法、液滴吐出法などを用いて形成することができ
る。ゲート電極層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔ
ａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、又は前
記元素を主成分とする合金材料もしくは化合物材料で形成すれば良い。また、リン等の不
純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金
を用いても良い。また、単層構造でも複数層の構造でも良く、例えば、窒化タングステン
膜とモリブデン膜との２層構造としても良いし、膜厚５０ｎｍのタングステン膜、膜厚５
００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン
膜を順次積層した３層構造としても良い。また、３層構造とする場合、第１の導電膜のタ
ングステンに代えて窒化タングステンを用いても良いし、第２の導電膜のアルミニウムと
シリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）
を用いても良いし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いても良い。
ゲート電極層に可視光に対して透光性を有する透光性の材料を用いることもできる。透
光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫
酸化物、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛
（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ
））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（Ｓ
ｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウ
ム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化
物なども用いても良い。
ゲート電極層を形成するのにエッチングにより加工が必要な場合、マスクを形成し、ド
ライエッチングまたはウェットエッチングにより加工すれば良い。ＩＣＰ（Ｉｎｄｕａｔ
ｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い
、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力
量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチン
グすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４
もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代
表とするフッ素系ガス又はＯ２を適宜用いることができる。
本実施の形態では、トランジスタの構造としてはシングルゲート構造を説明したが、ダ
ブルゲート構造などのマルチゲート構造でも良い。この場合、半導体層の上方、下方にゲ
ート電極層を設ける構造でも良く、半導体層の片側（上方又は下方）にのみ複数ゲート電
極層を設ける構造でも良い。
また、トランジスタのソース領域及びドレイン領域にシリサイドを設ける構造としても
良い。シリサイドは半導体層のソース領域及びドレイン領域上に導電膜を形成し、炉を用
いた加熱処理、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法、Ｌ
ＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法等のＲＴＡ法等の加
熱処理により、ソース領域及びドレイン領域の半導体層中の珪素と導電膜とを反応させて
形成する。レーザ照射やランプによる光照射によってシリサイドを形成しても良い。シリ
サイドを形成する導電膜の材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングス
テン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウ
ム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）
、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。
ソース電極層又はドレイン電極層として機能する配線層は、ＰＶＤ法、ＣＶＤ法、蒸着
法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。ま
た、印刷法、電解メッキ法等により、所定の場所に選択的に配線層を形成することができ
る。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ
、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚ
ｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ等の半導体又はその合金、若しくはその窒化物を用いて形
成すれば良い。また透光性の材料も用いることができる。
また、透光性の導電性材料であれば、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含む
インジウム錫酸化物、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄ
ｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）を
ドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物などを用いることができる。
本発明の一態様に係る半導体装置は、半導体素子としては電界効果トランジスタはもち
ろん、半導体層を用いる記憶素子なども適用することができ、多用途に渡って要求される
機能を満たす半導体装置を作製し、提供することができる。なお、本実施の形態は、本明
細書の他の実施の形態で示した半導体装置の構成と組み合わせて実施することができる。
（実施の形態４）
本発明の一態様により無線タグ（以下、無線プロセッサ、無線メモリともよぶ）として
機能する半導体装置を形成することができる。本発明の一態様に係る半導体装置の用途は
広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品
であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、
証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類
、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる
。これらの例に関して図１０を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用する
もの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し
、プロセッサ回路を有するチップ１００１を設けることができる（図１０（Ａ）参照）。
証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ１００２を設
けることができる（図１０（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッ
サ回路を有するチップ１００３を設けることができる（図１０（Ｃ）参照）。無記名債券
類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙
、ペットボトル等を指し、プロセッサ回路を有するチップ１００４を設けることができる
（図１０（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ
１００５を設けることができる（図１０（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビ
デオテープ等を指、プロセッサ回路を有するチップ１００６を設けることができる（図１
０（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有する
チップ１００７を設けることができる（図１０（Ｇ）参照）。食品類とは、食料品、飲料
等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指
す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電
子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレ
ビ受像機）、携帯電話等を指す。
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで
設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば
有機樹脂に埋め込めばよい。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子
機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効
率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防
止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識
別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を
埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等
の健康状態を容易に管理することが可能となる。
なお、本実施の形態は、本明細書に記載されている他の実施形態と適宜組み合わせて実
施することが可能である。
１ アンテナ端子
２ 整流回路
３ 整流回路出力端子
４ 検出回路
５ 受動素子
６ スイッチ素子
７ 保護回路
８ 第１の変調回路
９ 第２の変調回路
１０ 変調選択回路
１１ 復調回路
１２ 定電圧回路
１３ クロック生成回路
１４ 符号化回路
１５ コントローラ回路
１６ 判定回路
１７ メモリ
１８ ロジック回路
１９ アンテナ
２０ 抵抗素子
２１ ４段接続ダイオード
２２ ｐチャネル型トランジスタ
２３ ｎチャネル型トランジスタ
２４ コンデンサ
２５ ダイオード
２６ ダイオード
２７ コンデンサ
２８ 抵抗素子
２９ ｎチャネル型トランジスタ
３０ 第１の抵抗素子
３１ 第２の抵抗素子
３２ スイッチ
３３ スイッチ
３４ スイッチ
３５ スイッチ
３６ インバータ
３７ コンパレータ
３８ コンパレータ
３９ 抵抗素子
４０ ｎチャネル型トランジスタ
４１ 抵抗素子
４２ ｎチャネル型トランジスタ
４３ 抵抗素子
４４ ｎチャネル型トランジスタ
４５ リファレンス回路
４６ 差動増幅回路
４７ ｐチャネル型トランジスタ
４８ ｐチャネル型トランジスタ
４９ ｎチャネル型トランジスタ
５０ ｎチャネル型トランジスタ
５１ 抵抗素子
５２ ｐチャネル型トランジスタ
５３ ｐチャネル型トランジスタ
５４ ｎチャネル型トランジスタ
５５ ｐチャネル型トランジスタ
５６ ｐチャネル型トランジスタ
５７ ｎチャネル型トランジスタ
５８ ｎチャネル型トランジスタ
５９ ｎチャネル型トランジスタ
６０ コンデンサ
６１ コンデンサ
６２ 負荷
６３ 検出回路出力端子
６４ 定電圧回路出力端子
６５ 変調信号入力端子
６６ コンデンサ
６７ チップ

Claims (3)

  1. 第１の回路と、
    前記第１の回路の出力端子と電気的に接続される第２の回路と、
    前記第１の回路の出力端子と電気的に接続される第３の回路と、を有し、
    前記第１の回路は、第１の電力が供給されたときに第１の信号を出力し、前記第１の電力よりも大きい第２の電力が供給されたときに第２の信号を出力し、
    前記第２の回路は、前記第１の信号が入力されたときに動作し、前記第２の信号が入力されたときに動作せず、
    前記第３の回路は、前記第１の信号が入力されたときに第１の変調回路を選択し、前記第２の信号が入力されたときに第２の変調回路を選択し、
    前記第１乃至前記第３の回路のいずれかは、酸化物半導体を半導体として用いたトランジスタを有することを特徴とする半導体装置。
  2. アンテナ端子と、
    前記アンテナ端子と電気的に接続する整流回路と、
    前記整流回路と電気的に接続される第１の回路と、
    前記第１の回路の出力端子と電気的に接続される第２の回路と、
    前記第１の回路の出力端子と電気的に接続される第３の回路と、を有し、
    前記第１の回路は、前記整流回路から第１の電圧が入力されたときに第１の信号を出力し、前記整流回路から前記第１の電圧よりも大きい第２の電圧が入力されたときに第２の信号を出力し、
    前記第２の回路は、前記第１の信号が入力されたときに動作し、前記第２の信号が入力されたときに動作せず、
    前記第３の回路は、前記第１の信号が入力されたときに第１の変調回路を選択し、前記第２の信号が入力されたときに第２の変調回路を選択し、
    前記第１乃至前記第３の回路のいずれかは、酸化物半導体を半導体として用いたトランジスタを有することを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記酸化物半導体は、亜鉛と、インジウムとを有することを特徴とする半導体装置。
JP2013146323A 2008-09-26 2013-07-12 半導体装置 Withdrawn JP2013254500A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013146323A JP2013254500A (ja) 2008-09-26 2013-07-12 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008247548 2008-09-26
JP2008247548 2008-09-26
JP2013146323A JP2013254500A (ja) 2008-09-26 2013-07-12 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009220146A Division JP5320237B2 (ja) 2008-09-26 2009-09-25 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013265063A Division JP5767690B2 (ja) 2008-09-26 2013-12-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2013254500A true JP2013254500A (ja) 2013-12-19

Family

ID=42056753

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009220146A Expired - Fee Related JP5320237B2 (ja) 2008-09-26 2009-09-25 半導体装置
JP2013146323A Withdrawn JP2013254500A (ja) 2008-09-26 2013-07-12 半導体装置
JP2013265063A Expired - Fee Related JP5767690B2 (ja) 2008-09-26 2013-12-24 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009220146A Expired - Fee Related JP5320237B2 (ja) 2008-09-26 2009-09-25 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013265063A Expired - Fee Related JP5767690B2 (ja) 2008-09-26 2013-12-24 半導体装置

Country Status (2)

Country Link
US (1) US8224277B2 (ja)
JP (3) JP5320237B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2000956B1 (en) 2007-05-31 2010-12-15 Semiconductor Energy Laboratory Co., Ltd. power supply for RFID transponder
KR20120120330A (ko) 2010-01-29 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8569183B2 (en) * 2010-03-01 2013-10-29 Fairchild Semiconductor Corporation Low temperature dielectric flow using microwaves
US8928466B2 (en) 2010-08-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5815337B2 (ja) 2010-09-13 2015-11-17 株式会社半導体エネルギー研究所 半導体装置
US9362820B2 (en) 2010-10-07 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. DCDC converter, semiconductor device, and power generation device
JP5587135B2 (ja) * 2010-10-28 2014-09-10 ルネサスエレクトロニクス株式会社 無線通信用半導体装置
US9384373B2 (en) 2011-10-26 2016-07-05 Qualcomm Incorporated Adaptive signal scaling in NFC transceivers
KR102522888B1 (ko) * 2017-11-02 2023-04-19 도레이 카부시키가이샤 집적 회로 및 그의 제조 방법 그리고 그것을 사용한 무선 통신 장치
WO2020241670A1 (ja) * 2019-05-28 2020-12-03 ラピスセミコンダクタ株式会社 通知応答回路
US11848697B2 (en) 2019-06-07 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Communication device and electronic device
KR102425160B1 (ko) 2020-06-24 2022-07-26 코나아이 (주) 스마트 카드
CN115002959B (zh) * 2022-05-23 2023-04-07 深圳市鸿远微思电子有限公司 一种数字调光led灯驱动电路
CN115378413B (zh) * 2022-10-25 2023-01-24 成都市易冲半导体有限公司 控制电路及控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10285087A (ja) * 1997-04-10 1998-10-23 Omron Corp データキャリア及び識別システム
JP2001238372A (ja) * 2000-02-24 2001-08-31 Nippon Telegr & Teleph Corp <Ntt> 電力伝送システム、電磁場発生装置及び電磁場受信装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718677B2 (ja) 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7592980B2 (en) 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
AU2003264515A1 (en) 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4574130B2 (ja) 2003-06-18 2010-11-04 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
JP2005173862A (ja) * 2003-12-10 2005-06-30 Toshiba Corp 非接触式ｉｃカード
JP4265487B2 (ja) 2004-06-17 2009-05-20 富士通株式会社 リーダー装置、その装置の送信方法及びタグ
JP2006180073A (ja) 2004-12-21 2006-07-06 Okayama Prefecture 無線ｉｃタグ
US7787562B2 (en) * 2004-12-29 2010-08-31 Motorola, Inc. Method and apparatus for adaptive modulation of wireless communication signals
JP4734988B2 (ja) * 2005-03-28 2011-07-27 株式会社日立製作所 Ｒｆｉｄ
TWI409934B (zh) 2005-10-12 2013-09-21 Semiconductor Energy Lab 半導體裝置
JP2007183790A (ja) 2006-01-06 2007-07-19 Hitachi Ltd Ｒｆｉｄ装置、ｒｆｉｄシステム及びアクセス制御方法
JP4355711B2 (ja) * 2006-04-20 2009-11-04 フェリカネットワークス株式会社 情報処理端末，ｉｃカード，携帯型通信装置，無線通信方法，およびプログラム
EP1914669B1 (en) 2006-10-18 2011-04-20 Semiconductor Energy Laboratory Co., Ltd. RFID tag
JP5236243B2 (ja) * 2006-10-18 2013-07-17 株式会社半導体エネルギー研究所 Ｒｆタグ
JP5325415B2 (ja) 2006-12-18 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
US8358202B2 (en) 2006-12-26 2013-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5412034B2 (ja) 2006-12-26 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
JP4637204B2 (ja) * 2008-04-30 2011-02-23 フェリカネットワークス株式会社 通信装置、及びアンテナ特性の制御方法
WO2010032603A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless tag using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10285087A (ja) * 1997-04-10 1998-10-23 Omron Corp データキャリア及び識別システム
JP2001238372A (ja) * 2000-02-24 2001-08-31 Nippon Telegr & Teleph Corp <Ntt> 電力伝送システム、電磁場発生装置及び電磁場受信装置

Also Published As

Publication number Publication date
JP5767690B2 (ja) 2015-08-19
JP5320237B2 (ja) 2013-10-23
JP2014112853A (ja) 2014-06-19
US8224277B2 (en) 2012-07-17
US20100079203A1 (en) 2010-04-01
JP2010102701A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
JP5767690B2 (ja) 半導体装置
JP5460912B2 (ja) Ｒｆｉｄタグ
TWI480806B (zh) 半導體裝置以及使用該半導體裝置的無線標籤
KR101416876B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
US8698220B2 (en) Semiconductor device having concentration difference of impurity element in semiconductor films
JP5937144B2 (ja) バイアス回路
JP5430846B2 (ja) 半導体装置の作製方法
JP5641840B2 (ja) 半導体装置
JP5389582B2 (ja) 半導体装置
KR20090083362A (ko) 반도체 디바이스 및 이의 제작 방법
KR101611643B1 (ko) 반도체 장치
KR101628013B1 (ko) 반도체장치 및 반도체장치를 이용한 ｒｆｉｄ 태그
KR20080072567A (ko) 반도체 장치 및 그것의 제작 방법
JP5824266B2 (ja) 半導体装置
TWI504142B (zh) 重置信號產生電路與半導體裝置
JP2014090186A (ja) 半導体装置の作製方法
JP5137424B2 (ja) 半導体装置及びその作製方法
JP5259977B2 (ja) 半導体装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20131225