JP2013254165A - パターン作成方法 - Google Patents

パターン作成方法 Download PDF

Info

Publication number
JP2013254165A
JP2013254165A JP2012131117A JP2012131117A JP2013254165A JP 2013254165 A JP2013254165 A JP 2013254165A JP 2012131117 A JP2012131117 A JP 2012131117A JP 2012131117 A JP2012131117 A JP 2012131117A JP 2013254165 A JP2013254165 A JP 2013254165A
Authority
JP
Japan
Prior art keywords
pattern
cell
value
cells
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012131117A
Other languages
English (en)
Other versions
JP2013254165A5 (ja
JP6108693B2 (ja
Inventor
Koji Mikami
晃司 三上
Tei Arai
禎 荒井
Hiroyuki Ishii
弘之 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012131117A priority Critical patent/JP6108693B2/ja
Priority to US13/908,773 priority patent/US9672300B2/en
Priority to TW102118942A priority patent/TWI485509B/zh
Priority to KR1020130065142A priority patent/KR20130138131A/ko
Priority to CN201310226984.0A priority patent/CN103488043A/zh
Publication of JP2013254165A publication Critical patent/JP2013254165A/ja
Publication of JP2013254165A5 publication Critical patent/JP2013254165A5/ja
Application granted granted Critical
Publication of JP6108693B2 publication Critical patent/JP6108693B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24Reflection masks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76Patterning of masks by imaging

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Architecture (AREA)
  • Software Systems (AREA)

Abstract

【課題】 セルを配置してより短い時間でマスクのパターンを作成するためのセルのパターンの作成方法を提供する。
【解決手段】 マスクのパターンを設計する際に用いるセルのパターンをコンピュータを用いて作成するパターン作成方法であって、
複数のセルのパターンのデータを取得し、マスクに複数のセルのパターンがある場合のマスクを照明して基板に複数のセルのパターンの像を投影して基板を露光するときの露光条件のパラメータ値と複数のセルのパターンのパラメータ値とを繰り返し変更して、複数のセルのパターンの像を計算して像の評価値を求め、複数のセルのパターンのパラメータ値を決定する。
【選択図】 図1

Description

本発明はパターン作成方法に関する。
半導体デバイスの製造工程の露光工程において露光装置が用いられる。露光装置は、光源からの光を用いて照明光学系により、半導体デバイスの回路パターンが形成されたマスク(レチクル)を照明し、マスクのパターンを投影光学系などを介してウエハに転写する。
近年、半導体デバイスの更なるパターン微細化が進み、露光工程においては、照明光学系の変形照明やマスクのパターンの光近接効果補正(OPC)などの超解像技術が用いられてきている。
マスク全面のパターンは、1つの半導体チップの領域に相当するパターンが一つまたは複数含まれている。1つの半導体チップ領域のパターンは、機能ブロックをひと固まりにしたブロックセルや、データの入出力を示すIO部、論理素子単位のスタンダードセル等を含む、回路パターン群の組合せで構成されている。
半導体チップ全体のマスクのパターンにOPCを施す際に、パターンの補正データ量が膨大なため、処理時間に数日費やす事がある。そのため、マスクパターン全体にOPCを施す前段階として、スタンダードセルにOPCを施す(以下、セルOPC)技術が研究されてきている。
スタンダードセルにOPCを適用しようとした例の一つとして、ひとつのセルを抽出してOPCをかけ、できたセルをライブラリに登録するという動作を、セル毎に繰り返す技術が提案されている(特許文献1参照)。
また、マスクパターンを、セルOPCを適用するパターンと、半導体チップの全面パターンでOPCを適用する(以下、チップレベルOPC)パターンに分類することが開示されている(特許文献2参照)。特許文献2には、セルOPC用パターンにOPCを行い、OPCが施されたセルをセルライブラリに登録することが開示されている。また、セルライブラリから選択したセルを配置して半導体チップのパターンを作成した後に、チップレベルOPC適用パターンにOPCを施してマスクパターンを作成する技術が開示されている。
他方、パターンの微細化対応で、従来の2次元レイアウト(縦横方向に延びる)パターンでは所望のパターンをウエハ上に忠実に転写することが困難となってきた。そこで、製造工程で加工しやすいようなDfM(Design for Manufacturability)と呼ばれる設計側の改良技術を用い、後工程で発覚するホットスポットの出現を抑制しようという動きも進められている。
ロジックデバイス向けに、1D−GDR(Gridded Design Rule)(1次元レイアウト)技術と呼ばれる、設計パターンにピッチ制約を加えたパターンの作製方法が検討されてきた(非特許文献1参照)。1D−GDR技術では、ウエハ上に予め単一ピッチのラインアンドスペース(L/S)パターンを形成し、その後、複数の位置において同一像寸法で等グリッド上にホールパターンやカットパターンなどの複数のパターン要素を露光する。そうすることで、単一ピッチのL/Sパターンをパターン要素で切断したり、スペースを埋めたりして、デバイスを作製する。1D−GDR技術は、従来利用されていたような2次元レイアウトのパターンのように自由度が高いパターンに比べて、露光余裕度が大きいだけでなく、セルの面積を縮小する事も可能である事が示されている。
また、1D−GDRの実証例として、20nmNode以下のデバイスが形成可能である事が示されている(非特許文献2参照)。
特許第3073156号 特許第3827659号
Michael C.Smayling et.al.,"Low k1 Logic Design using Gridded Design Rules"Proc.of SPIE Vol.6925(2008) Michael C.Smayling et.al.,"Sub−20nm Logic Lithography Optimization with Simple OPC and Multiple Pitch Division"Proc.Of SPIE Vol.8327(2012)
特許文献1、2に記載の発明では、セルにOPCを施す際に、露光装置の露光条件を調整しながら計算をしていない。露光条件を固定してセルOPCを行うと、露光条件が適切でない場合に所望の像性能が得られない事がある。その場合に、セルOPCが施されたセルを配置してマスクパターンを設計してチップレベルOPCを施す際に適切な露光条件になるように露光条件を調整しながらマスクパターンを補正すると、パターンの線幅や位置の補正量や補正箇所が増大し、計算量が多くなる。そのため、計算時間が長くかかってしまうという問題があった。
また、特許文献1のようにセル毎にセルOPCの適用を繰り返すとすべてのセルについて計算するためには計算時間が長くかかってしまう。
また、セルのパターンを、非特許文献1、2に記載の1次元レイアウトに用いられるカットパターンなどで設計することもできる。ただし、このパターンに特許文献1、2に記載のセルOPCを施す場合にも同様の問題が生じうる。
そこで、本発明は、このような従来技術の課題に鑑みてなされ、セルを配置してより短い時間でマスクのパターンを作成するためのセルのパターンの作成方法を提供することを目的とする。
本発明の一側面としてのパターン作成方法は、マスクのパターンを設計する際に用いるセルのパターンをコンピュータを用いて作成するパターン作成方法であって、複数のセルのパターンのデータを取得する取得工程と、マスクに前記複数のセルのパターンがある場合の前記マスクを照明して基板に前記複数のセルのパターンの像を投影して前記基板を露光するときの露光条件のパラメータ値と、前記複数のセルのパターンのパラメータ値と、を繰り返し変更して、前記複数のセルのパターンの像を計算して前記像の評価値を求める計算工程と、前記評価値が所定の評価基準を満たす場合の前記複数のセルのパターンのパラメータ値を決定する決定工程とを有することを特徴とすることを特徴とする。
本発明によれば、セルを配置してより短い時間でマスクのパターンを作成するためのセルのパターンの作成方法を提供することができる。
セルのパターンの作成方法のフローチャートの図である。 セルのパターンの一例を示す図である。 マスクのパターンの作成方法のフローチャートの図である。 セルのパターンの種類を示す図である。 複数のセルの配置と計算領域を示す図である。 パターン要素のパラメータを説明するための図である。 有効光源分布のパラメータを説明するための図である。 複数セルのパターンの最適化結果を示す図である。 セルを隣接配置したテストチップ上のレイアウトの図である。 本発明の実施例におけるテストチップのMetalレイヤーでOPCを行った際のマスクパターンを示す図である。 本発明の実施例と比較例1との計算結果を表す図である。 本発明の実施例と比較例2との計算結果を表す図である。
本発明は、IC、LSIなどの半導体チップ、液晶パネルなどの表示素子、磁気ヘッドなどの検出素子、CCDなどの撮像素子等の各種デバイスの製造やマイクロメカニクスで用いられるマスク(原版)のパターンのデータを生成するために適用することができる。
本実施形態におけるセルのパターンの作成方法を説明する。図1は本実施形態におけるセルのパターンの作成方法のフローチャートである。かかる作成方法は、コンピュータなどの情報処理装置によって実行される。
本実施形態では、論理素子を表すスタンダードセルを配置することによりセルのパターンを作成する。本実施形態の作成方法は、例えば図1に示す各ステップを実行可能なプログラムをネットワーク又は記録媒体を介して情報処理装置(コンピュータ)に供給し、情報処理装置がメモリなどの記憶媒体に記憶されたプログラムを読みだして実行することで実現される。
まず、コンピュータは、複数のセルのパターンのデータを取得する(S101)。コンピュータのメモリに記憶されているセルライブラリ10(不図示)の複数のセルから選択することによってデータを取得してもよいし、ユーザーによって入力された複数のセルを読み込むことでデータを取得してもよい。像性能がクリティカルなセル(解像不良を起こす可能性が高いセル)を選択してもよいし、マスク上に配置する可能性のあるすべてのセルを選択してもよい。データは、例えば、セルの設計値のGDSIIデータである。図2は、1次元レイアウト技術に用いられるホールパターンやカットパターンであって、矩形状の複数のパターン要素を含むパターンの図である。
セルライブラリ10はセルの名称、範囲、入出力ピン情報、配線層のレイアウト物性情報を含むLEFファイル、トランジスタの寄生容量や温度電位のばらつきを含むLIBファイル、論理回路の設計データ、設計値のGDSIIデータ等のセル情報で構成される。トランジスタの拡散、ゲート、コンタクト、メタル、Via等が一つのセルに含まれている。
次に、S101で選択した複数のセル同士の間に光学的な近接効果が及ばない程十分離して、計算領域内に配置する(S102)。選択しているセルの数が多く、1つの計算領域に入らない場合には、複数の計算領域にセルを配置し、それぞれの計算領域を別々のコンピュータで以降の計算処理を行っても良いし、1つのコンピュータで時系列で順番に計算してもよい。つまり、選択された複数のセルを第1のセル群と第2のセル群等に分けて、各群を独立させて計算してもよい。
次に、複数のセルのパターンのパラメータと露光条件のパラメータの初期値を設定する(S103)。セルのパターンのパラメータは、パターンの線幅やシフト量などである。露光条件は、マスクを照明してウエハ(基板)にマスクのパターンの像を投影してウエハを露光するときの条件である。露光条件のパラメータは、露光装置の照明光学系の瞳面における光強度分布(有効光源分布)の形状や、投影光学系のNA、収差、露光波長などである。
次に、設定した初期値のセルのパターンがマスクにあるとして、初期値の露光条件でマスクを照明して基板を露光した場合の、複数のセルのパターンの像を計算する(S104)。次に、計算された像を所定の評価指標(後述)を用いて評価して評価値を求める(S105)。そして、像の計算(S104)および評価値の計算(S105)が規定回数に達しているかどうかを判定する(S106)。像の計算(S104)および評価値の計算(S105)が規定回数に達していない場合には、複数のセルのパターンのパラメータ値と露光条件のパラメータ値を変更する(S107)。そして、変更されたパラメータ値を用いて像の計算(S104)および評価値の計算(S105)を行う。これらの計算を規定回数に達するまでパラメータ値を繰り返し変更して行い、複数の評価値を求める。
像の計算(S104)および評価値の計算(S105)が規定回数に達したら、複数の評価値のなかから、評価値が所定の評価基準を満たす場合のセルのパターンのパラメータ値を決定する(S108)。また、評価値が所定の評価基準を満たす場合の露光条件のパラメータ値を決定する(S109)。評価基準としては、最良値(最大値または最小値)としたり、予め定められた許容値としてもよい。
次に、S108で決定された複数のセルのパターンのそれぞれに付加するセルの情報が作成される(S110)。そして、OPC済みのセルとして、セルライブラリ10とは別のセルライブラリ20に記憶され、マスクパターン設計に利用可能な論理素子の情報として管理される(S111)。
なお、S106において、像の計算および評価値の計算を規定回数に達するまでパラメータ値を繰り返し変更して行った。ただし、評価値の計算(S105)の後、毎回、評価値が許容値(評価基準)を満たすかどうかを判断することにより、評価値が許容値を満たす場合にパラメータ値の決定を行ってもよい。
次に、本実施形態におけるマスクのパターンの作成方法を説明する。図3は本実施形態におけるマスクのパターンの作成方法のフローチャートである。かかる作成方法は、コンピュータなどの情報処理装置によって実行される。
S301では、ASIC等の設計仕様にもとづき論理回路設計を行い、論理素子を組み合わせた回路設計データを作成する。一般にはNetlistというフォーマットで情報が記録されていて、論理回路を組み込む箇所が記されている。S302では、S301で作成された論理素子に相当するセルをセルライブラリ20から選択する。そして、選択したセルを配置配線ツールに入力する事によりセルの配置、配線を行う(S303)。例えば、Synopsys社のIC CompilerやMentor社のOlympus−SoCなど配置配線ツールを用いてセルの配置、配線を決定する。なお、一般的なマスクパターンの作成では、OPCを施していない設計値のセルで構成されるセルライブラリ10を用いる事が多く、像性能がクリティカルでないセルに関してはセルライブラリ10から選択しても構わない。
次に、マスクのレイヤー毎にパターンを抽出する(S304)。例えば、配置されたすべてのセルについて、ひとつのレイヤーパターンを抜き出してつなぎ合わせることにより、チップ全面のパターンファイルができる。一般にこれをFlatten処理と言っている。レイヤー毎に繰り返す事により、露光工程ごとにチップ全面のマスクパターン情報ができる。次に、露光条件のパラメータ値を設定する(S305)。露光条件のパラメータ値は、セルOPCの際に、S109で決定した露光条件のパラメータ値と同一の値や、近傍の値を設定する。
次に、レイヤー毎に抽出されたパターンのパラメータ値を設定する(S306)。次に、S306で設定したパターンがマスクに配置された場合に、S305で設定した露光条件でマスクを照明して、ウエハ上にマスクのパターンの像を投影したときの、マスクのパターンの像を計算し、像を評価する(S307)。像の評価値が所定の評価基準(許容値)を満たしているかどうかを判定する(S308)。像の評価値が評価基準を満たさない場合はS306に戻り、パターンのパラメータ値を変更して設定しなおし、像の計算および評価を行う。S306〜S308では、マスクのパターンの像が所望の結像パターン寸法に近づくように、マスクパターンの調整(OPC)が行われる。像の評価値が評価基準を満たす場合には、その場合のマスクのパターンを決定する(S309)。なお、チップ全面のOPC(S305〜S309)は、例えばMentor社のCalibreやBrion社のTachyon等でおこなっても構わない。
パターンが決定されれば、マスクパターンの描画に必要なデータフォーマットの変換を行い、一般に電子ビーム描画等によりマスクが作成される(S310)。マスクのレイヤー毎にS305〜S310を繰返し処理することにより、半導体デバイスのクリティカル工程のマスクパターンの作成を行う。
本実施形態によれば、複数のセルをまとめたセル群ごとに露光条件およびセルのパターンのパラメータを用いて光学像を計算して像性能を最良にしているため、1つのセル毎に計算をする場合よりも、より短時間で計算が可能となる。 また、本実施形態によれば、所望の像性能を有するマスクのパターンの決定を行う前に、各セルのパターンを、露光条件およびセルのパターンのパラメータを用いて像性能を最良にするように決定している。そのため、マスクのパターンの決定の前に適切な露光条件のもとに計算されたOPC済みのセルのパターンを用いることでき、マスクのパターンの決定に要する計算時間を短縮することができる。
上記実施形態で説明したパターン作成方法を、20nmNodeの1D−GDRのスタンダードセルを用いたメタル工程のマスクパターンの作成に適用した実施例を説明する。
1D−GDRのデバイスは、微細なラインアンドスペース(L/S)パターンを形成した後L/Sのスペースの一部分を削除するカットパターンで埋め、全体をエッチングする事でアイソレーションされた溝を形成する。L/Sはセルによらず一律だが、カットパターンの数や配置は通常、セル毎に異なる。カットパターン工程のマスクを例にとって説明する。L/Sのラインの一部分を削除するGateパターン用のカットパターンでも同様である。
露光装置の露光条件は、光源波長193.368nm、投影系開口数1.35、液浸屈折率1.437、レジスト屈折率1.683で、タンジェンシャル偏光照明を用いた。マスクはバイナリマスクで各パターン要素が黒(遮光部)で背景が白(透過部)のブライトフィールドとした。
20nmNodeの1D−GDRは一般にGateピッチが84nm、Metalのピッチが64nmとなっている。したがってX方向が84nm、Y方向が64nmのL/Sをグリッドとするセルとなっている。ここでは、図4に示すような、複数のスタンダードセルの設計パターンをセルライブラリ10から選択した。
各セルの領域(縦の長さ(X)、横の長さ(Y))はnm単位で以下の様になっている。
A:(1353、640)
B:( 861、640)
C:( 369、640)
D:( 369、640)
E:( 287、640)
F:(1599、640)
G:( 123、640)
H:( 205、640)
I:( 615、640)
J:( 287、640)
K:( 287、640)
L:( 369、640)
M:( 369、640)
N:( 943、640)
O:( 779、640)
一般に有効光源分布を複数の要素(点光源)に分割する際の分割数が同一の場合に、光学計算の計算領域の一辺の長さは、(波長/NA)に比例する。しかし、近年、露光装置の波長とNAを変えずにセルのパターンの微細化が進んでいるため、計算領域が変わらずに、より多くのセルを計算領域内に入れられる傾向にある。上記の露光条件では、光学像の計算領域は約4.5um角となる。
図5に、計算領域と複数のセルの配置の一例を示す。点線で示す枠が光学計算の計算領域で、A〜Oと記載された長方形がそれぞれのセルA〜Oを表している。各セル間のスペースをXY方向とも1um離して配置すると、選択した全15セルを3個の計算領域に配置できている。A、F、N、Oのセルを含むセル群と、B、C、D、E、I、Jのセルを含むセル群と、G、H、K、L、Mのセルを含むセル群とがそれぞれ、1つの計算領域に配置されている。したがって、パターンの光学像計算は、セルひとつずつ繰り返すと15回計算が必要なのに対し、3回ですむ。このように、複数のセルをまとめて光学像を計算することで、より短時間で計算が可能となる。
各セルのパターンは、図6のパターン要素を複数含むパターンで構成されている。パターン要素(i、j)の線幅の設計値を定数Lx(i、j)、Ly(i、j)とし、パターン要素(i、j)の座標の設計値を定数Px(i、j)、Py(i、j)とする。iは図4のセルA〜Oを表す変数である。jはセル内のパターン要素の番号を示す。
各パターン要素の線幅の変化量をΔlx(i、j)、Δly(i、j)として、この変数をセルのパターンのパラメータとする。また、各パターン要素の座標のシフト量をΔpx(i、j)、Δpy(i、j)として、この変数もセルのパターンのパラメータとする。なお、セルのパターンのパラメータは、パターン要素の対向する辺の距離(線幅)、例えば、Lx(i、j)+Δlx(i、j)などとしてもよい。
ここで、各パターン要素の線幅の設計値は、
Lx(i,j)=41nm , ∀i∀j
Ly(i,j)=64nm , ∀i∀j
とした。
複数のパターン要素が隣接する場合には、隣接する側のエッジ(境界)位置は固定という制約を用いている。
図7に露光条件のパラメータを示す。本実施例では、露光装置の有効光源分布の形状をパラメータ化したものを露光条件のパラメータと定義している。図7の左側の図は、照明光学系の4重極照明の瞳空間を図示したもので、光強度分布(黒表示)は外σSOと内σSIとの間に挟まれ、Intxという表示のPoleの開口角Ax、IntyYという表示のPoleの開口角Ayで表される。IntxとIntyの光強度は、Intxの光強度を1でノーマライズした値で表され、各Poleの光強度は均一な分布であるとしている。
評価対象のパターンは、像面におけるマスクパターンの空中像を閾値Ithでスライスし、得られた等高線を結んだ図形(以下、光学像)とした。ここでは簡単のため光学像を用いたが、レジスト感光材の感光・現像特性を表すレジストパラメーターや、基板材料のエッチングパラメーター等を用いて、光学像をプロセス近接効果補正した像でもかまわない。
露光条件のパラメータおよびセルパターンのパラメータの可変範囲は以下のとおりとした。
0.7≦SO≦0.98
0.5≦(SO/SI)≦0.8
20°≦Ax≦90°
20°≦Ay≦90°
Intx=1
0≦Inty≦1
10≦Δlx≦100
10≦Δly≦100
−5≦Δpx≦+5
−5≦Δpy≦+5
露光条件として、有効光源分布の形状を変数としたが、これに加えて投影光学系の開口数などを変数としても構わない。なお、閾値Ithは、0≦Ith≦1とした。
パターンの像の評価対象は、各パターン要素の線幅誤差のRMSとNILSとした。また、各パターン要素の設計値中心を含むX断面の寸法CDx、および、各パターン要素の設計値中心を含むY断面の寸法CDyのEL(露光余裕度)が5%を満たす焦点深度Fも評価対象とした。また、各パターン要素の位置シフト誤差RGx、および、位置シフト誤差RGyも評価対象とした。パターン要素の線幅誤差、位置シフト誤差が最小化し、NILS、焦点深度が最大化する方が好ましいため、本実施例では、評価指標(評価関数)Pとして、下記(1)式を用いた。線幅誤差に関しては複数のセルのパターンの像の全評価点の合計のRMS値と、NILS、位置シフト誤差、焦点深度に関しては複数のセルのパターンの像の全評価点のうち最悪値(最小値)とを上記評価関数の項とした。
P=線幅誤差RMS/線幅誤差RMS許容値
+NILS許容値/(NILS最小値+0.001)
+位置シフト誤差RGx、RGyの最小値/位置シフト誤差許容値
+焦点深度許容値/(焦点深度Fの最小値+0.001) ・・・・(1)
なお、線幅誤差RMS許容値=目標線幅の1%
NILS許容値=1.5
位置シフト誤差許容値=5nm
焦点深度許容値=70nm
とした。
まず、選択したセルすべてについてパターンの像を計算し、複数のセルのパターンの像の全評価点について線幅誤差RMS、NILS、位置シフト誤差、焦点深度Fを算出する。そして、線幅誤差に関しては複数のセルのパターンの像の全評価点の合計のRMS値と、NILS、位置シフト誤差、焦点深度に関しては複数のセルのパターンの像の全評価点のうち最悪値(最小値)とを算出して、上記評価関数の値を求め、評価値とする。評価指標としては、これに限らず、複数のセルの各セルのパターンの像を評価した値を複数のセルについて合計した値や、複数のセルの各セルのパターンの像を評価した値のうち最小値または最大値などを用いて設定することができる。
そして、上記評価指標の評価値が最小となるように各パラメータ値を変更して計算し、最適化を行った。本実施例では、露光条件のパラメータは9つ、複数のセルのパターンのパラメータが745つのトータル754つのパラメータについて最適化を行った。
図8に最適化結果のパターンを示している。グレー(ドット)の領域部分がセルの設計値のパターン要素で、パターン要素を囲むように表示された実線の枠線が、セルOPCによる最適化後の、補正されたパターン要素の外形を表す。図8(a)が図4に示すセルA、図8(b)が図4に示すセルBの例で、セルの設計値と最適化後の形状で大きく変化している事がわかる。算出した最適化後のセルのパターンをGDSIIのデータ形式でセルライブラリ20に保存する。元の設計値のセルの情報に、このGDSIIデータを追加することにより、セルOPCのライブラリとなる。セルC〜Oも同様である。
有効光源分布のパラメータの最適化結果を下記に示す。
SO=0.85
Ratio=SI/SO=0.703
Ax=57°
Ay=61°
Inty=0.442
閾値Ithは、Ith=0.4086であった。
本実施例では評価指標を1つとしたが、これに限らない。例えば、互いに異なる複数の評価指標を設定すれば、セルのパターンや露光条件の最適化結果が変わる。つまり、それぞれの評価指標について決定されたセルのパターンのパラメータ値は互いに異なる。このように各評価指標の設定を用いて決定されたセルのパターンを、各セルライブラリを作成して保存し、用途に合わせて適したセルライブラリを選択しても良い。また、最適化後の露光条件のパラメータとセルのパターンのパラメータの組合せを複数組、記憶媒体に保存し、管理してもよい。
次に、保存されたOPC済みのセルライブラリに含まれる各セルを用いて、マスクパターンを作成する方法を説明する。図9は、セルライブラリからOPC済みのセルを選択して、セルのパターンを隣接配置した後のパターンを示す。簡単のため、セルA〜Oに含まれる任意のスタンダードセルを5×5に隣接配置し、合計25個分のセルでテストチップを形成した。上下の隣接セルはMetalの1グリッドピッチ分だけ離れて接合している。
露光条件として、光源波長193.368nm、投影系開口数1.35、液浸屈折率1.437、レジスト屈折率1.683、タンジェンシャル偏光照明を用いた。ここでは、有効光源分布のパラメータとして、上記の最適化された結果の値と同一の値を用いたが、同一でなくても構わない。例えば、外σSO2、外σと内σの比Ratio2、X方向のPoleの開口角Ax2,Y方向のPoleの開口角Ay2,X方向のPoleの光強度Intx2,Y方向のPoleの光強度Inty2が、下記の範囲などでも可能である。
e=0.2
e2=60
e3=0.5
SO*(1−e)≦SO2≦SO*(1+e)
Ratio*(1−e)≦Ratio2≦Ratio*(1+e)
Ax−e2≦Ax2≦Ax+e2
Ay−e2≦Ay2≦Ay+e2
Intx*(1−e3)≦Intx2≦Intx*(1+e3)
Inty*(1−e3)≦Inty2≦Inty*(1+e3)
例えば、外σについては、上記の最適化された結果の値SOよりも、所定量eだけ異なる範囲で変更することできる。
マスクはバイナリマスクでパターン部が黒で背景白のブライトフィールドとした。
そして、露光条件のパラメータ値を設定して、図9に示すパターンを初期値として設定し、各パターンの像を計算しながら、各パターンにOPCを施し、各パターンのパラメータを変化させながら最適化を行った。
各パターン要素の設計値中心を含むX断面の寸法をCDx、Y断面の寸法をCDy、として、全パターン要素の設計値からの差のRMSを評価指標に用いた。RMSの式を以下に示す。
Figure 2013254165
なお、nxはX断面の総評価数、nyはY断面の総評価数とし、CDx0(i,j)、CDy0(i,j)は設計値とする。
図10に結果を示す。図10に示すグレー(ドット)の領域部分が、設計値セルのパターンを表し、グレーのパターンを囲むように表示された実線の枠線がチップ全体で補正されたパターンの外形を表す。
また、図11に、OPCのための光学計算の計算回数とマスクパターンのCDのRMSをプロットした。図11は横軸にOPCのための光学計算の計算回数、縦軸に残さCDRMSをプロットしている。Iは、本実施例のように、OPC済みのセルをセルライブラリから選択してチップに配置して、チップ全体にOPCを施した場合の結果である。IIは、OPCを施していない設計値のセルをセルライブラリから選択してチップに配置して、チップ全体にOPCを施した場合の比較例1の結果である。
CDRMSの許容値を2%とすると、Iの場合には計算回数5回、IIの場合には計算回数10回で許容値に達することがわかる。つまり、Iの場合には、IIの場合と比較して、計算回数が約1/2となる。よって、チップレベルのOPCに要する計算時間は約1/2となっている。一方、規定の計算回数を7回にした場合には、Iの場合には1.02%、IIの場合にはCDRMSは7.49%となっている。つまり、Iの場合の方が、一定の計算回数(時間内)で到達するCDRMS残さの値が小さい。したがって、本実施例のマスクパターンの作成方法によれば、所望の解像性能を有するマスクのパターンをより短い時間で作成することができる。Iのマスクパターンで像性能を評価し、EL5%時のDOF69nmを得た。
像性能の到達度を評価するため、チップ配置後のマスクパターンを用いて(1)の評価指標を用いて露光条件とマスクパターンの最適化を行った。約3000回の計算でCDRMSが2%に収束し、かつEL5%時のDOF68nmを得た。600倍の計算回数を要するこの結果で得られた像性能は、Iのマスクでの結果と同等である。つまり、本実施例のマスクパターン作成方法によれば、少ない計算回数で、CDRMSのみならずDOFも良好な性能を得る事ができることがわかる。
さらに、従来例との比較のため、比較例2として、セルのパターンを決定する際に、露光条件のパラメータ値を変更せずに、複数のセルのパターンのパラメータ値のみを変更して、セルOPCの計算を行った。各セルのパターンのパラメータは以下の5つで、パラメータ値の可変範囲は以下のとおりである。
10≦ΔLx≦100
10≦ΔLx≦100
−5≦Δpx≦+5
−5≦Δpy≦+5
なお、SO=0.98(固定値)、Ratio=SI/SO=0.7(固定値)であって、0≦Ith≦1とした。4分割ではなく、輪帯形状の有効光源を用いた。
パターンの像の評価対象、および、評価指標は本実施例と同じとした。なお、繰返し計算の回数は200回以内とした。そして、セルのパターンの補正を行った後、決定されたセルのパターンのデータを、メモリのセルライブラリ30に記憶保存した。そして、セルライブラリ30からセルを選択して、図9に示すようにスタンダードセル25個を隣接配置したテストチップパターンを作製した。
そして、本実施例のマスクパターンの作成方法と同様に計算を行った。図12に示すように、OPCのための光学計算の計算回数とマスクパターンのCDのRMSをプロットした。Iは本実施例の結果であり、IIIは比較例2の結果である。CDRMSの許容値を2%とすると、Iの場合には計算回数5回、IIIの場合には計算回数7回で許容値に達することがわかる。つまり、Iの場合にはIIIの場合と比較して、計算回数が減り、計算時間が短くなっている。一方、規定の計算回数を7回にした場合には、Iの場合には1.02%、IIIの場合にはCDRMSは1.87%となっている。つまり、Iの場合の方が、一定の計算回数(時間内)で到達するCDRMS残さの値が小さい。したがって、本実施例のマスクパターンの作成方法によれば、所望の解像性能を有するマスクのパターンをより短い時間で作成することができる。IIIの場合では、セルのパターンの決定の際に適切な露光条件が設定されておらず、その露光条件でOPCを施したセルを配置し、マスクパターンの初期値としたため、露光条件の変更によるマスクパターンの補正量が大きいため計算時間が長くかかっている。
本実施例によれば、マスクのパターンの決定を行う前に、各セルのパターンを、露光条件およびセルのパターンのパラメータを用いて像性能を最良にするように決定する。これにより、マスクのパターンの決定に要する計算時間を短縮することができ、像性能の良い解が得られる。
1次元レイアウトに用いられるパターンは、等グリッド上に配置された矩形状のパターンなど単純なパターンであるため、L字状のパターンなど縦と横方向に延びるパターンに比べ、露光条件の変化によって、OPCを施す際のパターンの補正量は大きく変化しない。縦と横方向に延び、等グリッド上にのらずに配置されたセルパターンでは、セル同士を隣接配置した際に、パターンの境界部や角部での補正量が大きくなってしまったり、複雑なパターンの補正が必要になってしまう事がある。これらはどちらもOPCの計算時間を増大させてしまう。したがって、本実施形態、実施例におけるセルのパターンの作成方法およびマスクパターン作成方法は、1次元レイアウトに用いられるパターンに好適である。
さらに、本実施例のセルのパターンの作成方法により作成されたセルは、様々なデバイスのレイアウト設計に適用可能であるため、様々なデバイスのパターンの作成時間の短縮にもなる。
本発明は、以下の処理を実行することによっても実現される。即ち、上述の実施形態、実施例の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
次に、デバイス(液晶表示デバイス等)の製造方法について説明する。液晶表示デバイスは、透明電極を形成する工程を経ることにより製造される。透明電極を形成する工程は、透明導電膜が蒸着されたガラス基板に感光剤を塗布する工程と、マスクを露光装置に搭載して、感光剤が塗布されたガラス基板を露光する工程と、ガラス基板を現像する工程を含む。マスクは、上記のように作成されたマスクのパターンを用いて製造される。
上述の露光装置を利用したデバイス製造方法は、液晶表示デバイスの他に、例えば、半導体デバイス等のデバイスの製造にも好適である。前記方法は、上記のように製造されたマスクを露光装置に搭載して、感光剤が塗布された基板を露光する工程と、前記露光された基板を現像する工程とを含みうる。さらに、前記デバイス製造方法は、他の周知の工程(酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等)を含みうる。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。

Claims (15)

  1. マスクのパターンを作成する際に用いるセルのパターンをコンピュータを用いて作成するパターン作成方法であって、
    複数のセルのパターンのデータを取得する取得工程と、
    マスクに前記複数のセルのパターンがある場合の前記マスクを照明して基板に前記複数のセルのパターンの像を投影して前記基板を露光するときの露光条件のパラメータ値と、前記複数のセルのパターンのパラメータ値と、を繰り返し変更して、前記複数のセルのパターンの像を計算して前記像の評価値を求める計算工程と、
    前記評価値が所定の評価基準を満たす場合の前記複数のセルのパターンのパラメータ値を決定する決定工程とを有することを特徴とするパターン作成方法。
  2. 前記決定工程において、前記評価値が所定の評価基準を満たす場合の前記露光条件のパラメータ値と前記セルのパターンのパラメータ値とを決定することを特徴とする請求項1に記載のパターン作成方法。
  3. 前記セルのパターンは矩形状のパターン要素で構成されるパターンであることを特徴とする請求項1又は2に記載のパターン作成方法。
  4. 前記セルのパターンのパラメータは、前記パターン要素の線幅やシフト量であることを特徴とする請求項3に記載のパターン作成方法。
  5. 前記計算工程において、前記取得工程において取得した前記複数のセルの全てのセルのパターンの像の評価値を求めることを特徴とする請求項1乃至4の何れか1項に記載のパターン作成方法。
  6. 前記計算工程において複数の評価指標を用いて前記像の評価値を求め、
    それぞれの評価指標について、前記評価値が所定の評価基準を満たす場合の前記セルのパターンのパラメータ値を決定することを特徴とする請求項1乃至5の何れか1項に記載のパターン作成方法。
  7. それぞれの評価指標について決定された前記セルのパターンのパラメータ値は互いに異なることを特徴とする請求項6に記載のパターン作成方法。
  8. 前記計算工程において、前記複数のセル同士が光学的な近接効果を及ぼさない距離に前記複数のセルを離して、前記複数のセルのパターンの像を計算することを特徴とする請求項1乃至7の何れか1項に記載のパターン作成方法。
  9. 前記計算工程において、前記評価値は、前記複数のセルの各セルのパターンの像を評価した値を前記複数のセルについて合計した値、及び、前記複数のセルのパターンの像を評価した値のうち最小値または最大値のうち少なくとも1つを含むことを特徴とする請求項1乃至8の何れか1項に記載のパターン作成方法。
  10. 前記評価値が所定の評価基準を満たす場合の前記複数のセルのパターンをセルライブラリに記憶する記憶工程とを有することを特徴とする請求項1乃至9の何れか1項に記載のパターン作成方法。
  11. 請求項1乃至10のいずれか1項に記載のパターン作成方法により作成された複数のセルのパターンを、セルライブラリから取得し、または、ユーザーにより入力されることで取得して、ラインアンドスペースのパターンをカットまたは接続するためのマスクパターンを作成する工程を有することを特徴とするマスクパターンの作成方法。
  12. 請求項2に記載のパターン作成方法により作成された複数のセルのパターンを記憶したセルライブラリからセルを選択して、ラインアンドスペースのパターンをカットまたは接続するためのマスクパターンを作成する工程において、
    前記セルライブラリから選択したセルのパターンを含むマスクパターンのパラメータ値を繰り返し変更して、前記決定した露光条件のパラメータ値を用いて、該選択したセルのパターンの像を計算して前記像の評価値を求める工程と、
    前記評価値が所定の評価基準を満たす場合の前記マスクパターンのパラメータ値を決定する工程とを有することを特徴とするマスクパターンの作成方法。
  13. 請求項2に記載のパターン作成方法により作成された複数のセルのパターンを記憶したセルライブラリからセルを選択して、ラインアンドスペースのパターンをカットまたは接続するためのマスクパターンを作成する工程において、
    前記セルライブラリから選択したセルのパターンを含むマスクパターンのパラメータ値と、前記決定した露光条件のパラメータ値より所定量だけ異なる範囲において前記露光条件のパラメータ値と、を繰り返し変更して、該選択したセルのパターンの像を計算して前記像の評価値を求める工程と、
    前記評価値が所定の評価基準を満たす場合の前記マスクパターンのパラメータ値を決定する工程とを有することを特徴とするマスクパターンの作成方法。
  14. コンピュータに請求項1乃至10の何れか1項に記載のパターン作成方法を実行させるプログラム。
  15. 請求項1乃至10の何れか1項に記載のパターン作成方法を実行する情報処理装置。
JP2012131117A 2012-06-08 2012-06-08 パターン作成方法 Active JP6108693B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012131117A JP6108693B2 (ja) 2012-06-08 2012-06-08 パターン作成方法
US13/908,773 US9672300B2 (en) 2012-06-08 2013-06-03 Pattern generation method
TW102118942A TWI485509B (zh) 2012-06-08 2013-06-05 圖案產生方法
KR1020130065142A KR20130138131A (ko) 2012-06-08 2013-06-07 패턴 생성 방법
CN201310226984.0A CN103488043A (zh) 2012-06-08 2013-06-08 图案生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012131117A JP6108693B2 (ja) 2012-06-08 2012-06-08 パターン作成方法

Publications (3)

Publication Number Publication Date
JP2013254165A true JP2013254165A (ja) 2013-12-19
JP2013254165A5 JP2013254165A5 (ja) 2015-07-23
JP6108693B2 JP6108693B2 (ja) 2017-04-05

Family

ID=49715062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012131117A Active JP6108693B2 (ja) 2012-06-08 2012-06-08 パターン作成方法

Country Status (5)

Country Link
US (1) US9672300B2 (ja)
JP (1) JP6108693B2 (ja)
KR (1) KR20130138131A (ja)
CN (1) CN103488043A (ja)
TW (1) TWI485509B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015125162A (ja) * 2013-12-25 2015-07-06 キヤノン株式会社 マスクパターン作成方法
JP2015125163A (ja) * 2013-12-25 2015-07-06 キヤノン株式会社 パターンの光学像の評価方法
CN113572973A (zh) * 2021-09-28 2021-10-29 武汉市聚芯微电子有限责任公司 一种曝光控制方法、装置、设备以及计算机存储介质
JP2022523747A (ja) * 2019-01-30 2022-04-26 深▲せん▼晶源信息技術有限公司 図形画像結合最適化のフォトエッチングマスクの最適化方法、装置および電子装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072226A (ja) * 2012-09-27 2014-04-21 Tokyo Electron Ltd パターン形成方法
TWI528201B (zh) * 2013-08-28 2016-04-01 旺宏電子股份有限公司 進階修正方法
TWI620005B (zh) * 2014-08-18 2018-04-01 聯華電子股份有限公司 佈局圖案分割方法
US10380307B1 (en) * 2016-03-30 2019-08-13 Silicon Technologies, Inc. Analog design tool, cell set, and related methods, systems and equipment
US10283526B2 (en) * 2016-12-21 2019-05-07 Qualcomm Incorporated Standard cell circuits employing voltage rails electrically coupled to metal shunts for reducing or avoiding increases in voltage drop
CN110476121A (zh) * 2017-03-31 2019-11-19 株式会社尼康 图案计算装置、图案计算方法、掩模、曝光装置、元件制造方法、计算机程序和记录媒体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3073156B2 (ja) * 1995-03-06 2000-08-07 エルエスアイ ロジック コーポレーション マクロセルライブラリ上での光学近接修正のためのシステム及び方法
JP3827659B2 (ja) * 1999-03-04 2006-09-27 松下電器産業株式会社 Lsi用マスクデータの作成方法及びlsi用パターンの形成方法
JP2007027418A (ja) * 2005-07-15 2007-02-01 Canon Inc 露光方法
JP2010021443A (ja) * 2008-07-11 2010-01-28 Canon Inc 露光条件決定方法およびコンピュータプログラム
JP2011095729A (ja) * 2009-10-30 2011-05-12 Canon Inc 記録媒体及び決定方法
JP2012098397A (ja) * 2010-10-29 2012-05-24 Canon Inc マスクのデータを作成するためのプログラム
JP2012104821A (ja) * 2010-11-10 2012-05-31 Asml Netherlands Bv 光源、マスクおよび投影光学系の最適化の流れ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079714A (ja) 2002-08-14 2004-03-11 Renesas Technology Corp アパーチャの最適形状決定装置
EP1450206B1 (en) 2003-02-21 2016-04-20 Canon Kabushiki Kaisha Mask and its manufacturing method, exposure, and semiconductor device fabrication method
US7349066B2 (en) 2005-05-05 2008-03-25 Asml Masktools B.V. Apparatus, method and computer program product for performing a model based optical proximity correction factoring neighbor influence
WO2007033362A2 (en) 2005-09-13 2007-03-22 Luminescent Technologies, Inc. Systems, masks, and methods for photolithography
US7650587B2 (en) 2006-11-30 2010-01-19 International Business Machines Corporation Local coloring for hierarchical OPC
CN100445875C (zh) 2007-01-26 2008-12-24 浙江大学 一种层次化的光学邻近效应校正方法
JP5077656B2 (ja) 2007-06-18 2012-11-21 株式会社ニコン パターンデータ処理方法及びシステム、並びに露光方法及び装置
US7927782B2 (en) * 2007-12-28 2011-04-19 Texas Instruments Incorporated Simplified double mask patterning system
TWI364064B (en) 2008-01-24 2012-05-11 United Microelectronics Corp Method of checking and correcting mask pattern
JP2009182237A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 露光条件設定方法、パターン設計方法及び半導体装置の製造方法
JP5142952B2 (ja) 2008-11-11 2013-02-13 ルネサスエレクトロニクス株式会社 フォトマスクのパターン補正方法及び製造方法、半導体装置の製造方法、パターン補正装置、並びにプログラム
JP5239970B2 (ja) * 2009-03-17 2013-07-17 富士通株式会社 リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法
KR101667655B1 (ko) 2009-10-26 2016-10-20 삼성전자주식회사 반도체 소자를 위한 패턴의 보정 방법
US8745554B2 (en) * 2009-12-28 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Practical approach to layout migration
JP2012099596A (ja) 2010-11-01 2012-05-24 Panasonic Corp 照明形状の最適化方法、マスク形状の最適化方法及びパターン形成方法
CN102147567B (zh) 2011-04-01 2012-10-03 中国科学院微电子研究所 一种基于Cell的层次化光学邻近效应校正方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3073156B2 (ja) * 1995-03-06 2000-08-07 エルエスアイ ロジック コーポレーション マクロセルライブラリ上での光学近接修正のためのシステム及び方法
JP3827659B2 (ja) * 1999-03-04 2006-09-27 松下電器産業株式会社 Lsi用マスクデータの作成方法及びlsi用パターンの形成方法
JP2007027418A (ja) * 2005-07-15 2007-02-01 Canon Inc 露光方法
JP2010021443A (ja) * 2008-07-11 2010-01-28 Canon Inc 露光条件決定方法およびコンピュータプログラム
JP2011095729A (ja) * 2009-10-30 2011-05-12 Canon Inc 記録媒体及び決定方法
JP2012098397A (ja) * 2010-10-29 2012-05-24 Canon Inc マスクのデータを作成するためのプログラム
JP2012104821A (ja) * 2010-11-10 2012-05-31 Asml Netherlands Bv 光源、マスクおよび投影光学系の最適化の流れ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015125162A (ja) * 2013-12-25 2015-07-06 キヤノン株式会社 マスクパターン作成方法
JP2015125163A (ja) * 2013-12-25 2015-07-06 キヤノン株式会社 パターンの光学像の評価方法
JP2022523747A (ja) * 2019-01-30 2022-04-26 深▲せん▼晶源信息技術有限公司 図形画像結合最適化のフォトエッチングマスクの最適化方法、装置および電子装置
CN113572973A (zh) * 2021-09-28 2021-10-29 武汉市聚芯微电子有限责任公司 一种曝光控制方法、装置、设备以及计算机存储介质

Also Published As

Publication number Publication date
TWI485509B (zh) 2015-05-21
TW201351032A (zh) 2013-12-16
US20130329202A1 (en) 2013-12-12
KR20130138131A (ko) 2013-12-18
JP6108693B2 (ja) 2017-04-05
CN103488043A (zh) 2014-01-01
US9672300B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
JP6108693B2 (ja) パターン作成方法
JP4538021B2 (ja) 光近接効果の補正方法
JP6192372B2 (ja) マスクパターンの作成方法、プログラムおよび情報処理装置
US6567972B1 (en) Method and apparatus for correcting mask pattern, mask having corrected mask pattern, and storage medium storing program for executing the method for correcting mask pattern
US20200133117A1 (en) Method and system for layout enhancement based on inter-cell correlation
CN109559979A (zh) 集成电路制造方法
KR20170048281A (ko) 패턴 생성 방법, 프로그램, 정보 처리 장치, 및 마스크 제조 방법
US9547230B2 (en) Method for evaluating optical image of pattern, recording medium, and information processing apparatus
JP5575024B2 (ja) マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法
US7614026B2 (en) Pattern forming method, computer program thereof, and semiconductor device manufacturing method using the computer program
JP5665915B2 (ja) マスクデータ作成方法
JP2004157160A (ja) プロセスモデル作成方法、マスクパターン設計方法、マスクおよび半導体装置の製造方法
KR101911993B1 (ko) 패턴을 생성하기 위한 방법, 저장 매체 및 정보 처리 장치
JP5980065B2 (ja) マスクデータの作成方法、プログラム、情報処理装置、マスク製造方法、露光方法及びデバイス製造方法
US20230168576A1 (en) Full-chip cell critical dimension correction method and method of manufacturing mask using the same
US20230168590A1 (en) Methods for optical proximity correction and methods of manufacturing semiconductor devices having the same
KR20230082519A (ko) 광학 근접 보정 방법 및 이를 포함하는 반도체 소자의 제조 방법
CN113219785A (zh) 验证光学邻近效应校正的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150608

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170307

R151 Written notification of patent or utility model registration

Ref document number: 6108693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151