JP2013247120A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013247120A JP2013247120A JP2012117238A JP2012117238A JP2013247120A JP 2013247120 A JP2013247120 A JP 2013247120A JP 2012117238 A JP2012117238 A JP 2012117238A JP 2012117238 A JP2012117238 A JP 2012117238A JP 2013247120 A JP2013247120 A JP 2013247120A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type impurity
- active barrier
- type
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体基板SUBと、p型の基板内部領域PSRと、n型のエミッタ領域EMTと、コレクタ領域CTRと、他の素子形成領域と、アクティブバリア構造ABRとを備える。エミッタ領域EMTは、基板内部領域PSRとpn接合を構成する。他の素子形成領域およびアクティブバリア構造は、エミッタ領域EMTとコレクタ領域CTRとの間に配置されている。アクティブバリア構造は、n型の第1領域NR1と、p型の第2領域PR2とを含む。第1領域NR1と第2領域PR2との間に他の素子形成領域が挟まれている。他の素子形成領域と第1領域NR1との間および他の素子形成領域と第2領域PR2との間の少なくともいずれかに形成された分離領域TIを備える。
【選択図】図2
Description
(実施の形態1)
まず半導体基板SUBの主表面における各素子形成領域の配置について図1を用いて説明する。
ソース領域SOはp-拡散領域PPRの内部に形成されており、ドレイン領域DRはn-拡散領域NNRの内部に形成されている。またソース領域SOはp型拡散領域P1と隣り合うように形成されている。ゲート電極GEは、ソース領域SOとドレイン領域DRとに挟まれる半導体基板SUBの主表面上に、ゲート絶縁膜GIを介在して形成されている。
図15および図16を参照して、本実施の形態は、図2の実施の形態1と比較して、基板端子領域およびタップ部ATDの位置において異なっている。具体的には、基板端子領域およびタップ部ATDが、エミッタ領域とアクティブバリア領域1との間に配置されており、実施の形態1と比較して、エミッタ領域と基板端子領域との配置が逆転している。
図17および図18を参照して、本実施の形態は、図15の実施の形態2と比較して、アクティブバリアABRの構成において異なっている。具体的には、アクティブバリアABRのn型不純物領域NR1は平面視においてエミッタ領域を取り囲んでおり、アクティブバリアABRのp型不純物領域PR2は平面視においてコレクタ領域を取り囲んでいる。アクティブバリアABRのn型不純物領域NR1はエミッタ領域を取り囲むことにより、エミッタ領域とコレクタ領域との間の領域にも配置されている。同様にアクティブバリアABRのp型不純物領域PR2はコレクタ領域を取り囲むことにより、エミッタ領域とコレクタ領域との間の領域にも配置されている。
図23および図24を参照して、本実施の形態は、図17および図18の実施の形態3と比較して、アクティブバリアABRのp型不純物領域PR2を取り囲むトレンチ分離構造TIの代わりにn型不純物領域NRが形成されている点において異なっている。このn型不純物領域NRは、p型不純物領域PR2と互いに接するように隣り合っており、n型不純物領域NRとp型不純物領域PR2とはpn接合を形成している。このpn接合は空乏層を形成することにより、分離領域SEPとして機能する。
図25および図26を参照して、本実施の形態においては、図17および図18の実施の形態3と比較して、コレクタCTRとp型不純物領域PR2との間にトレンチ分離構造TIが形成されていない点において異なっている。すなわちコレクタCTRのn型不純物領域NR2とアクティブバリアABRのp型不純物領域PR2とが互いに接することによりpn接合を形成している。
図27および図28を参照して、本実施の形態においては、図23および図24の実施の形態4と比較して、p型不純物領域PR2を取り囲むn型不純物領域がアクティブバリアABRのn型不純物領域NR1およびp型不純物領域PR2とをオーミック接続する接続配線により併せてオーミック接続されている点において異なっている。
上記に述べた各実施の形態のほかに、各実施の形態の変形例として以下の各態様が考えられる。いずれの場合も上記の本実施の形態の基本的な作用効果、すなわちアクティブバリアABRのn型不純物領域が電子を取り込み、かつp型不純物領域の電位が低下して電子の進入を妨げることにより、エミッタEMTからp型不純物領域PSR内部に拡散した電子のコレクタCTRへの進入を抑制する効果を奏する。
図33を参照して、一実施の形態の半導体装置は、主表面MSを有する半導体基板SUBに形成されている。半導体基板SUBの内部にはp型不純物領域PSRが形成されている。主表面MSにはエミッタ領域と、コレクタ領域と、他素子領域と、アクティブバリア領域1,2とが形成されている。エミッタ領域にはn型のエミッタEMTが、コレクタ領域にはn型のコレクタCTRが形成されている。アクティブバリアABRはエミッタEMTとコレクタCTRとの間に形成され、n型不純物領域NR1とp型不純物領域PR2とを有している。他素子領域はアクティブバリアABRのn型不純物領域NR1とp型不純物領域PR2との間に挟まれている。他素子領域とn型不純物領域NR1との間、および他素子領域とp型不純物領域PR2との間の少なくともいずれかに分離領域(トレンチ分離構造TIまたはpn接合分離)を有している。
Claims (7)
- 主表面を有する半導体基板と、
前記半導体基板の内部に形成されたp型の基板内部領域と、
前記主表面に形成され、かつ前記基板内部領域とpn接合を構成するn型のエミッタ領域と、
前記基板内部領域上の前記主表面に形成されたn型のコレクタ領域と、
前記基板内部領域上の前記主表面に形成され、かつ前記エミッタ領域と前記コレクタ領域との間に配置された他の素子形成領域と、
前記基板内部領域上の前記主表面に形成され、かつ前記エミッタ領域と前記コレクタ領域との間に配置されたアクティブバリア構造とを備え、
前記アクティブバリア構造は、
前記基板内部領域に接続されたn型の第1領域と、
前記第1領域とオーミック接続されたp型の第2領域とを含み、
前記第1領域と前記第2領域との間に前記他の素子形成領域が挟まれており、さらに
前記他の素子形成領域と前記第1領域との間および前記他の素子形成領域と前記第2領域との間の少なくともいずれかに形成された分離領域を備える、半導体装置。 - 前記他の素子形成領域は、受動素子、能動素子、および前記主表面から前記基板内部領域に達するように延びるp型の基板端子用領域よりなる群から選択される1つ以上を含む、請求項1に記載の半導体装置。
- 前記分離領域は、前記主表面から前記基板内部領域に達するように延びる溝と、前記溝の内部に埋め込まれた絶縁膜とを含む、請求項1に記載の半導体装置。
- 前記分離領域は前記第1領域および前記第2領域の少なくともいずれかとpn接合を形成する不純物領域を含む、請求項1に記載の半導体装置。
- 前記第1領域は平面視において前記エミッタ領域を取り囲み、前記第2領域は平面視において前記コレクタ領域を取り囲む、請求項1に記載の半導体装置。
- 前記アクティブバリア構造は、前記他の素子形成領域と前記第2領域との間の前記主表面に形成されたn型の第3領域をさらに含む、請求項1に記載の半導体装置。
- 前記第3領域は平面視において前記コレクタ領域を取り囲む、請求項6に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012117238A JP5955645B2 (ja) | 2012-05-23 | 2012-05-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012117238A JP5955645B2 (ja) | 2012-05-23 | 2012-05-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013247120A true JP2013247120A (ja) | 2013-12-09 |
JP5955645B2 JP5955645B2 (ja) | 2016-07-20 |
Family
ID=49846702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012117238A Expired - Fee Related JP5955645B2 (ja) | 2012-05-23 | 2012-05-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5955645B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102023120017A1 (de) | 2022-07-28 | 2024-02-08 | Renesas Electronics Corporation | Halbleitervorrichtung |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177087A (ja) * | 2008-01-28 | 2009-08-06 | Renesas Technology Corp | 半導体装置 |
JP2010021218A (ja) * | 2008-07-09 | 2010-01-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP2011035292A (ja) * | 2009-08-05 | 2011-02-17 | Toshiba Corp | 半導体装置及び電源回路 |
JP2011243774A (ja) * | 2010-05-19 | 2011-12-01 | Renesas Electronics Corp | 半導体装置 |
-
2012
- 2012-05-23 JP JP2012117238A patent/JP5955645B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177087A (ja) * | 2008-01-28 | 2009-08-06 | Renesas Technology Corp | 半導体装置 |
JP2010021218A (ja) * | 2008-07-09 | 2010-01-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP2011035292A (ja) * | 2009-08-05 | 2011-02-17 | Toshiba Corp | 半導体装置及び電源回路 |
JP2011243774A (ja) * | 2010-05-19 | 2011-12-01 | Renesas Electronics Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102023120017A1 (de) | 2022-07-28 | 2024-02-08 | Renesas Electronics Corporation | Halbleitervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
JP5955645B2 (ja) | 2016-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11127734B2 (en) | Vertical nanowire transistor for input/output structure | |
US8653641B2 (en) | Integrated circuit device | |
KR101742447B1 (ko) | 반도체 장치 | |
JP6610114B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6011136B2 (ja) | 半導体装置 | |
JP2011243774A (ja) | 半導体装置 | |
JP2009064883A (ja) | 半導体装置 | |
JP6226101B2 (ja) | 半導体集積回路 | |
JP5687890B2 (ja) | 半導体装置 | |
JP5962843B2 (ja) | 半導体装置 | |
JP5359072B2 (ja) | 半導体装置 | |
CN106663658B (zh) | 半导体集成电路 | |
JP5955645B2 (ja) | 半導体装置 | |
JP5156331B2 (ja) | 半導体装置 | |
JP2016009774A (ja) | 半導体装置 | |
KR101999312B1 (ko) | 반도체 장치 | |
CN100472786C (zh) | 半导体集成电路器件 | |
JP5898464B2 (ja) | 半導体装置 | |
TWI497683B (zh) | Semiconductor device | |
CN103887305B (zh) | 半导体装置 | |
JP2000286391A (ja) | レベルシフタ | |
JP4525629B2 (ja) | レベルシフタ | |
JP6506163B2 (ja) | 半導体装置 | |
JP2010010264A (ja) | 半導体装置 | |
JP2010177561A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5955645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |