JP2013239603A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2013239603A
JP2013239603A JP2012112015A JP2012112015A JP2013239603A JP 2013239603 A JP2013239603 A JP 2013239603A JP 2012112015 A JP2012112015 A JP 2012112015A JP 2012112015 A JP2012112015 A JP 2012112015A JP 2013239603 A JP2013239603 A JP 2013239603A
Authority
JP
Japan
Prior art keywords
connection terminal
layer
filling member
wiring board
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012112015A
Other languages
English (en)
Other versions
JP5341227B1 (ja
Inventor
Tomohiro Nishida
智弘 西田
Seiji Mori
聖二 森
Makoto Wakazono
誠 若園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012112015A priority Critical patent/JP5341227B1/ja
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to PCT/JP2013/002423 priority patent/WO2013171964A1/ja
Priority to KR1020147033170A priority patent/KR101555460B1/ko
Priority to US14/376,744 priority patent/US9560739B2/en
Priority to CN201380017541.9A priority patent/CN104206034B/zh
Priority to EP13790895.0A priority patent/EP2816878B1/en
Priority to TW102116876A priority patent/TWI599292B/zh
Application granted granted Critical
Publication of JP5341227B1 publication Critical patent/JP5341227B1/ja
Publication of JP2013239603A publication Critical patent/JP2013239603A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】接続端子間の短絡を防止するとともに、接続端子の狭ピッチ化に対応できる配線基板を提供する。
【解決手段】本発明に係る配線基板は、絶縁層及び導体層がそれぞれ１層以上積層された積層体を有する配線基板であって、前記積層体上に互いに離間して形成された複数の接続端子と、前記複数の接続端子間に充填された充填部材と、を備え、前記複数の接続端子の側面には、前記充填部材と当接した当接面と、該当接面より上側であって前記充填部材の上面より下側において、前記充填部材と当接していない離間面と、が形成されていることを特徴とする。
【選択図】図３

Description

本発明は、主面に半導体チップを接続するための複数の接続端子が形成された配線基板に関する。
通常、配線基板の主面（表面）には、半導体チップとの接続用の端子（以下、接続端子と称する）が形成されている。近年では、この接続端子の高密度化が進んでおり、配置される接続端子の間隔（ピッチ）が狭くなっている。このため、複数の接続端子をソルダーレジストの同一開口内に配置したＮＳＭＤ（ノン・ソルダー・マスク・ディファインド）を採用した配線基板が提案されている。
ところが、複数の接続端子を狭ピッチで同一開口内に配置した場合、接続端子表面にコートされた半田が隣接する接続端子に流出し、接続端子間が短絡（ショート）する虞がある。そこで接続端子表面にコートされた半田が隣接する接続端子に流出するのを防止するために、各接続端子間に絶縁性の隔壁を設けたものがある（例えば、特許文献１参照）。
特開２００９−２１２２２８号公報
ここで、接続端子に半田をコートする場合、半田は表面張力により球形（ボール形状）となるが、特許文献１に記載される配線基板では、接続端子の上面及び両側面に半田がコートされるため、各接続端子にコートされる半田の直径が大きくなる。このため、接続端子の間隔を広くとる必要があり、さらなる狭ピッチに対応することが難しい。
また、特許文献１に記載される配線基板では、接続端子の上面及び両側面に半田をコートするために、接続端子の上面及び両側面が露出した状態となっている。つまり、各接続端子は、下面のみが下地の樹脂に接着した状態となっている。しかしながら、上述したように、接続端子のピッチが狭くなっていることから、接続端子自体も小さくなっている。このため、特許文献１に記載される配線基板のように、接続端子の下面のみが下地の樹脂に接着した状態では十分な接着強度を得ることができず、接続端子が途中の製造工程で剥がれてしまう虞がある。
本発明は、上記の事情に対処してなされたものであり、接続端子間の短絡を防止するとともに、接続端子の狭ピッチ化に対応できる配線基板を提供することを目的とする。
上記目的を達成すべく、本発明は、
絶縁層及び導体層がそれぞれ１層以上積層された積層体を有する配線基板であって、前記積層体上に互いに離間して形成された複数の接続端子と、前記複数の接続端子間に充填された充填部材と、を備え、前記複数の接続端子の側面には、前記充填部材と当接した当接面と、該当接面より上側であって前記充填部材の上面より下側において、前記充填部材と当接していない離間面と、が形成されていることを特徴とする。
本発明によれば、複数の接続端子の側面に、充填部材と当接した当接面と、該当接面より上側であって充填部材の上面より下側において、充填部材と当接していない離間面とが形成されている。このため、各接続端子の表面を金属めっき層で覆った際に、金属めっき層が、接続端子の離間面と充填部材との間の隙間に入り込んだ状態となる。このため、図１４に示すように金属めっき層が、充填部材の表面に張り出した状態となること、つまり隣り合う接続端子表面にそれぞれ形成された金属めっき層同士の間が狭くなることを防止することができる。このため、半田をコートする際、もしくは、半導体チップを実装する際に、半田が隣接する接続端子側に流出し、接続端子間が短絡（ショート）することを防止することができる。
また、接続端子に半田をコートした場合、半田が、接続端子の離間面と充填部材との間の隙間に入り込んだ状態となる。このため、接続端子の表面にコートされた半田が隣接する接続端子側に流出し、接続端子間が短絡（ショート）することを防止することができる。
さらに、上記金属めっき層や半田、半導体チップを実装する際に使用するアンダーフィルが、上記隙間に入り込む。そして、この入り込んだ金属めっき層や半田、アンダーフィルが接続端子のアンカーの役目を果たすため、十分な接着強度を得ることができる。このため、接続端子が途中の製造工程で剥がれてしまうことを防止することができる。
なお、本発明の一態様においては、前記接続端子の側面全周にわたって、前記当接面及び前記離間面が形成されている。このため、半田の流出等により接続端子間が短絡（ショート）することを前記接続端子の側面全周にわたって防止することができる。
また、本発明の他の態様においては、前記離間面と前記充填部材との間の隙間部の深さが６μｍ以下であることが好ましい。
さらに、本発明の他の態様においては、前記離間面と前記充填部材との間の隙間部の幅が６μｍ以下であることが好ましい。
また、本発明のその他の態様においては、前記充填部材は、ソルダーレジストとして機能する。充填部材がソルダーレジストとして機能することで、充填部材上に半田が残留し、接続端子間が短絡（ショート）することを抑制できる。
さらに、積層体上には、複数の接続端子を露出する開口を有するとともに接続端子と接続されてなる配線パターンを覆うソルダーレジスト層を有する。配線パターンを絶縁部材であるソルダーレジスト層で覆うことで、配線パターンが短絡（ショート）することを防止できる。
以上説明したように、本発明によれば、接続端子間の短絡を防止するとともに、接続端子の狭ピッチ化に対応できる配線基板を提供することができる。
第１の実施形態に係る配線基板の平面図（表面側）。 第１の実施形態に係る配線基板の一部断面図。 第１の実施形態に係る配線基板の表面側の接続端子の構成図。 第１の実施形態に係る配線基板の製造工程図（コア基板工程）。 第１の実施形態に係る配線基板の製造工程図（ビルドアップ工程）。 第１の実施形態に係る配線基板の製造工程図（ビルドアップ工程）。 第１の実施形態に係る配線基板の製造工程図（充填工程）。 第４の充填方法の説明図。 第１の実施形態に係る配線基板の製造工程図（ソルダーレジスト層工程）。 第１の実施形態に係る配線基板の製造工程図（めっき工程）。 第１の実施形態に係る配線基板の製造工程図（バックエンド工程）。 半田を用いて接続端子上に半導体チップを接続した際の断面図。 金属めっき層を接続端子上に形成した際の断面図。 比較例に係る配線基板の表面側の接続端子の構成図。 第２の実施形態に係る配線基板の平面図（表面側）。 第２の実施形態に係る配線基板の一部断面図。 第２の実施形態に係る配線基板の表面側の接続端子の構成図。 第３の実施形態に係る配線基板の平面図（表面側）。 第３の実施形態に係る配線基板の一部断面図。 第３の実施形態に係る配線基板の表面側の接続端子の構成図。 第３の実施形態に係る配線基板の製造工程図（ビルドアップ工程）。 第３の実施形態に係る配線基板の製造工程図（凸めっき層形成工程）。 その他の実施形態に係る配線基板の充填部材の上面形状を示す図。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、以下の説明では、コア基板上にビルドアップ層を形成した配線基板を例に、本発明の実施形態を説明するが、上面及び側面が露出してなる複数の接続端子が形成された配線基板であればよく、例えば、コア基板を有しない配線基板であってもよい。
（第１の実施形態）
図１は、第１の実施形態における配線基板１００の平面図（表面側）である。図２は、図１の線分Ｉ−Ｉにおける配線基板１００の一部断面図である。図３は、配線基板１００の表面側に形成された接続端子Ｔ１の構成図である。図３（ａ）は、接続端子Ｔ１の上面図である。図３（ｂ）は、図３（ａ）の線分ＩＩ−ＩＩにおける断面図である。なお、以下の説明では、半導体チップが接続される側を表面側とし、マザーボードやソケット等（以下、マザーボード等と称する）が接続される側を裏面側とする。
（配線基板１００の構成）
図１〜３に示す配線基板１００は、コア基板２と、半導体チップ（不図示）との接続端子Ｔ１が複数形成され、コア基板２の表面側に積層されるビルドアップ層３（表面側）と、ビルドアップ層３の表面側に積層され、複数の接続端子Ｔ１間を充填する充填部材４と、充填部材４の表面側に積層され、接続端子Ｔ１の少なくとも一部を露出する開口５ａが形成されたソルダーレジスト層５と、マザーボード等（不図示）との接続端子Ｔ１１が複数形成され、コア基板２の裏面側に積層されるビルドアップ層１３（裏面側）と、ビルドアップ層１３の裏面側に積層され、接続端子Ｔ１１の少なくとも一部を露出する開口１４ａが形成されたソルダーレジスト層１４と、を備える。
コア基板２は、耐熱性樹脂板（たとえばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（たとえばガラス繊維強化エポキシ樹脂）等で構成された板状の樹脂製基板である。コア基板２の表面及び裏面には、金属配線Ｌ１，Ｌ１１をなすコア導体層２１，２２がそれぞれ形成されている。また、コア基板２には、ドリル等により穿設されたスルーホール２３が形成され、その内壁面にはコア導体層２１，２２を互いに導通させるスルーホール導体２４が形成されている。さらに、スルーホール２３は、エポキシ樹脂等の樹脂製穴埋め材２５により充填されている。
（表面側の構成）
ビルドアップ層３は、コア基板２の表面側に積層された樹脂絶縁層３１，３３及び導体層３２，３４からなる。樹脂絶縁層３１は、熱硬化性樹脂組成物からなり、表面に金属配線Ｌ２をなす導体層３２が形成されている。また、樹脂絶縁層３１には、コア導体層２１と導体層３２とを電気的に接続するビア３５が形成されている。樹脂絶縁層３３は、熱硬化性樹脂組成物からなり、表層に複数の接続端子Ｔ１を有する導体層３４が形成されている。また、樹脂絶縁層３３には、導体層３２と導体層３４とを電気的に接続するビア３６が形成されている。ここで、樹脂絶縁層３１，３３及び導体層３２は積層体を構成する。
ビア３５，３６は、それぞれ、ビアホール３７ａとその内周面に設けられたビア導体３７ｂと、底面側にてビア導体３７ｂと導通するように設けられたビアパッド３７ｃと、ビアパッド３７ｃと反対側にてビア導体３７ｂの開口周縁から外向きに張り出すビアランド３７ｄとを有している。
接続端子Ｔ１は、半導体チップと接続するための接続端子である。接続端子Ｔ１は、半導体チップの実装領域の内周に沿って配置された、いわゆるペリフェラル型の接続端子である。半導体チップは、この接続端子Ｔ１と電気的に接続されることにより配線基板１００に実装される。各接続端子Ｔ１は、後述する充填部材４との接着性を向上させるために、その表面が粗化されている。
各接続端子Ｔ１の表面を粗化しない場合でも、Ｓｎ（錫）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｎｉ（ニッケル）のいずれか１つの金属元素を各接続端子Ｔ１の表面にコーティングして金属層を形成した後、この金属層の上にカップリング剤処理を施すことで、後述する充填部材４との接着性を向上することができる。カップリング剤は、主に金属や無機材と樹脂等の有機材の密着性を良くする役割を持つ。カップリング剤には、シランカップリング剤、チタネート系カップリング剤、アルミネート系カップリング剤等があるが、シランカップリング剤を用いることがより好ましい。シランカップリング剤としては、例えば、アミノシラン、エポキシシラン、スチレンシラン等がある。
図３に示すように、各接続端子Ｔ１の側面には、充填部材１と当接した当接面Ｔ１ａと、該当接面Ｔ１ａより上側であって充填部材４の上面より下側において、充填部材４と当接していない離間面Ｔ１ｂとが形成されている。また、金属配線３４（配線パターン）との接続面Ａを除く接続端子Ｔ１の側面全周にわたって、当接面Ｔ１ａ及び離間面Ｔ１ｂが形成されている。
さらに、接続端子Ｔ１の離間面Ｔ１ｂと充填部材４との間の隙間部Ｓの深さＤ１は、６μｍ以下であることが好ましい。また、接続端子Ｔ１の離間面Ｔ１ｂと充填部材４との間の隙間部Ｓの幅Ｗは、６μｍ以下であることが好ましい。隙間部Ｓの深さＤ１又は幅Ｗのすくなくとも一方が６μｍを超えると、隙間部Ｓが、金属めっき層や半田、アンダーフィル等により満たされない虞がある。このため、金属めっき層や半田、アンダーフィル等が接続端子のアンカーの役目を果たすことができず、接続端子Ｔ１が十分な接着強度を得ることができないことが考えられる。
また、各接続端子Ｔ１の露出面は、金属めっき層Ｍにより覆われている。半導体チップを配線基板１００に実装する際には、半導体チップの接続端子にコートされた半田をリフローすることで半導体チップの接続端子と接続端子Ｔ１とが電気的に接続される。なお、金属めっき層Ｍは、例えば、Ｎｉ層、Ｓｎ層、Ａｇ層、Ｐｄ層、Ａｕ層等の金属層から選択される単一又は複数の層（例えば、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層）で構成される。
また、金属めっき層Ｍの代わりに、防錆用のＯＳＰ（Organic Solderability Preservative）処理を施してもよい。また、接続端子Ｔ１の露出面に半田をコートしてもよく、さらに、接続端子Ｔ１の露出面を金属めっき層Ｍで覆った後、この金属めっき層Ｍに半田をコートしてもよい。なお、接続端子Ｔ１の露出面に半田をコートする方法については後述する。
充填部材４は、ビルドアップ層３に積層される絶縁性部材であり、その材質は、ソルダーレジスト層５と同じであることが好ましい。充填部材４は、ビルドアップ層３の表層に形成された各接続端子Ｔ１の側面に、充填部材４と当接した当接面Ｔ１ａと、該当接面Ｔ１ａより上側であって充填部材４の上面より下側において、充填部材４と当接していない離間面Ｔ１ｂとが形成された状態で接続端子Ｔ１間に充填されている。また、充填部材４の厚みＤ２は、接続端子Ｔ１の厚み（高さ）Ｄ３よりも薄くなっている。
ソルダーレジスト層５は、接続端子Ｔ１と接続される配線パターンを覆うとともに、半導体チップの実装領域の内周に沿って配置された接続端子Ｔ１を露出させる開口５ａを有している。ソルダーレジスト層５の開口５ａは、同一開口内に複数の接続端子Ｔ１を配置するＮＳＭＤ形状となっている。
（裏面側の構成）
ビルドアップ層１３は、コア基板２の裏面側に積層された樹脂絶縁層１３１，１３３及び導体層１３２，１３４からなる。樹脂絶縁層１３１は、熱硬化性樹脂組成物からなり、裏面に金属配線Ｌ１２をなす導体層１３２が形成されている。また、樹脂絶縁層１３１には、コア導体層２２と導体層１３２とを電気的に接続するビア１３５が形成されている。樹脂絶縁層１３３は、熱硬化性樹脂組成物からなり、表層に１以上の接続端子Ｔ１１を有する導体層１３４が形成されている。また、樹脂絶縁層１３３には、導体層１３２と導体層１３４とを電気的に接続するビア１３６が形成されている。
ビア１３５，１３６は、それぞれ、ビアホール１３７ａとその内周面に設けられたビア導体１３７ｂと、底面側にてビア導体１３７ｂと導通するように設けられたビアパッド１３７ｃと、ビアパッド１３７ｃと反対側にてビア導体１３７ｂの開口周縁から外向きに張り出すビアランド１３７ｄとを有している。
接続端子Ｔ１１は、配線基板１００をマザーボード等に接続するための裏面ランド（ＰＧＡパッド、ＢＧＡパッド）として利用されるものであり、配線基板１００の略中心部を除く外周領域に形成され、前記略中央部を囲むようにして矩形状に配列されている。また、接続端子Ｔ１１の表面の少なくとも一部は、金属めっき層Ｍにより覆われている。
ソルダーレジスト層１４は、フィルム状のソルダーレジストをビルドアップ層１３の表面上に積層して形成されている。ソルダーレジスト層１４には、各接続端子Ｔ１１の表面の一部を露出させる開口１４ａが形成されている。このため、各接続端子Ｔ１１は、表面の一部が開口１４ａによりソルダーレジスト層１４から露出した状態となっている。つまり、ソルダーレジスト層１４の開口１４ａは、各接続端子Ｔ１１の表面の一部を露出したＳＭＤ形状となっている。なお、ソルダーレジスト層５の開口５ａとは異なり、ソルダーレジスト層１４の開口１４ａは、接続端子Ｔ１１毎に形成されている。
開口１４ａ内には、たとえばＳｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｓｂなど実質的にＰｂを含有しない半田からなる半田ボールＢが、金属めっき層Ｍを介して接続端子Ｔ１１と電気的に接続するようにして形成されている。なお、配線基板１００をマザーボード等に実装する際は、配線基板１００の半田ボールＢをリフローすることで、接続端子Ｔ１１をマザーボード等の接続端子に電気的に接続する。
（配線基板の製造方法）
図４〜図１１は、第１の実施形態に係る配線基板１００の製造工程を示す図である。以下、図４〜図１１を参照して、配線基板１００の製造方法について説明する。
（コア基板工程：図４）
板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール２３となる貫通孔を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール２３内壁にスルーホール導体２４を形成し、銅張積層板の両面に銅めっき層を形成する（図４（ａ）参照）。
その後、スルーホール導体２４内をエポキシ樹脂等の樹脂穴埋め材２５で充填する。さらに、銅張積層板の両面の銅箔上に形成された銅めっきを所望の形状にエッチングして銅張積層板の表面及び裏面に金属配線Ｌ１，Ｌ１１をなすコア導体層２１，２２をそれぞれ形成し、コア基板２を得る（図４（ｂ）参照）。なお、スルーホール２３形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
（ビルドアップ工程：図５〜図６）
コア基板２の表面及び裏面に、樹脂絶縁層３１，１３１となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層３１，１３１にビアホール３７ａ，１３７ａをそれぞれ形成する（図５（ａ）参照）。
続いて、樹脂絶縁層３１，１３１の表面を粗化した後、無電解めっきを行い、ビアホール３７ａ，１３７ａの内壁を含む樹脂絶縁層３１，１３１上に無電解銅めっき層を形成する。次に樹脂絶縁層３１，１３１上に形成された無電解銅めっき層上にフォトレジストをラミネートして、露光・現像を行い、所望の形状にめっきレジストを形成する。
その後、このめっきレジストをマスクとして、電解めっきにより、銅をめっきして、所望の銅めっきパターンを得る。次に、めっきレジストを剥離して、めっきレジスト下に存在していた無電解銅めっき層を除去して、金属配線Ｌ２，Ｌ１２をなす導体層３２，１３２を形成する。また、この際に、ビア導体３７ｂ，１３７ｂ、ビアパッド３７ｃ，１３７ｃ及びビアランド３７ｄ，１３７ｄからなるビア３５，１３５も形成される（図５ｂ参照）。
次に、導体層３２，１３２上に、樹脂絶縁層３３，１３３となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。 次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層３３，１３３にビアホール３７ａ，１３７ａをそれぞれ形成する（図６（ａ）参照）。
続いて、導体層３２，１３２を形成した時と同様にして、ビアホール３７ａ，１３７ａが形成された樹脂絶縁層３３，１３３に、接続端子Ｔ１，Ｔ１１を有する導体層３４，１３４及びビア３６，１３６をそれぞれ形成する（図６（ｂ）参照）。
（充填工程：図７）
次に、ビルドアップ層３の表層をなす複数の接続端子Ｔ１間を、接続端子Ｔ１よりも低い位置まで充填部材４で充填する。なお、接続端子Ｔ１間を充填部材４で充填するために、接続端子Ｔ１の表面（特に、側面）を粗化しておくことが好ましい。接続端子Ｔ１の表面は、例えば、メックエッチボンド（メック社製）等のエッチング液で処理することで粗化することができる。また、各接続端子Ｔ１の表面を粗化する代わりに、Ｓｎ（錫）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｎｉ（ニッケル）のいずれか１つの金属元素を各接続端子Ｔ１の表面にコーティングして金属層を形成した後、この金属層の上にカップリング剤処理を施し、充填部材４との接着性を向上させてもよい。
接続端子Ｔ１間に充填部材４を充填する方法としては、種々の手法を採用することができる。以下、この充填部材４を接続端子Ｔ１間に充填する充填方法について説明する。なお、下記の第１〜第４の充填方法において、充填部材４となる絶縁性樹脂をコートする方法として、印刷、ラミネート、ロールコート、スピンコート等種々の手法を用いることができる。
（第１の充填方法）
この第１の充填方法では、表層に接続端子Ｔ１が形成されたビルドアップ層３の表面に熱硬化性の絶縁性樹脂を薄くコートして熱硬化させた後、硬化した絶縁性樹脂を接続端子Ｔ１よりも低くなるまで研磨する。その後、各接続端子Ｔ１の金属配線３４（配線パターン）との接続面Ａを除く側面の充填部材４を除去することにより隙間部Ｓを形成する。これにより、充填部材１と当接した当接面Ｔ１ａと、該当接面Ｔ１ａより上側であって充填部材４の上面より下側において、充填部材４と当接していない離間面Ｔ１ｂとが形成される。なお、この充填部材４を除去する際は、充填部材４を下地である樹脂絶縁層３３表面が露出するまで除去しないことに留意する。
（第２の充填方法）
この第２の充填方法では、表層に接続端子Ｔ１が形成されたビルドアップ層３の表面に熱硬化性の絶縁性樹脂を薄くコートした後、絶縁性樹脂を溶融する溶剤で、接続端子Ｔ１上面を覆う余分な絶縁性樹脂を除去した後、絶縁性樹脂を熱硬化させる。溶剤で余分な絶縁性樹脂を除去する際、各接続端子Ｔ１の側面の絶縁性樹脂がより深く除去され、各接続端子Ｔ１の金属配線３４（配線パターン）との接続面Ａを除く側面に隙間部Ｓが形成される。このため、各接続端子Ｔ１の側面には、充填部材１と当接した当接面Ｔ１ａと、該当接面Ｔ１ａより上側であって充填部材４の上面より下側において、充填部材４と当接していない離間面Ｔ１ｂとが形成される。なお、この充填部材４を除去する際は、充填部材４を下地である樹脂絶縁層３３表面が露出するまで除去しないことに留意する。
（第３の充填方法）
この第３の充填方法では、表層に接続端子Ｔ１が形成されたビルドアップ層３の表面に熱硬化性の絶縁性樹脂を厚くコートして熱硬化させた後、半導体素子の実装領域以外の領域をマスクし、接続端子Ｔ１よりも低くなるまで絶縁性樹脂をＲＩＥ（Reactive Ion Etching）等によりドライエッチングする。その後、各接続端子Ｔ１の金属配線３４（配線パターン）との接続面Ａを除く側面の充填部材４を除去することにより隙間部Ｓを形成する。これにより、充填部材１と当接した当接面Ｔ１ａと、該当接面Ｔ１ａより上側であって充填部材４の上面より下側において、充填部材４と当接していない離間面Ｔ１ｂとが形成される。第３の充填方法で充填部材４を接続端子Ｔ１間に充填する場合、充填部材４とソルダーレジスト層５とが一体的に形成される。なお、この充填部材４を除去する際は、充填部材４を下地である樹脂絶縁層３３表面が露出するまで除去しないことに留意する。
（第４の充填方法）
図８は、第４の充填方法の説明図である。以下、図８を参照して、第４の充填方法について説明する。第４の充填方法では、表層に配線導体Ｔ１が形成されたビルドアップ層３の表面に光硬化性の絶縁性樹脂を厚くコートした後（図８（ａ）参照）、後にソルダーレジスト層の開口５ａとなるべき領域の内側領域をマスクして絶縁性樹脂を露光・現像して、開口５ａの外側領域となるべき絶縁性樹脂を光硬化させる（図８（ｂ）参照）。次に、炭酸ナトリウム水溶液（濃度１重量％）に、この製造途中の配線基板１００を短時間（未感光部の絶縁性樹脂表面が若干膨潤する程度の時間）浸漬する（図８（ｃ）参照）。
その後、水洗して膨潤した絶縁性樹脂を乳化させる（図８（ｄ）参照）。次に、膨潤・乳化した絶縁性樹脂を製造途中の配線基板１００から除去する（図８（ｅ）参照）。光硬化していない絶縁性樹脂の上端の位置が、各配線導体Ｔ１の上端より低い位置となるまで上記浸漬及び水洗を、それぞれ１回、又はそれぞれ数回繰り返す。その後、熱または紫外線により絶縁性樹脂を硬化させる。
この第４の方法によれば、上記浸漬及び水洗を行い、余分な絶縁性樹脂を除去する際に、各接続端子Ｔ１の側面の絶縁性樹脂がより深く除去され、各接続端子Ｔ１の金属配線３４（配線パターン）との接続面Ａを除く側面に隙間部Ｓが形成される。このため、充填部材１と当接した当接面Ｔ１ａと、該当接面Ｔ１ａより上側であって充填部材４の上面より下側において、充填部材４と当接していない離間面Ｔ１ｂとが形成される。なお、この充填部材４を除去する際は、充填部材４を下地である樹脂絶縁層３３表面が露出するまで除去しないことに留意する。また、この第４の充填方法で、充填部材４を接続端子Ｔ１間に充填する場合、充填部材４とソルダーレジスト層５とが一体的に形成される。
（ソルダーレジスト層工程：図９）
充填部材４及び樹脂絶縁層１３４の表面に、それぞれフィルム状のソルダーレジストをプレスして積層する。積層したフィルム状のソルダーレジストを露光・現像して、各接続端子Ｔ１の表面及び側面を露出させるＮＳＭＤ形状の開口５ａが形成されたソルダーレジスト層５と、各接続端子Ｔ１１の表面の一部を露出させるＳＭＤ形状の開口１４ａが形成されたソルダーレジスト層１４とを得る。なお、充填工程において上述した第３，第４の充填方法を採用した場合、充填部材４及びソルダーレジスト層５が一体的に形成されるため、この工程において、ソルダーレジスト層５を積層する必要はない。
（めっき工程：図１０）
次に、接続端子Ｔ１の露出面を過硫酸ナトリウム等によりエッチングして、接続端子Ｔ１表面の酸化膜等の不純物を除去する。なお、このエッチングにより接続端子Ｔ１の主面の周囲（外周）に段差が形成される。その後、還元剤を用いた無電解還元めっきにより、接続端子Ｔ１，Ｔ１１の露出面に金属めっき層Ｍを形成する。無電解置換めっきにより接続端子Ｔ１の露出面に金属めっき層Ｍを形成する場合は、接続端子Ｔ１の露出面の金属が置換されて金属めっき層Ｍが形成される。このため、接続端子Ｔ１の露出面を過硫酸ナトリウム等によりエッチングしなくとも、接続端子Ｔ１の主面の周囲に段差が形成される。
また、接続端子Ｔ１の露出面に半田をコートする場合は、コートする半田層の厚みに応じて、以下の２通りの方法を選択することができる。
（第１のコート方法）
厚みが５〜３０μｍの半田層を接続端子Ｔ１の露出面にコートする場合、接続端子Ｔ１の露出面を少しだけエッチング（ソフトエッチング）し、接続端子Ｔ１の露出面に形成された酸化膜を除去する。この際、接続端子Ｔ１の主面の周囲に段差が形成される。次にＳｎ（錫）粉末、Ａｇ（銀）、Ｃｕ（銅）などの金属を含むイオン性化合物及びフラックスを混合したペースト（例えば、ハリマ化成株式会社：スーパーソルダー（製品名））を、接続端子Ｔ１の露出面全面を覆うように、ＮＳＭＤ形状の開口５ａ内全体に薄く塗布する。その後、リフローを行い、接続端子Ｔ１の露出面にＳｎとＡｇ、もしくは、Ｓｎ、Ａｇ及びＣｕの合金からなる半田層を形成する。
（第２のコート方法）
厚みが１０μｍ以下の半田層を接続端子Ｔ１の露出面にコートする場合、接続端子Ｔ１の露出面を少しだけエッチング（ソフトエッチング）し、接続端子Ｔ１の露出面に形成された酸化膜を除去する。この際、接続端子Ｔ１の主面の周囲に段差が形成される。次に、接続端子Ｔ１の露出面に無電解Ｓｎ（錫）めっきを行うことによりＳｎめっき層を形成し、このＳｎめっき層の全面を覆うようにしてフラックスを塗布する。その後、リフローを行い、接続端子Ｔ１にめっきされたＳｎめっき層を溶融させて接続端子Ｔ１の主面に半田層を形成する。この際、溶融したＳｎは、表面張力により、接続端子Ｔ１の主面に凝集する。
（バックエンド工程：図１１）
半田印刷により、接続端子Ｔ１１上に形成された金属めっき層Ｍ上に半田ペーストを塗布した後、所定の温度と時間でリフローを行い、接続端子Ｔ１１上に半田ボールＢを形成する。
図１２は、半田Ｐを用いて、接続端子Ｔ１上に半導体チップＣを接続した際の断面図である。図１２に示すように、半田Ｐが隙間部Ｓ内に入り込むため、半導体チップＣを実装する際に、半田が隣接する接続端子Ｔ１側に流出し、接続端子Ｔ１間が短絡（ショート）することを防止することができる。
また、図１３は、金属めっき層Ｍを接続端子Ｔ１上に形成した際の断面図である。図１３には、無電解置換めっきやエッチングを行わずに無電解還元めっきにより金属めっき層Ｍを接続端子Ｔ１上に形成した場合を示している。この場合も、金属めっき層Ｍが隙間部Ｓ内に入り込むため、図１４に示すような金属めっき層Ｍが充填部材４の表面上に張り出した状態となることを防止することができる。
以上のように、第１の実施形態に係る配線基板１００は、表面側の接続端子Ｔ１の側面に、充填部材４と当接した当接面Ｔ１ａと、該当接面Ｔ１ａより上側であって充填部材４の上面より下側において、充填部材４と当接していない離間面Ｔ１ｂとを形成している。このため、接続端子Ｔ１に半田をコートした場合や半田を用いて半導体チップを接続した場合、半田Ｐが接続端子Ｔ１の離間面Ｔ１ｂと充填部材４との間に入り込んだ状態となる。このため、接続端子Ｔ１の表面にコートされた半田が隣接する接続端子Ｔ１側に流出し、接続端子Ｔ１間が短絡（ショート）することを防止することができる。
また、各接続端子Ｔ１の表面を金属めっき層Ｍで覆った際に、金属めっき層Ｍが、接続端子Ｔ１の離間面Ｔ１ｂと充填部材４との間の隙間部Ｓに入り込んだ状態で形成される。このため、金属めっき層Ｍが充填部材４の表面に張り出した状態となること、つまり接続端子Ｔ１表面にそれぞれ形成された金属めっき層同士の間が狭くなることを防止することができる。このため、半田を接続端子Ｔ１にコートする際、もしくは、半導体チップを実装する際に、半田が隣接する接続端子Ｔ１に流出し、接続端子Ｔ１間が短絡（ショート）することを防止することができる。
また、上記金属めっき層Ｍや半田、半導体チップを実装する際に使用するアンダーフィルが、隙間部Ｓに入り込む。そして、この入り込んだ金属めっき層Ｍや半田、アンダーフィルが接続端子Ｔ１のアンカーの役目を果たすため、十分な接着強度を得ることができる。このため、接続端子Ｔ１が途中の製造工程で剥がれてしまうことを防止することができる。
また、接続端子Ｔ１の配線パターンとの接続面Ａを除く側面全周にわたって、当接面Ｔ１ａ及び離間面Ｔ１ｂが形成されている。このため、半田の流出等により接続端子Ｔ１間が短絡（ショート）することを接続端子Ｔ１の側面全周にわたって防止することができる。
また、接続端子Ｔ１をソフトエッチングしたり、金属めっき層Ｍを置換めっきで形成した場合、接続端子Ｔ１のビルドアップ層３を構成する樹脂絶縁層３３との当接面に対向する第１の主面の外周に段差が形成されるので、接続端子Ｔ１にコートする半田の直径が大きくならず、接続端子Ｔ１をさらに狭ピッチ化することができる。
さらに、接続端子Ｔ１の充填部材４との当接面を粗化したうえで、接続端子Ｔ１間に充填部材４を充填しているので、接続端子Ｔ１と充填部材４との接着強度が向上する。このため、接続端子１が途中の製造工程で剥がれてしまう虞を抑制できる。また、充填部材４の材質をソルダーレジスト層５と同じとすることで、充填部材４の半田の流れ性がソルダーレジスト層５と同程度となり、充填部材４上に半田が残留して接続端子Ｔ１間が短絡（ショート）することを抑制できる。
また、接続端子Ｔ１間に充填される充填部材４の厚みＤ２を接続端子Ｔ１の厚み（高さ）Ｄ３よりも薄くしている。つまり、接続端子Ｔ１が充填部材４の上面から少し突き出た状態となるようにしている。このため、半導体チップの接続端子の中心と、接続端子Ｔ１の中心とがずれた場合でも、半導体チップの接続端子が接続端子Ｔ１の端部と当接するので、接続端子Ｔ１と半導体チップの接続端子との接続信頼性が向上する。
（第２の実施形態）
図１５は、第２の実施形態における配線基板２００の平面図（表面側）である。図１６は、図１５の線分Ｉ−Ｉにおける配線基板２００の一部断面図である。図１７は、配線基板２００の表面側に形成された接続端子Ｔ２の構成図である。図１７（ａ）は、接続端子Ｔ２の上面図である。図１７（ｂ）は、図１６（ａ）のＩＩ−ＩＩにおける断面図である。以下、図１５〜図１７を参照して配線基板２００の構成について説明するが、図１〜図３を参照して説明した配線基板１００と同一の構成については同一の符号を付して重複した説明を省略する。
（表面側の構成）
配線基板２００の表面側では、コア導体層２１と電気的に接続する蓋めっき層４１が形成され、この蓋めっき４１と導体層３２及び導体層３２と導体層３４とが、それぞれフィルドビア４２及びフィルドビア４３により電気的に接続されている。フィルドビア４２，４３は、ビアホール４４ａとビアホール４４ａ内側にめっきにより充填されたビア導体４４ｂとを有する。また、ビルドアップ層３の最表層には、後述する接続端子Ｔ２だけが形成され、接続端子Ｔ２と同一層において接続される配線パターンや配線パターンを覆うソルダーレジスト層は形成されていない。ここで、樹脂絶縁層３１，３３及び導体層３２は積層体を構成する。
配線基板２００の表面側に形成された接続端子Ｔ２は、半導体チップの実装領域全体に配置された、いわゆるエリアバンプ型の接続端子となっている。接続端子Ｔ２は、半導体チップとの接続端子である。半導体チップは、この接続端子Ｔ２と電気的に接続されることにより配線基板２００に実装される。各接続端子Ｔ２は、充填部材４との接着性を向上させるために、その表面が粗化されている。接続端子Ｔ２の表面は、例えば、メックエッチボンド（メック社製）等のエッチング液で処理することで粗化することができる。
図１７に示すように、各接続端子Ｔ２の側面には、充填部材４と当接した当接面Ｔ２ａと、該当接面Ｔ２ａより上側であって充填部材４の上面より下側において、充填部材４と当接していない離間面Ｔ２ｂとが形成されている。また、接続端子Ｔ２の側面全周にわたって、当接面Ｔ２ａ及び離間面Ｔ２ｂが形成されている。
さらに、接続端子Ｔ２の離間面Ｔ２ｂと充填部材４との間の隙間部Ｓの深さＤ１は、６μｍ以下であることが好ましい。また、接続端子Ｔ２の離間面Ｔ２ｂと充填部材４との間の隙間部Ｓの幅Ｗは、６μｍ以下であることが好ましい。隙間部Ｓの深さＤ１又は幅Ｗのすくなくとも一方が６μｍを超えると、隙間部Ｓが、金属めっき層や半田、アンダーフィル等により満たされない虞がある。このため、金属めっき層や半田、アンダーフィル等が接続端子のアンカーの役目を果たすことができず、接続端子Ｔ２が十分な接着強度を得ることができないことが考えられる。
さらに、接続端子Ｔ２の露出面は、金属めっき層Ｍにより覆われている。半導体チップを配線基板２００に実装する際には、半導体チップの接続端子にコートされた半田をリフローすることで半導体チップの接続端子と接続端子Ｔ２とが電気的に接続される。なお、金属めっき層Ｍの代わりに、半田をコートしてもよく、防錆用のＯＳＰ処理を施してもよい。
接続端子Ｔ２への金属めっき層Ｍの形成は、接続端子Ｔ２の露出面を過硫酸ナトリウム等によりエッチングした後、還元剤を用いた無電解還元めっきにより、接続端子Ｔ２の露出面に金属めっき層Ｍを形成することで行う。なお、過硫酸ナトリウム等を用いたエッチングの際に、接続端子Ｔ２の主面の周囲に段差が形成される。また、無電解置換めっきにより接続端子Ｔ２の露出面に金属めっき層Ｍを形成する場合は、接続端子Ｔ２の露出面の金属が置換されて、金属めっき層Ｍが形成される。このため、接続端子Ｔ２の露出面を過硫酸ナトリウム等によりエッチングしなくとも、接続端子Ｔ２の主面の周囲に段差が形成される。
配線基板２００の複数の接続端子Ｔ２は樹脂絶縁層３３から突出しており、表面及び側面が露出している。このため、配線基板１００の接続端子Ｔ１と同様に、接続端子Ｔ２間を絶縁性部材である充填部材４で充填している。さらに、充填部材４は、各接続端子Ｔ２の側面に、充填部材４と当接した当接面Ｔ２ａと、該当接面Ｔ２ａより上側であって充填部材４の上面より下側において、充填部材４と当接していない離間面Ｔ２ｂとが形成された状態で接続端子Ｔ２間に充填されている。充填部材４の厚みは、接続端子Ｔ２の厚み（高さ）よりも薄くなっている。なお、充填部材４は、第１の実施形態で説明した第１〜第４の充填方法により接続端子Ｔ２間に充填することができる。
（裏面側の構成）
配線基板２００の裏面側では、コア導体層２２と電気的に接続する蓋めっき層１４１が形成され、この蓋めっき１４１と導体層１３２及び導体層１３２と導体層１３４とが、それぞれフィルドビア１４２及びフィルドビア１４３により電気的に接続されている。フィルドビア１４２，１４３は、ビアホール１４４ａとビアホール１４４ａ内側にめっきにより充填されたビア導体１４４ｂとを有する。
以上のように、第２の実施形態に係る配線基板２００は、表面側の接続端子Ｔ２の側面に、充填部材４と当接した当接面Ｔ２ａと、該当接面Ｔ２ａより上側であって充填部材４の上面より下側において、充填部材４と当接していない離間面Ｔ２ｂとを形成している。なお、効果については、第１の実施形態に係る配線基板１００と同じである。
（第３の実施形態）
図１８は、第３の実施形態における配線基板３００の平面図（表面側）である。図１９は、図１８の線分Ｉ−Ｉにおける配線基板３００の一部断面図である。図２０は、配線基板３００の表面側に形成された接続端子Ｔ３の構成図である。図２０（ａ）は、接続端子Ｔ３の上面図である。図２０（ｂ）は、図２０（ａ）のＩＩ−ＩＩにおける断面図である。
この第３の実施形態に係る配線基板３００では、接続端子Ｔ３，Ｔ１１が、それぞれビアを介さずに導体層３２，１３２上に直接形成されている点が図１５〜図１７を参照して説明した配線基板２００と異なる。以下、図１８〜図２０を参照して配線基板３００の構成について説明するが、図１〜図３を参照して説明した配線基板１００及び図１５〜図１７を参照して説明した配線基板２００と同一の構成については同一の符号を付して重複した説明を省略する。
（表面側の構成）
配線基板３００の表面側は、コア導体層２１と電気的に接続する蓋めっき層４１が形成され、この蓋めっき４１と導体層３２とが、フィルドビア４２により電気的に接続されている。フィルドビア４２は、ビアホール４４ａとビアホール４４ａ内側にめっきにより充填されたビア導体４４ｂとを有する。
配線基板３００の導体層３２上に形成された接続端子Ｔ３は、半導体チップの実装領域全体に略等間隔で格子状に配置されている。接続端子Ｔ３は、柱状形状（例えば、円柱、四角柱、三角柱等）であり、上部が充填部材４の表面から突出した状態で、ビアを介さずに導体層３２上に直接形成されている。接続端子Ｔ３は、半導体チップとの接続端子である。半導体チップは、この接続端子Ｔ３と電気的に接続されることにより配線基板３００に実装される。各接続端子Ｔ３は、充填部材４との接着性を向上させるために、その表面が粗化されている。接続端子Ｔ３の表面は、例えば、メックエッチボンド（メック社製）等のエッチング液で処理することで粗化することができる。
なお、各接続端子Ｔ３の表面を粗化しない場合でも、Ｓｎ（錫）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｎｉ（ニッケル）のいずれか１つの金属元素を各接続端子Ｔ３の表面にコーティングして金属層を形成した後、この金属層の上にカップリング剤処理を施すことで充填部材４との接着性を向上させてもよい。
また、図２０に示すように、各接続端子Ｔ３の側面には、充填部材４と当接した当接面Ｔ３ａと、該当接面Ｔ３ａより上側であって充填部材４の上面より下側において、充填部材４と当接していない離間面Ｔ３ｂとが形成されている。また、接続端子Ｔ３の側面全周にわたって、当接面Ｔ３ａ及び離間面Ｔ３ｂが形成されている。
さらに、接続端子Ｔ３の離間面Ｔ３ｂと充填部材４との間の隙間部Ｓの深さＤ１は、６μｍ以下であることが好ましい。また、接続端子Ｔ３の離間面Ｔ３ｂと充填部材４との間の隙間部Ｓの幅Ｗは、６μｍ以下であることが好ましい。隙間部Ｓの深さＤ１又は幅Ｗの少なくとも一方が６μｍを超えると、隙間部Ｓが、金属めっき層や半田、アンダーフィル等により満たされない虞がある。このため、金属めっき層や半田、アンダーフィル等が接続端子のアンカーの役目を果たすことができず、接続端子Ｔ３が十分な接着強度を得ることができないことが考えられる。
さらに、各接続端子Ｔ３の露出面は、金属めっき層Ｍにより覆われている。半導体チップを配線基板３００に実装する際には、半導体チップの接続端子にコートされた半田をリフローすることで半導体チップの接続端子と接続端子Ｔ３とが電気的に接続される。なお、金属めっき層Ｍは、例えば、Ｎｉ層、Ｓｎ層、Ａｇ層、Ｐｄ層、Ａｕ層等の金属層から選択される単一又は複数の層（例えば、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層）で構成される。
また、金属めっき層Ｍの代わりに、防錆用のＯＳＰ（Organic Solderability Preservative）処理を施してもよい。また、接続端子Ｔ３の露出面に半田をコートしてもよく、さらに、接続端子Ｔ３の露出面を金属めっき層Ｍで覆った後、この金属めっき層Ｍに半田をコートしてもよい。なお、接続端子Ｔ３の露出面に半田をコートする方法については、第１の実施形態で説明したので重複した説明を省略する。
充填部材４は、ビルドアップ層３の表層に形成された各接続端子Ｔ３の側面に、充填部材４と当接した当接面Ｔ３ａと、該当接面Ｔ３ａより上側であって充填部材４の上面より下側において、充填部材４と当接していない離間面Ｔ３ｂとが形成された状態で、接続端子Ｔ３間に充填されている。充填部材４の厚みは、接続端子Ｔ３の厚み（高さ）よりも薄くなっている。なお、充填部材４は、第１の実施形態で説明した第１〜第４の充填方法により接続端子Ｔ３間に充填することができる。
ソルダーレジスト層５は、接続端子Ｔ３と接続される配線パターンの表面側を覆うとともに、半導体チップの実装領域に略等間隔で配置された接続端子Ｔ３を露出させる開口５ｂと、チップキャアシタ実装用のパッドＰを露出させる開口５ｃとを有している。ソルダーレジスト層５の開口５ｂは、同一開口内に複数の接続端子Ｔ３を配置するＮＳＭＤ形状となっている。また、ソルダーレジスト層５上にはアライメントマークＡＭが形成されている。
（裏面側の構成）
配線基板３００の裏面側の構成は、コア導体層２２と電気的に接続する蓋めっき層１４１が形成され、この蓋めっき１４１と導体層１３２とが、フィルドビア１４２により電気的に接続されている。フィルドビア１４２は、ビアホール１４４ａとビアホール１４４ａ内側にめっきにより充填されたビア導体１４４ｂとを有する。また、導体層１３２上には、ビアを介さずに、マザーボード等（不図示）との接続端子Ｔ１１が直接形成されている。
（配線基板の製造方法）
図２１〜図２２は、第３の実施形態に係る配線基板３００の製造工程を示す図である。以下、図２１〜図２２を参照して、配線基板３００の製造方法について説明する。なお、コア基板工程、充填工程、ソルダーレジスト層工程、めっき工程、バックエンド工程については、それぞれ、図４、図７〜図１１を参照して説明した第１の実施形態に係る配線基板１００の製造方法と同じであるため重複した説明を省略する。
（ビルドアップ工程：図２１）
コア基板２の表面及び裏面に、樹脂絶縁層３１，１３１となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層３１，１３１にビアホール４４ａ，１４４ａをそれぞれ形成する（図２１参照（ａ））。
続いて、樹脂絶縁層３１，１３１の表面を粗化した後、無電解めっきを行い、ビアホール４４ａ，１４４ａの内壁を含む樹脂絶縁層３１，１３１上に無電解銅めっき層を形成する。次にフォトレジストを樹脂絶縁層３１，１３１上に形成された無電解銅めっき層上にラミネートして、露光・現像を行い、所望の形状にめっきレジストＭＲ１，ＭＲ１１を形成する。その後、このめっきレジストＭＲ１，ＭＲ１１をマスクとして、電解めっきにより、銅をめっきして、所望の銅めっきパターンを得る（図２１（ｂ）参照）。
（凸めっき層形成工程：図２２）
次に、めっきレジストＭＲ１，ＭＲ１１を剥離せずに、フォトレジストを樹脂絶縁層３１，１３１上に形成された無電解銅めっき層上にラミネートして、露光・現像を行い、所望の形状にめっきレジストＭＲ２，ＭＲ１２を形成する。その後、このめっきレジストＭＲ２，ＭＲ１２をマスクとして、電解めっきにより、銅をめっきして、所望の銅めっきパターンを得る（図２２（ａ）参照）。
次に、めっきレジストＭＲ１、ＭＲ２、ＭＲ１１、ＭＲ１２を剥離し、めっきレジストＭＲ１、ＭＲ２下に存在している無電解銅めっき層を除去して、導体層３２，１３２上に接続端子Ｔ３、パッドＰ有する導体層３４及び接続端子Ｔ１１を有する導体層１３４それぞれ形成する（図２２（ｂ）参照）。
以上のように、第３の実施形態に係る配線基板３００は、接続端子Ｔ３，Ｔ１１を、ビアを介さずに、導体層３２，１３２上に直接形成している。このため、配線基板３００の製造工程を削減することができ、製造コストを低減することができる。また、柱状形状の接続端子Ｔ３を充填部材４の表面から突出させているので、半導体チップの実装領域に高密度に配置することができる。その他の効果は、第１の実施形態に係る配線基板１００、第２の実施形態に係る配線基板２００と同じである。
（その他の実施形態）
図１〜図３を参照して説明した配線基板１００、図１５〜図１７を参照して説明した配線基板２００、図１８〜図２０を参照して説明した配線基板３００では、接続端子Ｔ１〜Ｔ３間にそれぞれ充填する充填部材４の上面は、平坦（フラット）となっていたが、充填部材４の上面は、必ずしも平坦（フラット）である必要はなく、例えば、図２３に示すように、充填部材４の上面が丸みを帯びた、いわゆるフィレット形状となっていてもよい。
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、上記具体例では、配線基板１００〜３００が半田ボールＢを介してマザーボード等と接続するＢＧＡ基板である形態について説明しているが、半田ボールＢの代わりにピンもしくはランドを設けた、いわゆるＰＧＡ（Pin Grid Array）基板もしくはＬＧＡ（Land Grid Array）基板として配線基板１００〜３００をマザーボード等と接続するようにしてもよい。
また、本実施例では、第１の充填方法や第２の充填方法を採用した場合、充填部材４を形成した後にソルダーレジスト層５を形成しているが、ソルダーレジスト層５を形成した後に充填部材４を形成するようにしても良い。
１００〜３００…配線基板、２…コア基板、３…ビルドアップ層、４…充填部材、５…ソルダーレジスト層、５ａ…開口、１３…ビルドアップ層、１４…ソルダーレジスト層、１４ａ…開口、２１，２２…コア導体層、２３…スルーホール、２４…スルーホール導体、２５…樹脂製穴埋め材、３１，３３…樹脂絶縁層、３２，３４…導体層、３５，３６…ビア、３７ａ…ビアホール、３７ｂ…ビア導体、３７ｃ…ビアパッド、３７ｄ…ビアランド、４１…蓋めっき層、４２，４３…フィルドビア、４４ａ…ビアホール、４４ｂ…ビア導体、１３１，１３３…樹脂絶縁層、１３２，１３４…導体層、１３５，１３６…ビア、１３７ａ…ビアホール、１３７ｂ…ビア導体、１３７ｃ…ビアパッド、１３７ｄ…ビアランド、１４１…蓋めっき層、１４２，１４３…フィルドビア、１４４ａ…ビアホール、１４４ｂ…ビア導体、Ａ…接続面、Ｂ…半田ボール、Ｌ１，Ｌ２…金属配線、Ｌ１１，Ｌ１２…金属配線、Ｍ…金属めっき層、Ｔ１〜Ｔ３，Ｔ１ａ〜Ｔ３ａ…当接面、Ｔ１ｂ〜Ｔ３ｂ…離間面、Ｔ１１…接続端子、ＡＭ…アライメントマーク、Ｐ…パッド、ＭＲ１，ＭＲ２，ＭＲ１１，ＭＲ１２…めっきレジスト、Ｓ…隙間部。

Claims (7)

  1. 絶縁層及び導体層がそれぞれ１層以上積層された積層体を有する配線基板であって、
    前記積層体上に互いに離間して形成された複数の接続端子と、
    前記複数の接続端子間に充填された充填部材と、
    を備え、
    前記複数の接続端子の側面には、前記充填部材と当接した当接面と、該当接面より上側であって前記充填部材の上面より下側において、前記充填部材と当接していない離間面と、が形成されていることを特徴とする配線基板。
  2. 前記接続端子の側面全周にわたって、前記当接面及び前記離間面が形成されていることを特徴とする請求項１に記載の配線基板。
  3. 配線パターンとの接続面を除く前記接続端子の側面全周にわたって、前記当接面及び前記離間面が形成されていることを特徴とする請求項１に記載の配線基板。
  4. 前記離間面と前記充填部材との間の隙間部の深さが、６μｍ以下であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の配線基板。
  5. 前記離間面と前記充填部材との間の隙間部の幅が、６μｍ以下であることを特徴とする請求項１乃至請求項４のいずれか１項に記載の配線基板。
  6. 前記充填部材は、ソルダーレジストとして機能することを特徴とする請求項１乃至請求項５のいずれか１項に記載の配線基板。
  7. 前記積層体上には、前記複数の接続端子を露出する開口を有するとともに前記接続端子と接続されてなる配線パターンを覆うソルダーレジスト層を有することを特徴とする請求項１または請求項３乃至請求項６のいずれか１項に記載の配線基板。
JP2012112015A 2012-05-16 2012-05-16 配線基板 Expired - Fee Related JP5341227B1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012112015A JP5341227B1 (ja) 2012-05-16 2012-05-16 配線基板
KR1020147033170A KR101555460B1 (ko) 2012-05-16 2013-04-10 배선기판
US14/376,744 US9560739B2 (en) 2012-05-16 2013-04-10 Wiring board
CN201380017541.9A CN104206034B (zh) 2012-05-16 2013-04-10 布线基板
PCT/JP2013/002423 WO2013171964A1 (ja) 2012-05-16 2013-04-10 配線基板
EP13790895.0A EP2816878B1 (en) 2012-05-16 2013-04-10 Wiring board
TW102116876A TWI599292B (zh) 2012-05-16 2013-05-13 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012112015A JP5341227B1 (ja) 2012-05-16 2012-05-16 配線基板

Publications (2)

Publication Number Publication Date
JP5341227B1 JP5341227B1 (ja) 2013-11-13
JP2013239603A true JP2013239603A (ja) 2013-11-28

Family

ID=49583397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012112015A Expired - Fee Related JP5341227B1 (ja) 2012-05-16 2012-05-16 配線基板

Country Status (7)

Country Link
US (1) US9560739B2 (ja)
EP (1) EP2816878B1 (ja)
JP (1) JP5341227B1 (ja)
KR (1) KR101555460B1 (ja)
CN (1) CN104206034B (ja)
TW (1) TWI599292B (ja)
WO (1) WO2013171964A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143810A (ja) * 2015-02-04 2016-08-08 新光電気工業株式会社 配線基板及び電子部品装置とそれらの製造方法
US9578743B2 (en) 2014-09-29 2017-02-21 Ngk Spark Plug Co., Ltd. Circuit board
JP2017098306A (ja) * 2015-11-18 2017-06-01 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
JP2017162913A (ja) * 2016-03-08 2017-09-14 イビデン株式会社 配線板及びその製造方法
CN107591385A (zh) * 2016-07-08 2018-01-16 欣兴电子股份有限公司 封装基板及其制造方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP7451971B2 (ja) * 2019-11-29 2024-03-19 大日本印刷株式会社 配線基板
EP4255126A4 (en) * 2020-11-27 2024-10-02 Kyocera Corp WIRING BOARD
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板
KR20230170439A (ko) * 2022-06-10 2023-12-19 엘지이노텍 주식회사 회로기판 및 이를 포함하는 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202395A (ja) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 印刷配線板
JPH1154896A (ja) * 1997-04-11 1999-02-26 Ibiden Co Ltd プリント配線板及びその製造方法
JP2004214700A (ja) * 2004-04-05 2004-07-29 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2007149998A (ja) * 2005-11-29 2007-06-14 Senju Metal Ind Co Ltd フラットパッケージ型電子部品搭載用プリント基板およびその製造方法
JP2008140886A (ja) * 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013055208A (ja) * 2011-09-04 2013-03-21 Denso Corp プリント基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
US6469394B1 (en) 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
TW544784B (en) 2002-05-27 2003-08-01 Via Tech Inc High density integrated circuit packages and method for the same
CN100589681C (zh) * 2005-06-15 2010-02-10 日本特殊陶业株式会社 布线基板及其制造方法
TWI387064B (zh) * 2007-05-03 2013-02-21 Unimicron Technology Corp 半導體封裝基板及其製法
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
TWI446843B (zh) 2007-12-11 2014-07-21 Unimicron Technology Corp 線路板及其製程
JP5020123B2 (ja) 2008-03-03 2012-09-05 新光電気工業株式会社 配線基板の製造方法
US20090233436A1 (en) * 2008-03-12 2009-09-17 Stats Chippac, Ltd. Semiconductor Device Having High-Density Interconnect Array with Core Pillars Formed With OSP Coating
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8580607B2 (en) * 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202395A (ja) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 印刷配線板
JPH1154896A (ja) * 1997-04-11 1999-02-26 Ibiden Co Ltd プリント配線板及びその製造方法
JP2004214700A (ja) * 2004-04-05 2004-07-29 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2007149998A (ja) * 2005-11-29 2007-06-14 Senju Metal Ind Co Ltd フラットパッケージ型電子部品搭載用プリント基板およびその製造方法
JP2008140886A (ja) * 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013055208A (ja) * 2011-09-04 2013-03-21 Denso Corp プリント基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9578743B2 (en) 2014-09-29 2017-02-21 Ngk Spark Plug Co., Ltd. Circuit board
JP2016143810A (ja) * 2015-02-04 2016-08-08 新光電気工業株式会社 配線基板及び電子部品装置とそれらの製造方法
JP2017098306A (ja) * 2015-11-18 2017-06-01 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
TWI599292B (zh) 2017-09-11
EP2816878A1 (en) 2014-12-24
KR20150008150A (ko) 2015-01-21
US9560739B2 (en) 2017-01-31
KR101555460B1 (ko) 2015-09-23
US20150027750A1 (en) 2015-01-29
EP2816878B1 (en) 2022-02-16
TW201404268A (zh) 2014-01-16
CN104206034A (zh) 2014-12-10
WO2013171964A1 (ja) 2013-11-21
EP2816878A4 (en) 2015-10-07
JP5341227B1 (ja) 2013-11-13
CN104206034B (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
JP5341227B1 (ja) 配線基板
JP5415632B2 (ja) 配線基板
JP5410580B1 (ja) 配線基板
JP5502139B2 (ja) 配線基板
JP5913063B2 (ja) 配線基板
JP2014078551A (ja) 配線基板、配線基板の製造方法
JP2013105908A (ja) 配線基板
JP2013048205A (ja) 配線基板の製造方法
JP5913055B2 (ja) 配線基板
JP2014089996A (ja) 配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

R150 Certificate of patent or registration of utility model

Ref document number: 5341227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees