JP2013225144A - 表示装置及び電子機器 - Google Patents

表示装置及び電子機器 Download PDF

Info

Publication number
JP2013225144A
JP2013225144A JP2013124479A JP2013124479A JP2013225144A JP 2013225144 A JP2013225144 A JP 2013225144A JP 2013124479 A JP2013124479 A JP 2013124479A JP 2013124479 A JP2013124479 A JP 2013124479A JP 2013225144 A JP2013225144 A JP 2013225144A
Authority
JP
Japan
Prior art keywords
transistor
potential
drive
signal
drive transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013124479A
Other languages
English (en)
Other versions
JP5617962B2 (ja
Inventor
Junichi Yamashita
淳一 山下
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013124479A priority Critical patent/JP5617962B2/ja
Publication of JP2013225144A publication Critical patent/JP2013225144A/ja
Application granted granted Critical
Publication of JP5617962B2 publication Critical patent/JP5617962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)

Abstract

【課題】画素の閾電圧補正機能を備えた表示装置を提供する。
【解決手段】画素はドライブトランジスタ、サンプリングトランジスタ及びスイッチングトランジスタと保持容量と発光素子を備え、保持容量はドライブトランジスタのゲート電圧を設定するように接続され、ドライブトランジスタは発光素子の電流路上に配され、サンプリングトランジスタは第1走査線からの制御信号に応じてサンプリング動作を行い、スイッチングトランジスタは第2走査線からの制御信号に応じて駆動電流をオン/オフし、駆動部は第1走査線及び第2走査線に夫々制御信号を出力して閾電圧補正動作を行い、補正動作の前に、信号線から基準電位をサンプリングしてドライブトランジスタのゲートを基準電位にリセットする一方ソースの電位をリセットした後にスイッチングトランジスタをオフする。
【選択図】 図6

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこの種の表示装置を備えた電子機器に関する。
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものであり、以下の特許文献に記載がある。
特開2003−255856 特開2003−271095 特開2004−133240 特開2004−029791 特開2004−093682 特開2006−215213
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
ドライブトランジスタは、保持容量に保持された入力電圧をゲートに受けてソース/ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
ここでドライブトランジスタの動作特性は以下の式1で表わされる。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ(TFT)は、個々のデバイス特性にばらつきがある。特に、閾電圧Vthは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式1から明らかな様に、各ドライブトランジスタの閾電圧Vthがばらつくと、ゲート電圧Vgsが一定であっても、ドレイン電流Idsにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献3に開示がある。
しかしながら、発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Vthだけではない。上記のトランジスタ特性式1から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Idsが変動する。この結果、画面のユニフォーミティが損なわれる。従来からドライブトランジスタの移動度のばらつきを補正する機能を組み込んだ画素回路が開発されており、例えば前記の特許文献6に開示がある。
従来の画素回路は、上述した閾電圧補正機能や移動度補正機能を実装するため、ドライブトランジスタ以外のトランジスタを画素回路内に形成する必要がある。画素の高精細化を図るためには、画素回路を構成するトランジスタの素子数は可能な限り少ない方が良い。例えばトランジスタ素子数をドライブトランジスタと映像信号をサンプリングするサンプリングトランジスタの2個に限定した場合、上述した閾電圧補正機能や移動度補正機能を実現するため、画素に供給する電源電圧をパルス化する必要がある。
この場合各画素に順次パルス化した電源電圧(電源パルス)を印加するため、電源スキャナが必要である。電源スキャナは各画素に安定して駆動電流を供給するため、その出力バッファのサイズを大きく取る必要がある。このため電源スキャナは大面積のものが必要となり、画素アレイ部と共にパネル上に一体形成した場合、電源スキャナのレイアウト面積が大きくなってしまい、表示装置の有効画面サイズを限定してしまうという課題がある。また電源スキャナは線順次走査の大部分の時間で各画素に駆動電流を供給し続けるため、その出力バッファのトランジスタ特性劣化が激しく、長時間使用の信頼性が得られないという課題を抱えている。
上述した従来の技術の課題に鑑み、本発明は画素の閾電圧補正機能や移動度補正機能を維持しつつ、電源電圧の固定化が可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部と駆動部とからなり、前記画素アレイ部は、行状の第1走査線及び第2走査線と、列状の信号線と、各第1走査線と各信号線とが交差する部分に配された行列状の画素とを備え、各画素は、Nチャネル型のドライブトランジスタと、サンプリングトランジスタと、スイッチングトランジスタと、保持容量と、発光素子とを備え、前記ドライブトランジスタは、ゲート、ソース及び電源ラインに接続したドレインを有し、前記保持容量は、該ドライブトランジスタのゲートとソースとの間に接続し、前記サンプリングトランジスタは、そのゲートが第1走査線に接続し、そのソース及びドレインが信号線とドライブトランジスタのゲートとの間に接続し、前記スイッチングトランジスタは、そのゲートが第2走査線に接続し、そのドレインが該ドライブトランジスタのソースに接続し、前記発光素子は、該スイッチングトランジスタのソースと接地ラインとの間に接続し、前記駆動部は、各第1走査線に順次制御信号を供給するライトスキャナと、各第2走査線に順次制御信号を供給するドライブスキャナと、各信号線に映像信号となる信号電位と所定の基準電位とを交互に供給する信号セレクタとを有し、前記ライトスキャナ及びドライブスキャナは、該信号線が基準電位の時第1走査線及び第2走査線に夫々制御信号を出力して画素を駆動し、以ってドライブトランジスタの閾電圧の補正動作を行い、前記ライトスキャナは、該信号線が信号電位の時第1走査線に制御信号を出力して画素を駆動し、以って信号電位を該保持容量に書き込む書込動作を行い、前記ドライブスキャナは、信号電位が該保持容量に書き込まれた後、第2走査線に制御信号を出力して画素に通電し、発光素子の発光動作を行うことを特徴とする。
好ましくは、前記ライトスキャナは、該信号線が信号電位の時第1走査線に制御信号を出力して該サンプリングトランジスタをオンして信号電位を該保持容量に書き込む一方、該スイッチングトランジスタはオフ状態にあって、該ドライブトランジスタのソースは該発光素子から電気的に切り離されている。又前記ドライブトランジスタのソースと固定電位との間に補助容量が接続されている。又該信号電位を該保持容量に書き込む時、該ドライブトランジスタのドレインからソースに向かって流れる電流を該保持容量に負帰還することで、該ドライブドランジスタの移動度に対する補正を該保持された信号電位にかける。又該ドライブトランジスタの閾電圧の補正動作を行う時、前記ライトスキャナが第1走査線に制御信号を出力して該サンプリングトランジスタをオンし信号線から基準電位をサンプリングして該ドライブトランジスタのゲートを該基準電位にリセットする一方、前記ドライブスキャナが第2走査線に制御信号を出力して該スイッチングトランジスタをオンし該ドライブトランジスタのソースの電位をリセットする。
本発明によれば、画素はNチャネル型のドライブトランジスタと、サンプリングトランジスタと、スイッチングトランジスタと、保持容量と、発光素子とで構成されている。画素の基本的な構成要素であるドライブトランジスタとサンプリングトランジスタに加え、スイッチングトランジスタをドライブトランジスタと発光素子との間に挿入している。この様にスイッチングトランジスタを加えることで、画素に供給する電源電圧をパルス化する必要がなくなり、画素の電源電圧を固定化することが可能になった。これにより従来必要とされていた電源スキャナが不要になり、これに代わって通常のスキャナを用いることが出来るため、レイアウト面積の節約となり、パネル上で画面の占める割合を大きく確保することが出来る。また寿命の短い電源スキャナを必要とせず通常のスキャナで画素アレイ部を線順次走査できるため、表示装置の寿命が長くなる。但し、本発明はドライブトランジスタをNチャネル型とするものの、画素を構成するトランジスタを全てNチャネル型にする必要はなく、サンプリングトランジスタとスイッチングトランジスタについては、Nチャネル型又はPチャネル型のいずれかを用いることができる。
先行開発例にかかる表示装置の全体構成を示すブロック図である。 図2に示した表示装置の具体的な構成を示す回路図である。 図2に示した表示装置の動作説明に供するタイミングチャートである。 図2に示す表示装置の動作説明に供する模式図である。 同じく先行開発例にかかる表示装置を示す回路図である。 本発明にかかる表示装置の構成を示す回路図である。 図6に示した表示装置の動作説明に供するタイミングチャートである。 同じく図6に示した表示装置の動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 本発明にかかる表示装置のデバイス構成を示す断面図である。 本発明にかかる表示装置のモジュール構成を示す平面図である。 本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。 本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。 本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。 本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。 本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
以下図面を参照して本発明の実施の形態を詳細に説明する。その前に本発明の理解を用意にし且つ背景を明らかにするため、先行開発にかかる表示装置を参考例として説明する。図1はこの参考例にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部1とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線(信号ライン)SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された給電線(電源ライン)VLとを備えている。なお本例は、各画素2にRGB三原色のいずれかが割り当てられており、カラー表示が可能である。但しこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するライトスキャナ4と、この線順次走査に合わせて各給電線VLに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ6と、この線順次走査に合わせて列状の信号線SLに駆動信号となる信号電位と基準電位を供給する信号セレクタ(水平セレクタ)3とを備えている。
図2は、図1に示した先行開発にかかる表示装置に含まれる画素2の具体的な構成及び結線関係を示す回路図である。図示するように、この画素2は有機ELデバイスなどで代表される発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、保持容量Csとを含む。サンプリングトランジスタTr1は、その制御端(ゲート)が対応する走査線WSに接続し、一対の電流端(ソース及びドレイン)の片方が対応する信号線SLに接続し、他方がドライブトランジスタTrdの制御端(ゲートG)に接続する。ドライブトランジスタTrdは、一対の電流端(ソースS及びドレイン)の一方が発光素子ELに接続し、他方が対応する給電線VLに接続している。本例では、ドライブトランジスタTrdがNチャネル型であり、そのドレインが給電線VLに接続する一方、ソースSが出力ノードとして発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。保持容量CsはドライブトランジスタTrdの片方の電流端であるソースSと制御端であるゲートGの間に接続している。
かかる構成において、サンプリングトランジスタTr1は走査線WSから供給された制御信号に応じて導通し、信号線SLから供給された信号電位をサンプリングして保持容量Csに保持する。ドライブトランジスタTrdは、第1電位(高電位Vcc)にある給電線VLから電流の供給を受け保持容量Csに保持された信号電位に応じて駆動電流を発光素子ELに流す。ライトスキャナ4は、信号線SLが信号電位にある時間帯にサンプリングトランジスタTr1を導通状態にするため、所定のパルス幅の制御信号を制御線WSに出力し、以って保持容量Csに信号電位を保持すると同時にドライブトランジスタTrdの移動度μに対する補正を信号電位に加える。この後ドライブトランジスタTrdは保持容量Csに書き込まれた信号電位Vsigに応じた駆動電流を発光素子ELに供給し、発光動作に入る。
本画素回路2は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ6は、サンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第1タイミングで給電線VLを第1電位(高電位Vcc)から第2電位(低電位Vss2)に切換える。またライトスキャナ4は同じくサンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第2タイミングでサンプリングトランジスタTr1を導通させて信号線SLから基準電位Vss1をドライブトランジスタTrdのゲートGに印加すると共にドライブトランジスタTrdのソースSを第2電位(Vss2)にセットする。電源スキャナ6は第2タイミングの後の第3タイミングで給電線VLを第2電位Vss2から第1電位Vccに切換えて、ドライブトランジスタTrdの閾電圧Vthに相当する電圧を保持容量Csに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタTrdの閾電圧Vthの影響をキャンセルすることができる。
本画素回路2は、さらにブートストラップ機能も備えている。即ちライトスキャナ4は保持容量Csに信号電位Vsigが保持された段階で走査線WSに対する制御信号の印加を解除し、サンプリングトランジスタTr1を非道通状態にしてドライブトランジスタTrdのゲートGを信号線SLから電気的に切り離し、以ってドライブトランジスタTrdのソースSの電位変動にゲートGの電位が連動し、ゲートGとソースS間の電圧Vgsを一定に維持することができる。
図3は、図2に示した先行開発にかかる画素回路2の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線WSの電位変化、給電線VLの電位変化及び信号線SLの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートG及びソースSの電位変化も表してある。
走査線WSには、サンプリングトランジスタTr1をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて1フィールド(1f)周期で走査線WSに印加される。この制御信号パルスは一水平走査周期(1H)の間に二発のパルスを含んでいる。最初のパルスを第一パルスP1とし、後続のパルスを第二パルスP2と呼ぶ場合がある。給電線VLは同じように1フィールド周期(1f)で高電位Vccと低電位Vss2との間で切換る。信号線SLには一水平走査周期(1H)内で信号電位Vsigと基準電位Vss1が切換る駆動信号を供給している。
図3のタイミングチャートに示すように、画素は前のフィールドの発光期間から当該フィールドの非発光期間に入り、そのあと当該フィールドの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。
前フィールドの発光期間では、給電線VLが高電位Vccにあり、ドライブトランジスタTrdが駆動電流Idsを発光素子ELに供給している。駆動電流Idsは高電位Vccにある給電線VLからドライブトランジスタTrdを介して発光素子ELを通り、カソードラインに流れ込んでいる。
続いて当該フィールドの非発光期間に入るとまずタイミングT1で給電線VLを高電位Vccから低電位Vss2に切換える。これにより給電線VLはVss2まで放電され、さらにドライブトランジスタTrdのソースSの電位はVss2まで下降する。これにより発光素子ELのアノード電位(即ちドライブトランジスタTrdのソース電位)は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースSの電位降下に連動してゲートGの電位も降下する。
続いてタイミングT2になると、走査線WSを低レベルから高レベルに切換えることで、サンプリングトランジスタTr1が導通状態になる。この時信号線SLは基準電位Vss1にある。よってドライブトランジスタTrdのゲートGの電位は導通したサンプリングトランジスタTr1を通じて信号線SLの基準電位Vss1となる。この時ドライブトランジスタTrdのソースSの電位はVss1よりも十分低い電位Vss2にある。この様にしてドライブトランジスタTrdのゲートGとソースSとの間の電圧VgsがドライブトランジスタTrdの閾電圧Vthより大きくなるように、初期化される。タイミングT1からタイミングT3までの期間T1‐T3はドライブトランジスタTrdのゲートG/ソースS間電圧Vgsを予めVth以上に設定する準備期間である。
この後タイミングT3になると、給電線VLが低電位Vss2から高電位Vccに遷移し、ドライブトランジスタTrdのソースSの電位が上昇を開始する。やがてドリライブトランジスタTrdのゲートG/ソースS間電圧Vgsが閾電圧Vthとなった所で電流がカットオフする。この様にしてドライブトランジスタTrdの閾電圧Vthに相当する電圧が保持容量Csに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら保持容量Cs側に流れ、発光素子ELには流れないようにするため、発光素子ELがカットオフとなるようにカソード電位Vcathを設定しておく。
タイミングT4では走査線WSがハイレベルからローレベルに戻る。換言すると、走査線WSに印加された第一パルスP1が解除され、サンプリングトランジスタはオフ状態になる。以上の説明から明らかなように、第一パルスP1は閾電圧補正動作を行うために、サンプリングトランジスタTr1のゲートに印加される。
この後信号線SLが基準電位Vss1から信号電位Vsigに切換る。続いてタイミングT5で走査線WSが再びローレベルからハイレベルに立上る。換言すると第二パルスP2がサンプリングトランジスタTr1のゲートに印加される。これによりサンプリングトランジスタTr1は再びオンし、信号線SLから信号電位Vsigをサンプリングする。よってドライブトランジスタTrdのゲートGの電位は信号電位Vsigになる。ここで発光素子ELは始めカットオフ状態(ハイインピーダンス状態)にあるためドライブトランジスタTrdのドレインとソースの間に流れる電流は専ら保持容量Csと発光素子ELの等価容量に流れ込み充電を開始する。この後サンプリングトランジスタTr1がオフするタイミングT6までに、ドライブトランジスタTrdのソースSの電位はΔVだけ上昇する。この様にして映像信号の信号電位VsigがVthに足し込まれる形で保持容量Csに書き込まれる共に、移動度補正用の電圧ΔVが保持容量Csに保持された電圧から差し引かれる。よってタイミングT5からタイミングT6まで期間T5‐T6が信号書込期間&移動度補正期間となる。換言すると、走査線WSに第二パルスP2が印加されると、信号書込動作及び移動度補正動作が行われる。信号書込期間&移動度補正期間T5‐T6は、第二パルスP2のパルス幅に等しい。即ち第二パルスP2のパルス幅が移動度補正期間を規定している。
この様に信号書込期間T5‐T6では信号電にVsigの書込みと補正量ΔVの調整が同時に行われる。Vsigが高いほどドライブトランジスタTrdが供給する電流Idsは大きくなり、ΔVの絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正が行われる。Vsigを一定とした場合、ドライブトランジスタTrdの移動度μが大きいほどΔVの絶対値が大きくなる。換言すると移動度μが大きいほど保持容量Csに対する負帰還量ΔVが大きくなるので、画素毎の移動度μのばらつきを取り除くことが出来る。
最後にタイミングT6になると、前述したように走査線WSが低レベル側に遷移し、サンプリングトランジスタTr1はオフ状態となる。この状態を図4に模式的に示す。これによりドライブトランジスタTrdのゲートGは信号線SLから切り離される。このとき図4に示すようにドレイン電流Idsが発光素子ELを流れ始める。これにより発光素子ELのアノード電位は駆動電流Idsに応じて上昇する。発光素子ELのアノード電位の上昇は、即ちドライブトランジスタTrdのソースSの電位上昇に他ならない。ドライブトランジスタTrdのソースSの電位が上昇すると、保持容量Csのブートストラップ動作によりドライブトランジスタTrdのゲートGの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタTrdのゲートG/ソースS間の入力電圧Vgsは一定に保持される。このゲート電圧Vgsの値は信号電位Vsigに閾電圧Vth及び移動量μの補正をかけたものとなっている。ドライブトランジスタTrdは飽和領域で動作する。即ちドライブトランジスタTrdは、ゲートG/ソースS間の入力電圧Vgsに応じた駆動電流Idsを出力する。このゲート電圧Vgsの値は信号電位Vsigに閾電圧Vth及び移動量μの補正をかけたものとなっている。
図5は、図2に示した先行開発にかかる表示装置の特に電源スキャナ6を拡大表示した模式図である。図示するように電源スキャナ6は各段ごとにインバータからなる出力バッファを有しており、対応する給電線VLに電源パルスを出力している。前述したようにこの参考例にかかる表示装置は、電源ラインをパルス化しており、電源パルスVLとして電源スキャナ6から画素2側に供給されている。発光時はパネル電源がVccになっているので、電源スキャナ6の最終段のバッファのPチャネルトランジスタがオンして、その電源電圧が画素側に供給される。1画素の発光電流は数μAであるが、水平方向に沿って1ライン(1行)当たり1000画素程度接続されているので、合計の出力電流は数mAになる。この駆動電流を流しても電圧ドロップが生じないようにするため、出力バッファのサイズを数mm程度に大きくレイアウトする必要があり、レイアウト面積が大きくなってしまう。さらに常に発光電流が流れ続けているので、出力バッファのトランジスタの特性劣化が激しく、長時間使用の信頼性が得られない。
図6は、本発明にかかる表示装置を示す回路図である。本表示装置は前述した先行開発にかかる表示装置の欠点に対処したものである。基本的にはドライブトランジスタとしてNチャネル型のトランジスタを用い、且つドライブトランジスタと発光素子の間にスイッチングトランジスタを挿入している。かかる構成により、画素に供給する電源電圧を固定化することが可能になる。また移動度補正期間中は画素を電源電圧から切り離すことが出来る。
図6に示すように、本表示装置は基本的に画素アレイ部1と周辺駆動部とからなる。画素アレイ部1は、行状の第1走査線WS及び第2走査線DSと、列状の信号線SLと、各第1走査線WSと各信号線SLとが交差する部分に配された行列状の画素2とを備えている。各画素2は、Nチャネル型のドライブトランジスタTrdと、Nチャネル型のサンプリングトランジスタTr1と、Nチャネル型のスイッチングトランジスタTr2と、保持容量Csと、発光素子ELとを備えている。この発光素子ELは例えば有機エレクトロルミネッセンス素子である。但し、本発明は画素を構成するトランジスタを全てNチャネル型にする必要はなく、サンプリングトランジスタとスイッチングトランジスタについては、Pチャネル型を用いることもできる。
ドライブトランジスタTrdは、ゲートG、ソースS及び電源ラインVccに接続したドレインを有する。保持容量Csは、その一端がドライブトランジスタTrdのゲートGに接続し、他端がソースSに接続している。この保持容量Csの他端には補助容量Csubの一端が接続している。補助容量Csubの他端は固定電位に接続されている。図示の例では、補助容量Csubの他端は電源ラインVccに接続している。サンプリングトランジスタTr1は、そのゲートが第1走査線WSに接続し、そのソース及びドレインが信号線SLとドライブトランジスタTrdのゲートGとの間に接続している。スイッチングトランジスタTr2は、そのゲートが第2走査線DSに接続し、そのドレインがドライブトランジスタTrdのソースSに接続している。発光素子ELはダイオード型でアノード及びカソードを有する。発光素子ELのアノードはスイッチングトランジスタTr2のソース側に接続し、カソードは接地ラインに接続している。
駆動部は第1走査線WSに順次制御信号を供給するライトスキャナ4と、各第2走査線DSに順次制御信号を供給するドライブスキャナ5と、各信号線SLに映像信号となる信号電位Vsigと所定の基準電位Vss1とを交互に供給する水平セレクタ(信号セレクタ)3とを有する。先行開発例と異なり電源ラインVccは固定されており、電源パルスを供給するための電源スキャナは必要ない。これに代えてスイッチングトランジスタTr2のゲートを制御するドライブスキャナ5を用いている。このドライブスキャナ5はライトスキャナ4と同じく通常のスキャナ構造を有し、特に出力バッファを大容量化する必要はない。よって画素アレイ部1がパネル上に占める面積を圧迫することが無い。
ライトスキャナ4及びドライブスキャナ5は、信号線SLが基準電位Vss1のとき第1走査線WS及び第2走査線DSにそれぞれ制御信号WS及びDSを出力して画素2を駆動し、以ってドライブトランジスタTrdの閾電圧Vthの補正動作を行う。ライトスキャナ4は、信号線SLが信号電位Vsigのとき第1走査線WSに別の制御信号を出力して画素2を駆動し、以って信号電位Vsigを保持容量Csに書き込む書込動作を行う。ドライブスキャナ5は、信号電位Vsigが保持容量Csに書き込まれた後、第2走査線DSに別の制御信号を出力して画素2に通電し、発光素子ELの発光動作を行う。
好ましくはライトスキャナ4は、信号線SLが信号電位Vsigのとき第1走査線WSに制御信号を出力してサンプリングトランジスタTr1をオンし信号電位Vsigを保持容量Csに書き込む一方、スイッチングトランジスタTr2はオフ状態にあって、ドライブトランジスタTrdのソースSは発光素子ELから電気的に切り離されている。この様にして信号電位Vsigを保持容量Csに書き込むとき、ドライブトランジスタTrdのドレインからソースSに向かって流れる電流を保持容量Csに負帰還することで、ドライブトランジスタTrdの移動度μに対する補正を保持容量Csに保持された信号電位Vsigにかける。移動度補正をかけるとき、画素2側は電源系統から切り離されていることになる。
ドライブトランジスタTrdの閾電圧Vthの補正動作を行うとき、ライトスキャナ4が第1走査線WSに制御信号WSを出力してサンプリングトランジスタTr1をオンし信号線SLから基準電位Vss1をサンプリングしてドライブトランジスタTrdのゲートGを基準電位Vss1にリセットする一方、ドライブスキャナTrdが第2走査線DSに制御信号DSを出力してスイッチングトランジスタTr2をオンしドライブトランジスタTrdのソースSの電位を所定の動作点にリセットする。
図7は、図6に示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。時間軸Tを共通にして、走査線WSの電位変化、走査線DSの電位変化及び信号線SLの電位変化を表している。またこれらの電位変化と並行して、ドライブトランジスタTrdのゲートG及びソースSの電位変化も表してある。
図7のタイミングチャートに示すように、画素は前のフィールドの発光期間からタイミングT1で当該フィールドの非発光期間に入り、そのあとタイミングT6で当該フィールドの発光期間となる。このタイミングT1からT6までの非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。
当該フィールドの非発光期間に入るとまずタイミングT1で走査線DSがハイレベルからローレベルに切換り、Nチャネル型のスイッチングトランジスタTr2はオフする。これによりドライブトランジスタTrdは接地ライン側から切り離されるため、ドライブトランジスタTrdのソースSの電位は電源電圧Vcc近くまで上昇する。これと連動してドライブトランジスタTrdのゲートGの電位も上方シフトする。
この後信号線SLが基準電位Vss1にある状態で走査線WSがハイレベルとなりサンプリングトランジスタTr1がオンする。これによりドライブトランジスタTrdのゲートGに基準電位Vss1が書き込まれる。その後続いてタイミングT2で制御信号DSが極短時間だけハイレベルに切換り、スイッチングトランジスタTr2がオンする。これにより電源ラインVccから接地ラインに向かって電流がドライブトランジスタTrd及び発光素子ELを流れる。このときドライブトランジスタTrdのソースSには所定の動作点に対応する電位が書き込まれる。この様にしてタイミングT2でドライブトランジスタTrdのゲートG及びソースSがリセットされる。
タイミングT2の後極短時間で制御信号DSが解除されるためスイッチングトランジスタTr2はオフする。この後ドライブトランジスタTrdがカットオフするまで電流が流れる。カットオフした時点でドライブトランジスタTrdのゲートGとソースSとの間の電位差はVthとなる。ドライブトランジスタTrdがカットオフするまでの時間を経過した後制御信号WSがハイレベルからローレベルに切換り、サンプリングトランジスタTr1がオフする。このタイミングT2からタイミングT3までが閾電圧補正期間となる。
この後タイミングT4〜T5まで極短時間の間、制御信号WSが再びハイレベルとなり、サンプリングトランジスタTr1がオンする。このとき信号線SLは信号電位Vsigになっている。よってドライブトランジスタTrdのゲートGには信号電位Vsigが書き込まれる。このときドライブトランジスタTrdに流れる電流が一部保持容量Csに負帰還され、所定の移動度補正動作が行われる。図7のタイミングチャートではこの負帰還量をΔVで表してある。以上の説明から明らかなうようにタイミングT4〜T5までの期間が信号書込み&移動度補正期間となっている。
最後にタイミングT6で制御信号DSがローレベルからハイレベルに切換りスイッチングトランジスタTr2がオンする。これによりドライブトランジスタTrdと発光素子ELが接続し、駆動電流が流れて発光期間に入る。
引き続き図8〜図11を参照して、図6に示した本発明にかかる表示装置の動作を詳細に説明する。図8は、丁度タイミングT2における画素の動作状態を表している。前述したようにタイミングT2に入る前はサンプリングトランジスタTr1及びスイッチングトランジスタTr2は共にオフしており、非発光期間となっている。タイミングT2ではまずサンプリングトランジスタTr1をオンする。このとき信号線SLは基準電位Vss1となっている。よってドライブトランジスタTrdのゲートGには基準電位Vss1が書き込まれる。タイミングT2のすぐ後スイッチングトランジスタTr2もオンする。ここで画素回路2は入力電位Vss1に対するソースフォロワーとなり、ドライブトランジスタTrdのソースSの電位はドライブトランジスタTrdと発光素子ELの動作点にて決定される。この様にしてドライブトランジスタTrdのゲートG及びソースSの電位がリセットされる。その際ゲートGとソースSの間の電圧Vgsが閾電圧Vthを超えるように動作点を設定している。このスイッチングトランジスタTr2がオンしている期間は電源ラインVccから接地ラインVcathに向かって貫通電流が流れ発光素子ELが発光してしまい、いわゆる黒浮きの原因になる。そのためドライブトランジスタTr2がオンしている時間は出来るだけ短く設定する必要がある。
図9は、上述したタイミングT2の後スイッチングトランジスタTr2がオフした直後の状態を表している。この時点ではサンプリングトランジスタTr1は依然としてオン状態でありドライブトランジスタTrdのゲートGはVss1に固定されているので、ドライブトランジスタTrdがカットオフするまで電流が電源ラインVccからソースSに向かって流れる。その結果ドライブトランジスタTrdのソースSの電位はVss1−Vthになる。この様にして閾電圧Vth相当の電位を保持容量Csに書き込んだ後、サンプリングトランジスタTr1をオフする。
図10は、信号電位書込み&移動度補正期間T4‐T5における画素の動作状態を模式的に表している。この期間では信号線SLを基準電位Vss1から信号電位Vsigに切換えた後サンプリングトランジスタTr1を比較的短い間だけオンする。ここで信号電位Vsigは電源電位Vccよりも小さくして、ドライブトランジスタTrdが飽和領域で駆動するように設定する。これによりドライブトランジスタTrdのゲートGに信号電位Vsigが書き込まれる一方、この信号電位Vsigに応じて移動度補正動作が行われ、ドライブトランジスタTrdのソースSの電位が決定される。このサンプリングトランジスタTr1がオンしている移動度補正期間は数μs以下に設定されている。この信号電位書込み&移動度補正動作が完了するとサンプリングトランジスタTr1がオフする。このときドライブトランジスタTrdはオンしており、Vgsを保持したまま、ソースSの電位はVccまで上昇する。
図11はタイミングT6で発光期間に入ったときの動作状態を表している。図示するようにスイッチングトランジスタTr2をオンするとドライブトランジスタTrdと発光素子ELが電気的に接続される。ドライブトランジスタTrdは保持容量Csに保持されたゲート電圧Vgsに応じた駆動電流Idsを発光素子ELに流し込む。発光素子ELのアノード電圧は上昇し、その電流に相当する動作点電圧に達する。この後定常的な発光動作が行われる。
以上の説明から明らかなようにドライブトランジスタTrd及びサンプリングトランジスタTr1にスイッチングトランジスタTr2を加えて画素を構成することにより、画素の電源電圧Vccを固定化することが可能になる。先行開発例のような電源スキャナは不要となるため、パネルに占める画素アレイ部の面積(画面サイズ)を可能な限り広く取ることが出来ると共に、スキャナ側の長寿命化が可能になる。画素に印加する電源電圧を固定化することで、ドライブトランジスタTrdのドレイン/ソース間にかかる電圧を小さく出来、その分ドライブトランジスタTrdの耐圧を下げることが可能である。よって本発明にかかる画素回路は容易にゲート絶縁膜薄膜化などのプロセスを導入することが可能である。またドライブトランジスタTrdのソースSと発光素子ELのアノードとの間にスイッチングトランジスタTr2を挿入することで、負電源ラインVcathを設ける必要がなくなる。この様に負電源ラインを設けなくても閾電圧補正動作や移動度補正動作を実行することが可能である。先行開発例では閾電圧補正動作や移動度補正動作を行うとき発光素子ELに電流を流さないため発光素子ELを逆バイアス状態においていた。この逆バイアス状態にするため負電源Vcathが必要となっており、回路構成を複雑化していた。これに対し本発明は閾電圧補正動作や移動度補正動作のとき発光素子ELをドライブトランジスタTrdのソースSから切り離すことが出来るため、特に発光素子ELを逆バイアス状態におく必要はない。
本発明にかかる表示装置は、図12に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスター部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図13に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
図14は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
図15は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
図16は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
図17は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図18は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
1・・・画素アレイ部、2・・・画素、3・・・水平セレクタ(信号セレクタ)、4・・・ライトスキャナ、5・・・ドライブスキャナ、Tr1・・・サンプリングトランジスタ、Trd・・・ドライブトランジスタ、Tr2・・・スイッチングトランジスタ、Cs・・・保持容量、Csub・・・補助容量、EL・・・発光素子

Claims (5)

  1. 画素アレイ部と駆動部とからなり、
    前記画素アレイ部は、第1走査線と、第2走査線と、信号線と、複数の画素とを備え、
    各画素は、Nチャネル型のドライブトランジスタと、サンプリングトランジスタと、スイッチングトランジスタと、保持容量と、発光素子とを備え、
    前記保持容量は、該ドライブトランジスタのソースに対するゲートの電圧を設定するように接続され、
    前記ドライブトランジスタは、電源ラインと該発光素子との間の電流路上に配され、該保持容量の保持電圧に応じて該発光素子へ供給する駆動電流を制御し、
    前記サンプリングトランジスタは、そのゲートに接続された第1走査線からの制御信号に応じて、信号線から該保持容量への信号のサンプリング動作を行い、
    前記スイッチングトランジスタは、そのゲートに接続された第2走査線からの制御信号に応じて、該ドライブトランジスタから該発光素子への駆動電流をオン/オフし、
    前記駆動部は、該信号線が所定の電位の時に第1走査線及び第2走査線に夫々制御信号を出力して画素を駆動し、以ってドライブトランジスタの閾電圧補正動作を行い、
    前記補正動作の前に、オン状態にされた該サンプリングトランジスタを介して、信号線から基準電位をサンプリングして、該ドライブトランジスタのゲートを該基準電位にリセットする一方、
    オン状態にされた該スイッチングトランジスタを介して、該ドライブトランジスタのソースの電位をリセットした後に該スイッチングトランジスタをオフするように構成された、
    表示装置。
  2. 前記駆動部は、該信号線が信号電位の時第1走査線に制御信号を出力して該サンプリングトランジスタをオンして信号電位を該保持容量に書き込む一方、該スイッチングトランジスタはオフ状態にあって、該ドライブトランジスタのソースは該発光素子から電気的に切り離されている請求項1に記載の表示装置。
  3. 前記ドライブトランジスタのソースと固定電位との間に補助容量が接続されている請求項2に記載の表示装置。
  4. 該信号電位を該保持容量に書き込む時、該ドライブトランジスタのドレインからソースに向かって流れる電流を該保持容量に負帰還することで、該ドライブドランジスタの移動度に対する補正を該保持された信号電位にかける請求項2に記載の表示装置。
  5. 請求項1に記載の表示装置を備えた電子機器。
JP2013124479A 2013-06-13 2013-06-13 表示装置及び電子機器 Active JP5617962B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013124479A JP5617962B2 (ja) 2013-06-13 2013-06-13 表示装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013124479A JP5617962B2 (ja) 2013-06-13 2013-06-13 表示装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007134797A Division JP5309470B2 (ja) 2007-05-21 2007-05-21 表示装置及びその駆動方法と電子機器

Publications (2)

Publication Number Publication Date
JP2013225144A true JP2013225144A (ja) 2013-10-31
JP5617962B2 JP5617962B2 (ja) 2014-11-05

Family

ID=49595180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013124479A Active JP5617962B2 (ja) 2013-06-13 2013-06-13 表示装置及び電子機器

Country Status (1)

Country Link
JP (1) JP5617962B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004347993A (ja) * 2003-05-23 2004-12-09 Sony Corp 画素回路、表示装置、および画素回路の駆動方法
JP2005258326A (ja) * 2004-03-15 2005-09-22 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2005345723A (ja) * 2004-06-02 2005-12-15 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置
JP2005345722A (ja) * 2004-06-02 2005-12-15 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置
JP2006023515A (ja) * 2004-07-08 2006-01-26 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置
JP2006215213A (ja) * 2005-02-02 2006-08-17 Sony Corp 画素回路及び表示装置とその駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004347993A (ja) * 2003-05-23 2004-12-09 Sony Corp 画素回路、表示装置、および画素回路の駆動方法
JP2005258326A (ja) * 2004-03-15 2005-09-22 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2005345723A (ja) * 2004-06-02 2005-12-15 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置
JP2005345722A (ja) * 2004-06-02 2005-12-15 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置
JP2006023515A (ja) * 2004-07-08 2006-01-26 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置
JP2006215213A (ja) * 2005-02-02 2006-08-17 Sony Corp 画素回路及び表示装置とその駆動方法

Also Published As

Publication number Publication date
JP5617962B2 (ja) 2014-11-05

Similar Documents

Publication Publication Date Title
JP5309470B2 (ja) 表示装置及びその駆動方法と電子機器
JP4297169B2 (ja) 表示装置及びその駆動方法と電子機器
JP4715850B2 (ja) 表示装置及びその駆動方法と電子機器
JP4300490B2 (ja) 表示装置及びその駆動方法と電子機器
JP4600780B2 (ja) 表示装置及びその駆動方法
JP4245057B2 (ja) 表示装置及びその駆動方法と電子機器
JP4306753B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008287139A (ja) 表示装置及びその駆動方法と電子機器
JP2008287141A (ja) 表示装置及びその駆動方法と電子機器
KR101498571B1 (ko) 표시장치 및 그 구동방법과 전자기기
JP2010113230A (ja) 画素回路及び表示装置と電子機器
JP4715849B2 (ja) 表示装置及びその駆動方法と電子機器
US20090167647A1 (en) Display device and electronic apparatus
JP4591511B2 (ja) 表示装置及び電子機器
JP2008197607A (ja) 画素回路、画像表示装置及びその駆動方法
US8203510B2 (en) Display apparatus, driving method for display apparatus and electronic apparatus
JP2008203661A (ja) 表示装置及びその駆動方法
JP2009080367A (ja) 表示装置及びその駆動方法と電子機器
JP5909759B2 (ja) 画素回路、表示パネル、表示装置および電子機器
JP4985303B2 (ja) 表示装置及びその駆動方法と電子機器
JP2010139897A (ja) 表示装置及びその駆動方法と電子機器
JP2010039117A (ja) 表示装置及びその駆動方法と電子機器
JP2008203658A (ja) 表示装置及び電子機器
JP5617962B2 (ja) 表示装置及び電子機器
JP2008287140A (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R151 Written notification of patent or utility model registration

Ref document number: 5617962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113