JP2013206948A - 電子部品及びその製造方法 - Google Patents

Abstract

【課題】本発明の目的は、各外部電極部に対して、接続導体が設けられた複数の絶縁体層を必要としない電子部品及びその製造方法を提供することである。
【解決手段】積層体１２は、複数の絶縁体層１６が積層されてなり、該絶縁体層１６の外縁が連なって構成されている実装面Ｓ３〜Ｓ６を有している。回路素子Ｌは前記積層体１２に設けられている。第１のビアホール導体ｖ１〜ｖ４は、前記回路素子Ｌと電気的に接続され、前記実装面Ｓ３〜Ｓ６において前記積層体１２外に露出し、外部電極部１４ａとしての機能を有している。
【選択図】図２

Description

本発明は、電子部品及びその製造方法に関し、より特定的には、回路素子を内蔵している積層体を備えている電子部品及びその製造方法に関する。

従来の電子部品としては、例えば、特許文献１に記載の積層型コイル部品が知られている。以下に、特許文献１に記載の積層型コイル部品について説明する。図７は、特許文献１に記載の積層型コイル部品５００の外観斜視図である。図８は、特許文献１に記載の積層型コイル部品５００の積層体５０２の分解斜視図である。なお、図７及び図８は同方向から見た図である。

積層型コイル部品５００は、図７及び図８に示すように、積層体５０２、コイル５０６、外部電極５１４ａ，５１４ｂを備えている。積層体５０２は、直方体状をなしており、絶縁体層５１６が積層されて構成されている。外部電極５１４ａ，５１４ｂは、ロ字型の接続導体５１７が絶縁体層５１６間から積層体５０２の外部に露出することにより形成されている。これにより、外部電極５１４ａ，５１４ｂは夫々、積層体５０２の上端近傍及び下端近傍において積層体５０２の周囲を一周している。また、コイル５０６は、図８に示すように、積層体５０２に内蔵されている。コイル５０６の両端は夫々、外部電極５１４ａ，５１４ｂに接続されている。

ところで、積層型コイル部品５００では、外部電極５１４ａ，５１４ｂの夫々を構成する複数の接続導体５１７が必要である。より詳細には、積層型コイル部品５００では、積層体５０２の端面Ｓ５０１，Ｓ５０２を覆う外部電極が設けられていない。その代わりに、接続導体５１７が、絶縁体層５１６間から積層体５０２の外部に露出することにより外部電極５１４ａ，５１４ｂとして機能する。このような外部電極５１４ａ，５１４ｂでは、外部電極５１４ａ，５１４ｂの夫々に対して一つの接続導体５１７が設けられただけでは、積層型コイル部品５００の回路基板への実装時に外部電極５１４ａ，５１４ｂと回路基板のランドとの間で十分な導通を得ることが困難である。このため、積層型コイル部品５００は、外部電極５１４ａ，５１４ｂの夫々に対して、接続導体５１７が設けられた複数の絶縁体層５１６を必要とする。その結果、複数の接続導体５１７を絶縁体層５１６に形成する工程が必要となり、積層型コイル部品５００の製造工程は複雑化する。

特開２０１１−１８７８９７号公報

そこで、本発明の目的は、各外部電極部に対して、接続導体が設けられた複数の絶縁体層を必要としない電子部品及びその製造方法を提供することである。

本発明の一実施形態に係る電子部品は、複数の絶縁体層が積層されてなり、該絶縁体層の外縁が連なって構成されている実装面を有する積層体と、前記積層体に設けられる回路素子と、前記回路素子と電気的に接続された第１のビアホール導体であって、前記実装面において前記積層体外に露出し、外部電極としての機能を有している第１のビアホール導体と、を備えていること、を特徴とする。

前記電子部品の製造方法は、前記積層体の集合体であるマザー積層体であって、前記第１のビアホール導体の集合体である柱状導体が形成されたマザー積層体を準備する第１の工程と、前記マザー積層体をカットして、複数の前記積層体を得る第２の工程と、前記積層体を焼成する第３の工程と、を備えており、前記第２の工程において、前記柱状導体の中心軸と平行な平面により該柱状導体をカットすること、を特徴とする。

本発明によれば、電子部品の製造工程を簡略化できる。

本発明の一実施形態に係る電子部品の外観斜視図である。 一実施形態に係る電子部品の積層体の分解斜視図である。 図１の電子部品の積層体を積層方向と直交する方向から透視した図である。 図１の電子部品の積層体を積層方向の上側から透視した図である。 一実施形態に係る電子部品の積層体の集合体であるマザー積層体の分解斜視図である。 変形例に係る電子部品の積層体の分解斜視図である。 特許文献１に記載の積層型コイル部品の外観斜視図である。 特許文献１に記載の積層型コイル部品の積層体の分解斜視図である。

以下に、本発明の一実施形態に係る電子部品及びその製造方法について説明する。

（電子部品の構成）
本発明の一実施形態に係る電子部品の構成について説明する。図１は、本発明の一実施形態に係る電子部品１０の外観斜視図である。図２は、一実施形態に係る電子部品１０の積層体１２の分解斜視図である。図３は、図１の電子部品１０の積層体を積層方向と直交する方向から透視した図である。図４は、図１の電子部品１０の積層体を積層方向の上側から透視した図である。

以下、電子部品１０の積層方向をｚ軸方向と定義し、電子部品１０のｚ軸方向の正方向側の面（以下、端面Ｓ１と称す）の２辺に沿った方向をｘ軸方向及びｙ軸方向と定義する。ｘ軸方向とｙ軸方向とｚ軸方向とは直交している。また、電子部品１０のｚ軸方向の負方向側の面を端面Ｓ２と称す。端面Ｓ２は、ｚ軸方向において端面Ｓ１と対向している。更に、電子部品１０の端面Ｓ１と端面Ｓ２とを接続している面を側面Ｓ３〜Ｓ６と称す。側面Ｓ３はｘ軸方向の正方向側に位置し、側面Ｓ４はｘ軸方向の負方向側に位置し、側面Ｓ５はｙ軸方向の正方向側に位置し、側面Ｓ６はｙ軸方向の負方向側に位置している。また、側面Ｓ３〜Ｓ６は、電子部品１０を実装する際に、回路基板と対向する実装面として使用される。

電子部品１０は、図１及び図２に示すように、積層体１２、外部電極部１４（１４ａ，１４ｂ）、及び、コイルＬ（図１には図示せず）を備えている。

まず、積層体１２について説明する。積層体１２は、図１に示すように、直方体状をなしており、コイルＬ（回路素子）を内蔵している。積層体１２は、図２に示すように、絶縁体層１６（１６ａ〜１６ｊ）がｚ軸方向の正方向側から負方向側へとこの順に積層されることにより構成されている。絶縁体層１６は、磁性体材料（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト）からなる長方形状の層である。なお、磁性体材料とは、−５５℃以上＋１２５℃以下の温度範囲において、磁性体材料として機能する材料を意味する。以下では、絶縁体層１６のｚ軸方向の正方向側の面を表面と称し、絶縁体層１６のｚ軸方向の負方向側の面を裏面と称す。

積層体１２の端面Ｓ１，Ｓ２はそれぞれ、絶縁体層１６ａの表面及び絶縁体層１６ｊの裏面により構成されている。また、積層体１２の側面Ｓ３〜Ｓ６は、絶縁体層１６ａ〜１６ｊの外縁により構成され、図３に示すように、絶縁膜２０に覆われている。

次に、コイルＬについて説明する。コイルＬは、積層体１２に内蔵され、図２に示すように、コイル導体１８（１８ａ〜１８ｅ）及びビアホール導体ｖ９〜ｖ１４により構成されている。コイルＬは、コイル導体１８ａ〜１８ｅ及びビアホール導体ｖ９〜ｖ１４が接続されることにより螺旋状をなすように構成され、ｚ軸方向に沿って延在する（すなわち、ｚ軸方向に平行な）コイルの軸Ａｘを有している。

コイル導体１８ａ〜１８ｅは、図２に示すように、絶縁体層１６ｄ〜１６ｈの表面上に設けられており、絶縁体層１６ｄ〜１６ｈの外縁に接しながら旋回するコ字型の線状導体層である。また、コイル導体１８ａ〜１８ｅは、絶縁体層１６ｄ〜１６ｈの外縁からわずかにはみ出した状態で設けられている。より詳細には、コイル導体１８ａ〜１８ｅは、３／４周分の長さを有しており、絶縁体層１６ｄ〜１６ｈの三辺に沿っていると共に、該三辺からはみ出すように設けられている。コイル導体１８ａは、絶縁体層１６ｄにおいて、ｘ軸方向の正方向側の辺以外の三辺に沿って設けられていると共に、該三辺からはみ出している突出部１９ａを有している。突出部１９ａは、絶縁体層１６ｄにおいて、ｘ軸方向の正方向側の辺の両端近傍からもはみ出している。コイル導体１８ｂは、絶縁体層１６ｅにおいて、ｙ軸方向の正方向側の辺以外の三辺に沿って設けられていると共に、該三辺からはみ出している突出部１９ｂを有している。突出部１９ｂは、絶縁体層１６ｅにおいて、ｙ軸方向の正方向側の辺の両端近傍からもはみ出している。コイル導体１８ｃは、絶縁体層１６ｆにおいて、ｘ軸方向の負方向側の辺以外の三辺に沿って設けられていると共に、該三辺からはみ出している突出部１９ｃを有している。突出部１９ｃは、絶縁体層１６ｆにおいて、ｘ軸方向の負方向側の辺の両端近傍からもはみ出している。コイル導体１８ｄは、絶縁体層１６ｇにおいて、ｙ軸方向の負方向側の辺以外の三辺に沿って設けられていると共に、該三辺からはみ出している突出部１９ｄを有している。突出部１９ｄは、絶縁体層１６ｇにおいて、ｙ軸方向の負方向側の辺の両端近傍からもはみ出している。コイル導体１８ｅは、絶縁体層１６ｈにおいて、ｘ軸方向の正方向側の辺以外の三辺に沿って設けられていると共に、該三辺からはみ出している突出部１９ｅを有している。突出部１９ｅは、絶縁体層１６ｈにおいて、ｘ軸方向の正方向側の辺の両端近傍からもはみ出している。

以上のようなコイル導体１８の突出部１９は、図２及び図３に示すように、積層体１２の側面Ｓ３〜Ｓ６から突出している。突出部１９の側面Ｓ３〜Ｓ６からの突出量は、幅ｗ１である。

また、コイル導体１８ａ〜１８ｅは、図４に示すように、ｚ軸方向から平面視したときに、互いに重なり合って、ロ字型をなしている。これにより、ｚ軸方向から平面視したときに、コイル導体１８ａ〜１８ｅにより囲まれた長方形状の領域Ａ１が形成されている。

以下では、コイル導体１８において、ｚ軸方向の正方向側から平面視したときに、時計回りの上流側の端部を上流端とし、時計回りの下流側の端部を下流端とする。なお、コイル導体１８の長さは、３／４周に限らない。よって、コイル導体１８の長さは、例えば、半周であってもよいし、７／８周であってもよい。

ビアホール導体ｖ９〜ｖ１４は、図２に示すように、絶縁体層１６ｃ〜１６ｈをｚ軸方向に貫通するように設けられている。ビアホール導体ｖ９は、絶縁体層１６ｃをｚ軸方向に貫通し、外部電極部１４ａ及びコイル導体１８ａの上流端に接続されている。ビアホール導体ｖ１０は、絶縁体層１６ｄをｚ軸方向に貫通し、コイル導体１８ａの下流端及びコイル導体１８ｂの上流端に接続されている。ビアホール導体ｖ１１は、絶縁体層１６ｅをｚ軸方向に貫通し、コイル導体１８ｂの下流端及びコイル導体１８ｃの上流端に接続されている。ビアホール導体ｖ１２は、絶縁体層１６ｆをｚ軸方向に貫通し、コイル導体１８ｃの下流端及びコイル導体１８ｄの上流端に接続されている。ビアホール導体ｖ１３は、絶縁体層１６ｇをｚ軸方向に貫通し、コイル導体１８ｄの下流端及びコイル導体１８ｅの上流端に接続されている。ビアホール導体ｖ１４は、絶縁体層１６ｈをｚ軸方向に貫通し、コイル導体１８ｅの下流端及び外部電極部１４ｂに接続されている。

次に、外部電極部１４ａ，１４ｂについて説明する。外部電極部１４ａは、コイルＬのｚ軸方向の正方向側の端部に対して電気的に接続されており、ビアホール導体ｖ１〜ｖ８及び接続導体１７ａにより構成されている。

ビアホール導体ｖ１〜ｖ４は、図１に示すように、積層体１２の各側面Ｓ３〜Ｓ６の稜線上に設けられ、扇形の柱状に形成されている。また、ビアホール導体ｖ１〜ｖ４は、図２に示すように、絶縁体層１６ａをｚ軸方向に貫通し、絶縁体層１６ａの四隅に設けられている。更に、図１に示すように、ビアホール導体ｖ１〜ｖ４の一部は積層体１２の外部に露出している。より詳細には、ビアホール導体ｖ１は、ｘ軸方向の負方向側であって、ｙ軸方向の正方向側の角に設けられている。ビアホール導体ｖ２は、ｘ軸方向の正方向側であって、ｙ軸方向の正方向側の角に設けられている。ビアホール導体ｖ３は、ｘ軸方向の正方向側であって、ｙ軸方向の負方向側の角に設けられている。ビアホール導体ｖ４は、ｘ軸方向の負方向側であって、ｙ軸方向の負方向側の角に設けられている。更に、ビアホール導体ｖ１〜ｖ４は、図２及び図３に示すように、ｙ軸方向から平面視したときに、側面Ｓ３〜Ｓ６からはみ出すように設けられている。ビアホール導体ｖ１〜ｖ４において、側面Ｓ３〜Ｓ６からはみ出している部分を突出部２４ａ〜２４ｄとする。また、ビアホール導体ｖ１〜ｖ４において、側面Ｓ３〜Ｓ６からはみ出していない部分を本体部２６ａ〜２６ｄとする。

突出部２４ａ〜２４ｄは、図２及び図３に示すように、積層体１２の側面Ｓ３〜Ｓ６から突出している。突出部２４ａ〜２４ｄの側面Ｓ３〜Ｓ６からの突出量は、幅ｗ１よりも大きな幅ｗ２である。

ビアホール導体ｖ５〜ｖ８は、図２に示すように、扇形の柱状である。また、ビアホール導体ｖ５〜ｖ８は、図２に示すように、絶縁体層１６ｂをｚ軸方向に貫通し、絶縁体層１６ｂの四隅に設けられている。更に、ビアホール導体ｖ５〜ｖ８の一部は側面Ｓ３〜Ｓ６からはみ出している。より詳細には、ビアホール導体ｖ５は、ｘ軸方向の負方向側であって、ｙ軸方向の正方向側の角に設けられ、ビアホール導体ｖ１に接続されている。ビアホール導体ｖ６は、ｘ軸方向の正方向側であって、ｙ軸方向の正方向側の角に設けられ、ビアホール導体ｖ２に接続されている。ビアホール導体ｖ７は、ｘ軸方向の正方向側であって、ｙ軸方向の負方向側の角に設けられ、ビアホール導体ｖ３に接続されている。ビアホール導体ｖ８は、ｘ軸方向の負方向側であって、ｙ軸方向の負方向側の角に設けられ、ビアホール導体ｖ４に接続されている。更に、ビアホール導体ｖ５〜ｖ８は、図２及び図３に示すように、ｙ軸方向から平面視したときに、側面Ｓ３〜Ｓ６からはみ出すように設けられている。ビアホール導体ｖ５〜ｖ８において、側面Ｓ３〜Ｓ６からはみ出している部分を突出部２４ｅ〜２４ｈとする。また、ビアホール導体ｖ５〜ｖ８において、側面Ｓ３〜Ｓ６からはみ出していない部分を本体部２６ｅ〜２６ｈとする。

突出部２４ｅ〜２４ｈは、図２及び図３に示すように、積層体１２の側面Ｓ３〜Ｓ６から突出している。突出部２４ｅ〜２４ｈの側面Ｓ３〜Ｓ６からの突出量は、幅ｗ２より小さな幅ｗ３である。

また、本体部２６ａ〜２６ｈは、絶縁体層１６ａ，１６ｂの四隅にそれぞれ配置されている。このため、図４に示すように、ｚ軸方向から平面視したときに、本体部２６ａ〜２６ｈは、コイル導体１８ａ〜１８ｅにより囲まれた長方形状の領域Ａ１と重ならない。

接続導体１７ａは、絶縁体層１６ｃの表面上に設けられており、絶縁体層１６ｃの外縁に接しているロ字型の線状導体層である。本実施形態では、接続導体１７ａは、図２に示すように、絶縁体層１６ｃの外縁からわずかにはみ出している。より詳細には、接続導体１７ａは、絶縁体層１６ｃの四辺に沿って一周していると共に、該四辺からはみ出すように設けられている。接続導体１７ａにおいて、絶縁体層１６ｃからはみ出している部分を突出部２３ａと称す。

突出部２３ａは、図２及び図３に示すように、絶縁体層１６ｂと絶縁体層１６ｃとの間から、コイルの軸Ａｘの周りを一周するように露出している。これにより、突出部２３ａは、積層体１２の側面Ｓ３〜Ｓ６から突出している。突出部２３ａの側面Ｓ３〜Ｓ６からの突出量は、幅ｗ２より小さな幅ｗ４である。

また、絶縁体層１６ｃには、接続導体１７ａに囲まれた空白部Ｂ１が設けられている。空白部Ｂ１には導体が設けられていない。空白部Ｂ１は、図４に示すように、ｚ軸方向から平面視したときに、領域Ａ１の少なくとも一部と重なっている。本実施形態では、領域Ａ１は、図４に示すように、空白部Ｂ１内に収まっている。これにより、空白部Ｂ１は、ｚ軸方向から平面視したときに、コイルの軸Ａｘと重なっている。

接続導体１７ａは、ビアホール導体ｖ９に接続されている。更に、接続導体１７ａは、ビアホール導体ｖ５〜ｖ８にも接続されている。これにより、ビアホール導体ｖ１〜ｖ４は、コイルＬに電気的に接続されている。更に、ビアホール導体ｖ１〜ｖ４は、積層体１２内において互いに電気的に接続されている。

以上のように構成された外部電極部１４ａでは、ビアホール導体ｖ１〜ｖ４の突出部２４ａ〜２４ｄは、電子部品１０の外部電極として機能する。

外部電極部１４ｂは、コイルＬのｚ軸方向の負方向側の端部に対して電気的に接続されており、接続導体１７ｂ及びビアホール導体ｖ１５〜ｖ２２により構成されている。

ビアホール導体ｖ１５〜ｖ１８は、図２に示すように、扇形の柱状である。また、ビアホール導体ｖ１５〜ｖ１８は、図２に示すように、絶縁体層１６ｉをｚ軸方向に貫通し、絶縁体層１６ｉの四隅に設けられている。更に、図２及び図３に示すように、ビアホール導体ｖ１５〜ｖ１８の一部は側面Ｓ３〜Ｓ６の外部に露出している。より詳細には、ビアホール導体ｖ１５は、ｘ軸方向の負方向側であって、ｙ軸方向の正方向側の角に設けられている。ビアホール導体ｖ１６は、ｘ軸方向の正方向側であって、ｙ軸方向の正方向側の角に設けられている。ビアホール導体ｖ１７は、ｘ軸方向の正方向側であって、ｙ軸方向の負方向側の角に設けられている。ビアホール導体ｖ１８は、ｘ軸方向の負方向側であって、ｙ軸方向の負方向側の角に設けられている。更に、ビアホール導体ｖ１５〜ｖ１８は、図２及び図３に示すように、ｙ軸方向から平面視したときに、側面Ｓ３〜Ｓ６からはみ出すように設けられている。ビアホール導体ｖ１５〜ｖ１８において、側面Ｓ３〜Ｓ６からはみ出している部分を突出部２４ｉ〜２４ｌとする。また、ビアホール導体ｖ１５〜ｖ１８において、側面Ｓ３〜Ｓ６からはみ出していない部分を本体部２６ｉ〜２６ｌとする。

突出部２４ｉ〜２４ｌは、図２及び図３に示すように、積層体１２の側面Ｓ３〜Ｓ６から突出している。突出部２４ｉ〜２４ｌの側面Ｓ３〜Ｓ６からの突出量は、幅ｗ２より小さな幅ｗ５である。

ビアホール導体ｖ１９〜ｖ２２は、図１に示すように、積層体１２の各側面Ｓ３〜Ｓ６の稜線上に設けられ、扇形の柱状に形成されている。また、ビアホール導体ｖ１９〜ｖ２２は、図２に示すように、絶縁体層１６ｊをｚ軸方向に貫通し、絶縁体層１６ｊの四隅に設けられている。更に、ビアホール導体ｖ１９〜ｖ２２の一部は、図１に示すように、積層体１２の外部に露出している。より詳細には、ビアホール導体ｖ１９は、ｘ軸方向の負方向側であって、ｙ軸方向の正方向側の角に設けられ、ビアホール導体ｖ１５に接続されている。ビアホール導体ｖ２０は、ｘ軸方向の正方向側であって、ｙ軸方向の正方向側の角に設けられ、ビアホール導体ｖ１６に接続されている。ビアホール導体ｖ２１は、ｘ軸方向の正方向側であって、ｙ軸方向の負方向側の角に設けられ、ビアホール導体ｖ１７に接続されている。ビアホール導体ｖ２２は、ｘ軸方向の負方向側であって、ｙ軸方向の負方向側の角に設けられ、ビアホール導体ｖ１８に接続されている。更に、ビアホール導体ｖ１９〜ｖ２２は、図２及び図３に示すように、ｙ軸方向から平面視したときに、側面Ｓ３〜Ｓ６からはみ出すように設けられている。ビアホール導体ｖ１９〜ｖ２２において、側面Ｓ３〜Ｓ６からはみ出している部分を突出部２４ｍ〜２４ｐとする。また、ビアホール導体ｖ１９〜ｖ２２において、側面Ｓ３〜Ｓ６からはみ出していない部分を本体部２６ｍ〜２６ｐとする。

突出部２４ｍ〜２４ｐは、図２及び図３に示すように、積層体１２の側面Ｓ３〜Ｓ６から突出している。突出部２４ｍ〜２４ｐの側面Ｓ３〜Ｓ６からの突出量は、幅ｗ２と略等しい幅ｗ６ある。

また、本体部２６ｉ〜２６ｐは、絶縁体層１６ｉ、１６ｊの四隅にそれぞれ配置されている。このため、図４に示すように、ｚ軸方向から平面視したときに、本体部２６ｉ〜２６ｐは、コイル導体１８ａ〜１８ｅにより囲まれた長方形状の領域Ａ１と重ならない。

接続導体１７ｂは、絶縁体層１６ｉの表面上に設けられており、絶縁体層１６ｉの外縁に接しているロ字型の線状導体層である。本実施形態では、接続導体１７ｂは、図２に示すように、絶縁体層１６ｉの外縁からわずかにはみ出している。より詳細には、接続導体１７ｂは、絶縁体層１６ｉの四辺に沿って一周していると共に、該四辺からはみ出すように設けられている。接続導体１７ｂにおいて、絶縁体層１６ｉからはみ出している部分を突出部２３ｂと称す。

突出部２３ｂは、図２及び図３に示すように、絶縁体層１６ｈと絶縁体層１６ｉの間から、コイルの軸Ａｘの周りを一周するように露出している。更に、突出部２３ｂは、図２及び図３に示すように、積層体１２の側面Ｓ３〜Ｓ６から突出している。突出部２３ｂの側面Ｓ３〜Ｓ６からの突出量は、幅ｗ２より小さい幅ｗ７である。

また、絶縁体層１６ｉには、接続導体１７ｂに囲まれた空白部Ｂ２が設けられている。空白部Ｂ２には導体が設けられていない。空白部Ｂ２は、図４に示すように、ｚ軸方向から平面視したときに、領域Ａ１の少なくとも一部と重なっている。本実施形態では、領域Ａ１は、図４に示すように、空白部Ｂ２内に収まっている。これにより、空白部Ｂ２は、ｚ軸方向から平面視したときに、コイルの軸Ａｘと重なっている。

接続導体１７ｂは、ビアホール導体ｖ１４に接続されている。更に、接続導体１７ｂは、ビアホール導体ｖ１５〜ｖ１８にも接続されている。これにより、ビアホール導体ｖ１９〜ｖ２２は、コイルＬに電気的に接続されている。更に、ビアホール導体ｖ１９〜ｖ２２は、積層体１２内において互いに電気的に接続されている。

以上のように構成された外部電極部１４ｂでは、ビアホール導体ｖ１９〜ｖ２２の突出部２４ｍ〜２４ｐは、電子部品１０の外部電極として機能する。

なお、図２において、ビアホール導体ｖ１〜ｖ４が設けられた絶縁体層１６ａ及びビアホール導体ｖ１９〜ｖ２２が設けられた絶縁体層１６ｊはそれぞれ、一つだけ図示されている。ただし、ビアホール導体ｖ１〜ｖ４が設けられた複数の絶縁体層１６ａ及びビアホール導体ｖ１９〜ｖ２２が設けられた複数の絶縁体層１６ｊが積層されていてもよい。

絶縁膜２０は、図１及び図３に示すように、積層体１２の全体を覆うように設けられている。具体的には、絶縁膜２０は、積層体１２の磁性体材料とは異なる材料により構成されており、例えば、エポキシ樹脂により構成されている。ただし、絶縁膜２０は、ビアホール導体ｖ１〜ｖ４及びビアホール導体ｖ１９〜ｖ２２を覆っていない。

（電子部品の製造方法）
以下に、電子部品１０の製造方法について図面を参照しながら説明する。図５は、積層体１２の集合体であるマザー積層体１１２の分解斜視図である。

まず、図５に示すセラミックグリーンシート１１６（１１６ａ〜１１６ｊ）を準備する。具体的には、酸化第二鉄（Ｆｅ₂Ｏ₃）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）及び酸化銅（ＣｕＯ）を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、フェライトセラミック粉末を得る。

このフェライトセラミック粉末に対して結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤材及び分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、セラミックグリーンシート１１６を作製する。

次に、セラミックグリーンシート１１６のそれぞれに、ビアホール導体ｖ１〜ｖ４の集合体である柱状導体Ｖａ、ビアホール導体ｖ５〜ｖ８の集合体である柱状導体Ｖｂ、ビアホール導体ｖ９〜ｖ１４、ビアホール導体ｖ１５〜ｖ１８の集合体である柱状導体Ｖｃ及びビアホール導体ｖ１９〜ｖ２２の集合体である柱状導体Ｖｄを形成する。具体的には、セラミックグリーンシート１１６ａ〜１１６ｊにレーザビームを照射してビアホールを形成する。この際、柱状導体Ｖａ〜Ｖｄのビアホールの直径がビアホール導体ｖ９〜ｖ１４のビアホールの直径よりも大きくなるように、ビアホールを形成する。更に、ビアホールに対して、導電性ペーストを印刷塗布などの方法により充填して、柱状導体Ｖａ〜Ｖｄ及びビアホール導体ｖ９〜ｖ１４を形成する。

柱状導体Ｖａ〜Ｖｄ及びビアホール導体ｖ９〜ｖ１４の導電性ペーストは、例えば、Ａｇに、ワニス及び溶剤が加えられたものである。なお、柱状導体Ｖａ，Ｖｄの導電性ペーストとして、柱状導体Ｖｂ，Ｖｃの導電性ペースト及びビアホール導体ｖ９〜ｖ１４の導電性ペーストよりも金属含有率が高い導電性ペーストを用いた。具体的には、柱状導体Ｖａ，Ｖｄの導電性ペーストは、導電性材料を８０重量％以上の割合で含有しているのに対し、柱状導体Ｖｂ，Ｖｃの導電性ペースト及びビアホール導体ｖ９〜ｖ１４の導電性ペーストは、導電性材料を７０重量％の割合で含有している。これにより、柱状導体Ｖｂ，Ｖｃ及びビアホール導体ｖ９〜ｖ１４の焼成時の収縮率は、柱状導体Ｖａ，Ｖｄの焼成時の収縮率よりも大きくなる。

次に、セラミックグリーンシート１１６ｄ〜１１６ｈ上に、導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コイル導体１８（１８ａ〜１８ｅ）を形成する。コイル導体１８の導電性ペーストは、例えば、Ａｇに、ワニス及び溶剤が加えられたものであり、柱状導体Ｖｂ，Ｖｃの導電性ペースト及びビアホール導体ｖ９〜ｖ１４の導電性ペーストと同じである。なお、コイル導体１８の導電性ペーストとして、柱状導体Ｖａ，Ｖｄのペーストよりも金属含有率が低い導電性ペーストを用いた。具体的には、柱状導体Ｖａ，Ｖｄの導電性ペーストは、導電性材料を８０重量％以上の割合で含有しているのに対し、コイル導体１８の導電性ペーストは、導電性材料を７０重量％の割合で含有している。これにより、柱状導体Ｖａ，Ｖｄの焼成時の収縮率は、コイルＬを構成しているコイル導体１８の焼成時の収縮率よりも小さくなる。

次に、セラミックグリーンシート１１６ｃ、１１６ｉ上に、導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、接続導体１７（１７ａ，１７ｂ）を形成する。導電性ペーストは、例えば、Ａｇに、ワニス及び溶剤が加えられたものであり、柱状導体Ｖｂ，Ｖｃの導電性ペースト及びビアホール導体ｖ９〜ｖ１４の導電性ペーストと同じである。接続導体１７の導電性ペーストとして、柱状導体Ｖａ，Ｖｄの導電性ペーストよりも金属含有率が低い導電性ペーストを用いた。具体的には、柱状導体Ｖａ，Ｖｄの導電性ペーストは、導電性材料を８０重量％以上の割合で含有しているのに対し、接続導体１７の導電性ペーストは、導電性材料を７０重量％の割合で含有している。これにより、柱状導体Ｖａ，Ｖｄの焼成時の収縮率は、接続導体１７の焼成時の収縮率よりも小さくなる。

なお、接続導体１７（１７ａ，１７ｂ）及びコイル導体１８（１８ａ〜１８ｅ）を形成する工程とビアホールに対して導電性材料（Ａｇ又はＡｇ−Ｐｔ）からなるペーストを充填する工程とは、同じ工程において行われてもよい。

次に、セラミックグリーンシート１１６ａ〜１１６ｊをｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層及び圧着して未焼成のマザー積層体１１２を得る。具体的には、セラミックグリーンシート１１６ａ〜１１６ｊを１枚ずつ積層及び仮圧着する。この後、未焼成のマザー積層体１１２に対して、静水圧プレスにて本圧着を施す。静水圧プレスの条件は、１００ＭＰａの圧力及び４５℃の温度である。

次に、未焼成のマザー積層体１１２をカットして、個別の未焼成の積層体１２を得る。具体的には、未焼成のマザー積層体１１２を図５の点線の位置でダイサー等によりカットする。すなわち、柱状導体Ｖａ〜Ｖｄの中心軸と平行な平面であって、柱状導体Ｖａ〜Ｖｄの中心軸で互いに直交する複数の平面で未焼成のマザー積層体１１２をカットする。これにより、柱状導体Ｖａ〜Ｖｄは夫々、四分割される。結果として、ビアホール導体ｖ１〜ｖ８及びビアホール導体ｖ１５〜ｖ２２が、積層体１２の表面に露出する。なお、この段階では、ビアホール導体ｖ１〜ｖ８，ｖ１５〜ｖ２２、接続導体１７及びコイル導体１８は、積層体１２の側面Ｓ３〜Ｓ６から露出しているものの、突出していない。

次に、積層体１２の表面に、バレル研磨処理を施して、面取りを行う。この後、未焼成の積層体１２に、脱バインダー処理及び焼成を施す。脱バインダー処理は、例えば、低酸素雰囲気中においておよそ５００℃で２時間の条件で行う。焼成は、例えば、８７０℃〜９００℃で２．５時間の条件で行う。

ここで、ビアホール導体ｖ１〜ｖ２２の焼成時の収縮率、接続導体１７の焼成時の収縮率及びコイル導体１８の焼成時の収縮率とセラミックグリーンシート１１６の焼成時の収縮率とは異なる。具体的には、セラミックグリーンシート１１６は、ビアホール導体ｖ１〜ｖ２２、接続導体１７及びコイル導体１８に比べて、焼成時に大きく縮む。更に、ビアホール導体ｖ１〜ｖ４（柱状導体Ｖａ）の焼成時の収縮率及びビアホール導体ｖ１９〜ｖ２２（柱状導体Ｖｄ）の焼成時の収縮率は、前記の通り、ビアホール導体ｖ５〜ｖ８（柱状導体Ｖｂ）の焼成時の収縮率、ビアホール導体ｖ９〜ｖ１４の焼成時の収縮率、ビアホール導体ｖ１５〜ｖ１８の（柱状導体Ｖｃ）の焼成時の収縮率、コイル導体１８の焼成時の収縮率及び接続導体１７の焼成時の収縮率よりも小さい。その結果、ビアホール導体ｖ１〜ｖ４，ｖ１９〜ｖ２２は、ビアホール導体ｖ５〜ｖ８，ｖ１５〜ｖ１８、コイル導体１８及び接続導体１７よりも、図２及び図３に示すように、焼成後の積層体１２の側面Ｓ３〜Ｓ６から大きく突出する。

次に、図３に示すように、積層体１２に対して、絶縁膜２０を塗布する。これにより、突出部１９ａ〜１９ｅ，２３ａ，２３ｂ，２４ｅ〜２４ｌは、絶縁膜２０により覆い隠されるようになる。よって、コイルＬが回路基板のパターン等とショートすることが絶縁膜２０により防止されるようになる。

最後に、外部電極部１４が積層体１２から露出している部分に、Ｎｉめっき／Ｓｎめっきを施す。なお、Ｎｉめっき／Ｓｎめっきを施す工程は必須ではない。以上の工程により、電子部品１０が完成する。

（効果）
以上のような電子部品１０によれば、各外部電極部１４ａ，１４ｂに対して、接続導体１７が設けられた複数の絶縁体層１６を必要としない。より詳細には、特許文献１に記載の図７の積層型コイル部品５００では、接続導体５１７が、絶縁体層５１６間から積層体５０２の外部に露出することにより外部電極５１４ａ，５１４ｂとして機能する。このような外部電極５１４ａ，５１４ｂでは、外部電極５１４ａ，５１４ｂの夫々に対して一つの接続導体５１７が設けられただけでは、積層型コイル部品５００の回路基板への実装時に外部電極５１４ａ，５１４ｂと回路基板のランドとの間で十分な導通を得ることが困難である。このため、積層型コイル部品５００は、外部電極５１４ａ，５１４ｂの夫々に対して、接続導体５１７が設けられた複数の絶縁体層５１６を必要とする。その結果、複数の接続導体５１７を絶縁体層５１６に形成する工程が必要となり、積層型コイル部品５００の製造工程は複雑化する。

一方、電子部品１０では、図１及び図２に示すように、ビアホール導体ｖ１〜ｖ４，ｖ１９〜ｖ２２が、積層体１２の外部に露出することにより外部電極として機能している。従って、電子部品１０は、積層型コイル部品５００のように外部電極として機能する接続導体５１７を必要としない。その代わりに、電子部品１０では、ビアホール導体ｖ１〜ｖ４及びビアホール導体ｖ１９〜ｖ２２を各々接続するための接続導体１７ａ，１７ｂが、外部電極部１４ａ，１４ｂに対して一つずつ設けられていればよい。すなわち、電子部品１０は、外部電極部１４ａ，１４ｂに対して、接続導体１７が設けられた複数の絶縁体層１６を必要としない。

また、突出部２４ａ〜２４ｄ及び突出部２４ｍ〜２４ｐは、積層体１２の側面Ｓ３〜Ｓ６から突出している。そのため、電子部品１０の回路基板への実装時に、回路基板のランドと突出部２４ａ〜２４ｄ及び突出部２４ｍ〜２４ｐとが接触し易くなる。その結果、電子部品１０を回路基板に実装することが容易となる。

更に、突出部２４ａ〜２４ｄの突出量（幅ｗ２）及び突出部２４ｍ〜２４ｐの突出量（ｗ６）は、突出部１９の突出量（幅ｗ１）、突出部２３ａの突出量（幅ｗ４）、突出部２３ｂの突出量（幅ｗ７）、突出部２４ｅ〜２４ｈの突出量（幅ｗ３）及び突出部２４ｉ〜２４ｌの突出量（幅ｗ５）よりも大きい。そのため、電子部品１０の回路基板への実装時に、突出部１９、突出部２３、突出部２４ｅ〜２４ｈ及び突出部２４ｉ〜２４ｌが回路基板に接触することによって、突出部２４ａ〜２４ｄ及び突出部２４ｍ〜２４ｐが回路基板のランドから離れてしまうことが抑制される。その結果、電子部品１０を回路基板に実装することが容易となる。

また、突出部２４ａ〜２４ｄ及び突出部２４ｍ〜２４ｐは、積層体１２の側面Ｓ３〜Ｓ６の稜線上に設けられている。そのため、電子部品１０の回路基板への実装の際に、例えば、ｘ軸方向の力が電子部品１０に作用した場合でも、電子部品１０が傾くことが抑制される。

また、外部電極部１４ａ，１４ｂは、積層体１２の全ての側面Ｓ３〜Ｓ６から露出している。そのため、電子部品１０の回路基板への実装の際に、積層体１２のいずれの側面Ｓ３〜Ｓ６を回路基板に対向させても、回路基板のランドと外部電極部１４ａ，１４ｂとを接触させることが可能となる。

また、電子部品１０によれば、焼成工程における、積層体１２の収縮による変形を抑制することができる。より詳細には、特許文献１に記載の図７及び図８の積層型コイル部品５００では、側面Ｓ５０３側に偏ってビアホール導体ｖ５０１〜ｖ５０４が形成されている。また、ビアホール導体ｖ５０１〜ｖ５０４の焼成時の収縮率は、絶縁体層５１６の焼成時の収縮率よりも小さい。これにより、積層型コイル部品５００は、その焼成工程において、側面Ｓ５０３側における積層体５０２の収縮量が側面Ｓ５０４側における積層体５０２の収縮量よりも小さくなる。その結果、積層体５０２に変形が発生する。

一方、電子部品１０では、ビアホール導体ｖ１〜ｖ８及びビアホール導体ｖ１５〜ｖ２２は、積層体１２の端面Ｓ１及び端面Ｓ２の四隅に設けられているので、一つの側面Ｓ３〜Ｓ６側に偏在していない。よって、電子部品１０によれば、側面Ｓ３〜Ｓ６近傍における積層体１２の収縮率に差が発生しにくい。つまり、電子部品１０によれば、焼成工程における、積層体１２の収縮による変形を抑制することができる。

また、電子部品１０によれば、その製造工程を簡略化できる。電子部品１０の製造工程では、ビアホール導体ｖ１〜ｖ４の集合体である柱状導体Ｖａ，ビアホール導体ｖ５〜ｖ８の集合体である柱状導体Ｖｂ、ビアホール導体ｖ１５〜ｖ１８の集合体である柱状導体Ｖｃ及びビアホール導体ｖ１９〜ｖ２２の集合体である柱状導体Ｖｄを各々、四分割する。そして、４つの柱状導体Ｖａ〜Ｖｄから、１６個のビアホール導体ｖ１〜ｖ８，ｖ１５〜ｖ２２が同時に形成される。そのため、１６個のビアホールを個別に形成し、導電性材料を充填するよりも、効率的に複数のビアホール導体ｖ１〜ｖ８，ｖ１５〜ｖ２２が形成される。つまり、電子部品１０の製造工程を簡略化できる。

電子部品１０によれば、渦電流の発生を抑制できる。より詳細には、電子部品１０では、積層体１２の端面Ｓ１，Ｓ２を覆う外部電極が設けられていない。その代わりに、ビアホール導体ｖ１〜ｖ４，ｖ１９〜ｖ２２が、積層体１２の外部に露出することにより外部電極として機能している。ｚ軸方向から平面視したときに、ビアホール導体ｖ１〜ｖ４，ｖ１９〜ｖ２２の面積は、積層体１２の端面Ｓ１，Ｓ２を覆う外部電極に比べると非常に小さい。よって、ビアホール導体ｖ１〜ｖ４，ｖ１９〜ｖ２２を通過する磁束はわずかである。その結果、電子部品１０では、渦電流の発生を抑制できる。

また、電子部品１０の接続導体１７において、ｚ軸方向から平面視したときに、コイルＬにより囲まれている領域Ａ１の少なくとも一部と重なるように、空白部Ｂ１，Ｂ２が設けられている。これにより、コイルＬが発生した磁束の一部は、空白部Ｂ１，Ｂ２を通過するようになる。空白部Ｂ１，Ｂ２では渦電流が発生しないので、電子部品１０では、渦電流の発生を抑制できる。

電子部品１０では、以下の理由によっても、渦電流が発生することを抑制できる。より詳細には、空白部Ｂ１，Ｂ２は、ｚ軸方向から平面視したときに、コイルの軸Ａｘと重なっている。コイルＬが発生した磁束は、コイルの軸Ａｘ付近において最も高い密度で発生する。そのため、空白部Ｂ１、Ｂ２がｚ軸方向から平面視したときにコイルの軸Ａｘと重なっていることにより、高い密度で発生した磁束が接続導体１７を通過することが抑制できる。その結果、電子部品１０において、渦電流が発生することをより効果的に抑制できるようになる。

更に、電子部品１０では、渦電流が発生することを抑制できる。より詳細には、コイルＬが発生した磁束の大半は、領域Ａ１を通過する。領域Ａ１は、ｚ軸方向から平面視したときに、空白部Ｂ１，Ｂ２内に収まっている。そのため、コイルＬが発生した磁束の大半は、空白部Ｂ１，Ｂ２を通過するようになる。その結果、電子部品１０において、渦電流の発生がさらに抑制される。

（変形例）
以下に、変形例に係る電子部品１０ａについて図面を参照しながら説明する。図６は、変形例に係る電子部品１０ａの積層体１２ａの分解斜視図である。外観図については、図１を援用する

電子部品１０と電子部品１０ａとの相違点は、ビアホール導体ｖ１，ｖ２，ｖ４〜ｖ６，ｖ８，ｖ９，ｖ１４，ｖ１５，ｖ１７〜ｖ１９，ｖ２１，ｖ２２、接続導体１７及び絶縁体層１６ｃ，１６ｉの有無である。その他の点については、電子部品１０と電子部品１０ａとでは相違しないので、説明を省略する。なお、電子部品１０ａにおける外部電極部を外部電極部１４ａ’，１４ｂ’とする。また、図６の電子部品１０ａの構成において、電子部品１０と同じ構成については、電子部品１０と同じ符号を付した。

図６に示すように、電子部品１０ａでは、ビアホール導体ｖ３の突出部２４ｃ及びビアホール導体ｖ２０の突出部２４ｎのみが、外部電極として用いられている。従って、電子部品１０ａは、ビアホール導体ｖ１，ｖ２，ｖ４〜ｖ６，ｖ８，ｖ９，ｖ１４，ｖ１５，ｖ１７〜ｖ１９，ｖ２１，ｖ２２を有していない。その結果、電子部品１０ａは、ビアホール導体ｖ１〜ｖ４及びビアホール導体ｖ１９〜ｖ２２を各々接続するための接続導体１７、並びに、接続導体１７が設けられている絶縁体層１６ｃ，１６ｉを必要としない。

また、電子部品１０ａによれば、接続導体１７が設けられた絶縁体層１６ｃ，１６ｉを必要としないため、電子部品１０と比べ、さらにその製造工程を簡略化できる。

また、電子部品１０ａによれば、より効果的に渦電流の発生を抑制できる。積層型コイル部品５００では、コイル５０６で発生した磁束の一部は、接続導体５１７を通過する。その際、接続導体５１７において渦電流が発生する。一方、電子部品１０ａは、接続導体１７が設けられた絶縁体層１６ｃ，１６ｉを必要としない。従って、コイルＬで発生した磁束の一部が、接続導体１７を通過しないため、渦電流の発生が抑制される。

（その他の実施形態）
本発明に係る電子部品及びその製造方法は、前記実施形態に係る電子部品１０，１０ａ及びその製造方法に限らずその要旨の範囲内において変更可能である。

なお、電子部品１０，１０ａのコイルＬは、開磁路構造に限らず閉磁路構造を有していてもよい。

なお、電子部品１０において、突出部２４は、積層体１２の全ての側面Ｓ３〜Ｓ６から露出していなくてもよい。よって、突出部２４は、積層体１２の少なくとも一つの側面から露出していればよい。

以上のように、本発明は、電子部品及びその製造方法に有用であり、特に、外部電極部において、接続導体が設けられた複数の絶縁体層を必要としない点において優れている。

Ａ１ 領域
Ａｘ 軸
Ｂ１，Ｂ２ 空白部
Ｌ コイル
Ｓ１，Ｓ２ 端面
Ｓ３〜Ｓ６ 側面
ｖ１〜ｖ２２ ビアホール導体
１０，１０ａ 電子部品
１２，１２ａ 積層体
１４ａ，１４ａ’，１４ｂ，１４ｂ’ 外部電極部
１６ａ〜１６ｊ 絶縁体層
１７ａ，１７ｂ 接続導体
１８ａ〜１８ｅ コイル導体
１９ａ〜１９ｅ，２３ａ，２３ｂ，２４ａ〜２４ｐ 突出部
２０ 絶縁膜
２６ａ〜２６ｐ 本体部
１１２ マザー積層体
１１６ａ〜１１６ｊ セラミックグリーンシート

Claims (9)

1. 複数の絶縁体層が積層されてなり、該絶縁体層の外縁が連なって構成されている実装面を有する積層体と、
   前記積層体に設けられる回路素子と、
   前記回路素子と電気的に接続された第１のビアホール導体であって、前記実装面において前記積層体外に露出し、外部電極としての機能を有している第１のビアホール導体と、
   を備えていること、
   を特徴とする電子部品。
2. 前記第１のビアホール導体は、前記実装面から突出していること、
   を特徴とする請求項１に記載の電子部品。
3. 前記第１のビアホール導体の焼成時の収縮率は、前記絶縁体層の焼成時の収縮率よりも小さいこと、
   を特徴とする請求項１又は請求項２に記載の電子部品。
4. 前記回路素子との接続に用いられ、かつ、前記第１のビアホール導体の焼成時の収縮率よりも大きい収縮率を有する第２のビアホール導体を、
   更に備えていること、
   を特徴とする請求項１ないし請求項３のいずれかに記載の電子部品。
5. 前記回路素子は、前記実装面において前記積層体外に露出しており、
   前記第１のビアホール導体は前記回路素子より突出していること、
   を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
6. 前記第１のビアホール導体の焼成時の収縮率は、前記回路素子の焼成時の収縮率よりも小さいこと、
   を特徴とする請求項１ないし請求項５のいずれかに記載の電子部品。
7. 前記第１のビアホール導体は、前記積層体の前記実装面において積層方向に延在する稜線上に配置されていること、
   を特徴とする請求項１ないし請求項６のいずれかに記載の電子部品。
8. 前記第１のビアホール導体は、前記積層体の積層方向の一方側に位置する端面の四隅に配置され、該積層体内で電気的に互いに接続されていること、
   を特徴とする請求項１ないし請求項７のいずれかに記載の電子部品。
9. 請求項１ないし請求項８のいずれかに記載の電子部品の製造方法であって、
   前記積層体の集合体であるマザー積層体であって、前記第１のビアホール導体の集合体である柱状導体が形成されたマザー積層体を準備する第１の工程と、
   前記マザー積層体をカットして、複数の前記積層体を得る第２の工程と、
   前記積層体を焼成する第３の工程と、
   を備えており、
   前記第２の工程において、前記柱状導体の中心軸と平行な平面により該柱状導体をカットすること、
   を特徴とする電子部品の製造方法。

Images