JP2013196718A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2013196718A JP2013196718A JP2012060828A JP2012060828A JP2013196718A JP 2013196718 A JP2013196718 A JP 2013196718A JP 2012060828 A JP2012060828 A JP 2012060828A JP 2012060828 A JP2012060828 A JP 2012060828A JP 2013196718 A JP2013196718 A JP 2013196718A
- Authority
- JP
- Japan
- Prior art keywords
- flag
- data
- memory cell
- page
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
- G11C11/5635—Erasing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】半導体記憶装置は、複数のブロックと、制御回路を含む。複数のブロックは、変動可能な閾値電圧に基づいて消去状態またはデータ保持状態を取る複数のメモリセルトランジスタを含んだページを複数含み、データの消去単位である。制御回路は、消去済みのブロックにページごとにデータを書き込み、データの書き込みの際にデータを書き込まれるブロック中の先頭のページ中に無効を示す第1フラグを書き込み、消去済みのブロックを発見するために検索対象のブロックの先頭ページの中から第1フラグのみを読み出し、第1フラグが有効である場合、有効な第1フラグを含んだ先頭ページを含んだブロックを消去済みと判定する。有効な第1フラグを示すメモリセルトランジスタは消去状態である。
【選択図】図11
Description
図1は、第1実施形態に係る半導体記憶装置(NAND型フラッシュメモリ)の全体の構成を例示するブロック図である。図1に示されるように、メモリは、メモリセルアレイ1、ビット線制御回路2、カラムデコーダ3、データバッファ4、データ入出力端子5、ワード線制御回路6、制御回路7、制御信号入力端子8、電圧生成回路9を含んでいる。メモリセルアレイ1は、複数のブロックを含んでいる。各ブロックは、複数のメモリセル、ワード線、ビット線等を含んでいる。ブロックは、複数のメモリセルからなる複数のページを含んでおり、詳細については後に詳述する。メモリセルアレイ1は、ビット線制御回路2、ワード線制御回路6、制御回路7、電圧生成回路9と電気的に接続されている。
第2実施形態は、消去ブロック検索専用のフラグに関する。第2実施形態に係る半導体記憶装置の機能ブロックは、第1実施形態と同じである。一方、幾つかの機能ブロックの動作が第1実施形態と異なる。第2実施形態に係るメモリ、特に対応する機能ブロックは、以下に述べる動作を実現可能に構成されている。
第3実施形態は、消去判定フラグの別の形態に関する。第3実施形態に係る半導体記憶装置の機能ブロックは、第1実施形態と同じである。一方、幾つかの機能ブロックの動作が第1実施形態と異なる。第3実施形態に係るメモリ、特に対応する機能ブロックは、以下に述べる動作を実現可能に構成されている。
Claims (5)
- 変動可能な閾値電圧に基づいて消去状態またはデータ保持状態を取る複数のメモリセルトランジスタを含んだページを複数含み、かつデータの消去単位である複数のブロックと、
消去済みのブロックに前記ページごとにデータを書き込み、データの書き込みの際に前記データを書き込まれるブロック中の先頭のページ中に無効を示す第1フラグを書き込み、消去済みのブロックを発見するために検索対象のブロックの先頭ページの中から前記第1フラグのみを読み出し、前記第1フラグが有効である場合、前記有効な第1フラグを含んだ前記先頭ページを含んだブロックを消去済みと判定する制御回路と、
を具備し、
有効な第1フラグを示すメモリセルトランジスタは前記消去状態であることを特徴とする半導体記憶装置。 - 前記第1フラグと第2フラグが、同じメモリセルトランジスタにより表示される、
ことを特徴とする請求項1に記載の半導体記憶装置。 - 前記半導体記憶装置が、前記複数のメモリセルトランジスタの各々において1または2ビットを保持するように構成されており、
前記第2フラグが、前記1つのメモリセルトランジスタが含まれるページ中のメモリセルトランジスタが2つのビットにおいて情報を保持していることを示すフラグである、
ことを特徴とする、請求項2に記載の半導体記憶装置。 - 前記複数のメモリセルトランジスタが、消去状態、第1データ保持状態、第2データ保持状態、第3データ保持状態のいずれであるかに基づいて2ビットのデータを保持し、
前記第1および第2フラグを表示する前記メモリセルトランジスタが、
前記消去状態または前記第1データ保持状態であるかを通じて前記第1フラグを表示し、
前記消去状態または前記第2データ保持状態であるかを通じて前記第2フラグを表示する、
ことを特徴とする請求項3に記載の半導体記憶装置。 - 前記制御回路が、前記第1および第2フラグを表示する前記メモリセルトランジスタを含んだページにデータを書き込む際に、前記第1および第2フラグを表示する前記メモリセルトランジスタとは別のトランジスタに電圧が印加される回数の上限より少ない上限の回数で前記第1および第2フラグを表示する前記メモリセルトランジスタに電圧を印加する、
ことを特徴とする請求項4に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012060828A JP2013196718A (ja) | 2012-03-16 | 2012-03-16 | 半導体記憶装置 |
US13/603,697 US9003105B2 (en) | 2012-03-16 | 2012-09-05 | Semiconductor memory device and method for writing therein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012060828A JP2013196718A (ja) | 2012-03-16 | 2012-03-16 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013196718A true JP2013196718A (ja) | 2013-09-30 |
Family
ID=49158795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012060828A Pending JP2013196718A (ja) | 2012-03-16 | 2012-03-16 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9003105B2 (ja) |
JP (1) | JP2013196718A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200076403A (ko) * | 2018-12-19 | 2020-06-29 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 컨트롤러, 이들을 포함하는 저장 장치 및 그들의 동작 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1093054A (ja) | 1996-09-19 | 1998-04-10 | Hitachi Ltd | 半導体装置及びデータ処理システム |
JP3980731B2 (ja) | 1996-12-20 | 2007-09-26 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置および読出し方法 |
JP4165990B2 (ja) * | 1999-12-20 | 2008-10-15 | Tdk株式会社 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリへのデータの書き込み方法 |
JP4991131B2 (ja) * | 2005-08-12 | 2012-08-01 | 株式会社東芝 | 半導体記憶装置 |
JP4874721B2 (ja) | 2006-06-23 | 2012-02-15 | 株式会社東芝 | 半導体記憶装置 |
JP4729062B2 (ja) * | 2008-03-07 | 2011-07-20 | 株式会社東芝 | メモリシステム |
US9256525B2 (en) * | 2011-12-02 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device including a flag for selectively controlling erasing and writing of confidential information area |
-
2012
- 2012-03-16 JP JP2012060828A patent/JP2013196718A/ja active Pending
- 2012-09-05 US US13/603,697 patent/US9003105B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20130246730A1 (en) | 2013-09-19 |
US9003105B2 (en) | 2015-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5072723B2 (ja) | 不揮発性半導体記憶装置 | |
TWI584296B (zh) | Semiconductor memory device and memory system | |
US8194465B2 (en) | Non-volatile semiconductor storage device | |
JP2003217288A (ja) | リードディスターブを緩和したフラッシュメモリ | |
US11262939B2 (en) | Memory system, memory controller, and operation method | |
TWI549134B (zh) | Nand型快閃記憶體及其程式化方法 | |
KR20220013661A (ko) | 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법 | |
US11315650B2 (en) | Memory system, memory controller, and method of operating memory system | |
US11216208B1 (en) | Memory system, memory controller, and operation method of memory system | |
JP2012212487A (ja) | メモリシステム | |
CN109524043B (zh) | 半导体存储装置 | |
JP2014235757A (ja) | コントローラ | |
KR20210041233A (ko) | 메모리 시스템, 메모리 컨트롤러 및 동작 방법 | |
US20100046293A1 (en) | Memory cell block of nonvolatile memory device and method of managing supplementary information | |
US11474726B2 (en) | Memory system, memory controller, and operation method thereof | |
US11182108B2 (en) | Memory system, memory controller, and operation method | |
US11249838B2 (en) | Memory system, memory controller, and method of operating memory controller | |
JP2013196718A (ja) | 半導体記憶装置 | |
US20090300272A1 (en) | Method for increasing reliability of data accessing for a multi-level cell type non-volatile memory | |
JP5814961B2 (ja) | 不揮発性半導体記憶装置 | |
JP2012155788A (ja) | Nand型フラッシュメモリ | |
US11500771B2 (en) | Memory system, memory controller, and method of operating memory system | |
JP2004014052A (ja) | 不揮発性半導体記憶装置 | |
US11709610B2 (en) | Memory system, memory controller and operating method | |
US20240143192A1 (en) | Memory system and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |