JP2013187361A - 半導体装置及び電子機器 - Google Patents
半導体装置及び電子機器 Download PDFInfo
- Publication number
- JP2013187361A JP2013187361A JP2012051428A JP2012051428A JP2013187361A JP 2013187361 A JP2013187361 A JP 2013187361A JP 2012051428 A JP2012051428 A JP 2012051428A JP 2012051428 A JP2012051428 A JP 2012051428A JP 2013187361 A JP2013187361 A JP 2013187361A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- heat pipe
- semiconductor element
- semiconductor device
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】熱抵抗を低下させることが可能な半導体装置を提供する。
【解決手段】第1の半導体素子11と、第1の半導体素子11上に配置された第2の半導体素子11と、第1の半導体素子11及び第2の半導体素子11の少なくともいずれか一方に熱的に接続して配置されたヒートパイプ40とを備える半導体装置を構成する。
【選択図】図1
【解決手段】第1の半導体素子11と、第1の半導体素子11上に配置された第2の半導体素子11と、第1の半導体素子11及び第2の半導体素子11の少なくともいずれか一方に熱的に接続して配置されたヒートパイプ40とを備える半導体装置を構成する。
【選択図】図1
Description
本技術は、半導体装置及び電子機器、特に、半導体素子に接続されたヒートパイプを備える半導体装置及び電子機器に係わる。
電子機器の小型化、特に携帯電話、デジタルカメラ、デジタルカムコーダなどの携帯用電子機器の小型化、薄型化のための革新的技術としてSiP(System in a Package)が広く使用されている。n個のチップを積層して一つのパッケージに搭載することにより、容易に実装面積をn分の1に縮小することができる。複数個のチップを横置き(Side by Side)で一つのパッケージに搭載することでも、大幅に実装面積を縮小化できる。
一方、システムLSI(SoC(System on a Chip))においては、素子の微細化により、小型化、高機能化、高性能化を実現してきた。しかし、製品の複雑さが増大しているのに反して、市場はより短い製品ライフサイクルを要求してきている。SoCソリューションは、サイズ、重量、電力の要求には対応できるが、機能単位でのコストと市場投入期間の増加という点では益々課題が増大している。非常に高度なSoCを新規に開発する場合に比べて、従来のSoCの組合せでシステムを実現出来るSiPは、開発コストも安価で、開発期間も短縮化できるメリットがある。
SiPを実現するための課題の一つにKGD(Known Good Die)がある。SiPに搭載するチップが性能や信頼性を保証されているかどうかは重要な問題である。複数のチップを搭載したSiPにおいては、中の一つのチップが不良になってもSiPは不良になり、他のチップも廃棄することになって非常に高価なものになる。KGDを保証するために、チップレベルやウェーハレベルのバーンイン技術も検討されているが、一部で適用されているだけである。そのため、KGDの替わりに、信頼性を保証されたパッケージを積層するPoP(Package on Package)技術が開発されている。PoPも広い意味でのSiPと考えてよい。
SiPは、MEMSやオプト部品のような異なる機能を持つ複数のチップ(パッケージ)を組み合わせて積層することで、システムやサブシステムを構成する複数の機能を提供できるが、このように複数のチップ(パッケージ)を積層する場合、放熱設計が課題である。積層チップ(パッケージ)数に依存して発熱量は増加するため、実装するシステムの放熱設計が非常に重要になる。
電子機器の放熱経路は伝導、対流、放射という基本要素で構成されている。現実にはこれらの要素が絡み合って多数の熱源が相互に影響を及ぼしあう複雑な状態となるが、電子機器の放熱経路を大雑把に表現すると、熱源(チップ)で発生した熱はまず、部品内部の熱伝導によって放熱部(パッケージ)に伝えられる。パッケージに達した熱の多くは周囲の空気へ対流によって伝達されるが、一部はリードを経由しプリント配線板に、また一部は放射により筐体へ伝えられる。プリント配線板に伝えられた熱は、徐々に内部空気に拡散しながら筐体へと伝導される。また、内部空気へ伝えられた熱のほとんどは換気口を通って外部へ放出されるが、一部は筐体へ伝達される。種々の経路を経て筐体に達した熱は、筐体表面へと抜けて、外部空気へ放散される。これがおおまかな電子機器の放熱経路である。電子機器の熱対策とは、これら放熱経路を構成する熱抵抗を最小化することに他ならない。
SiPのように、複数の発熱素子(チップ・パッケージ)を積層する構造の場合、間に挟まれた発熱素子からみた熱抵抗が非常に高くなるという課題がある。
近年、電子部品(発熱素子)の熱抵抗を効果的に減少するために、その代表的な冷却システムの1つとして、ヒートパイプを用いた半導体装置が提案されている(例えば、特許文献1、特許文献2、特許文献3、特許文献4参照)。
近年、電子部品(発熱素子)の熱抵抗を効果的に減少するために、その代表的な冷却システムの1つとして、ヒートパイプを用いた半導体装置が提案されている(例えば、特許文献1、特許文献2、特許文献3、特許文献4参照)。
ヒートパイプの内部は、密封された空洞部を備え、その空洞部に収容された作動流体の相変態と移動により熱の移動が行われる。ヒートパイプの作動の詳細は次の通りである。
ヒートパイプの吸熱側において、ヒートパイプを構成する容器の材質中を熱伝導して伝わってきた被冷却部品が発する熱を潜熱として吸収して、作動流体が蒸発し、その蒸気がヒートパイプの放熱側に移動する。放熱側においては、作動流体の蒸気は凝縮して潜熱を放出するとともに、再び液相状態に戻る。このように液相状態に戻った作動流体は再び吸熱側に移動(還流)する。このような作動流体の相変態や移動によって熱の移動が行われる。
ヒートパイプの吸熱側において、ヒートパイプを構成する容器の材質中を熱伝導して伝わってきた被冷却部品が発する熱を潜熱として吸収して、作動流体が蒸発し、その蒸気がヒートパイプの放熱側に移動する。放熱側においては、作動流体の蒸気は凝縮して潜熱を放出するとともに、再び液相状態に戻る。このように液相状態に戻った作動流体は再び吸熱側に移動(還流)する。このような作動流体の相変態や移動によって熱の移動が行われる。
上述のように、半導体装置ではヒートパイプを用いた効率的な熱抵抗の低下が求められている。
本技術においては、熱抵抗を低下させることが可能な半導体装置及び電子機器を提供するものである。
本技術の半導体装置は、第1の半導体素子と、第1の半導体素子上に配置された第2の半導体素子と、第1の半導体素子及び第2の半導体素子の少なくともいずれか一方に熱的に接続して配置されたヒートパイプとを備える。
また、本技術の電子機器は、マザーボードとマザーボード上に搭載された上記半導体装置と、マザーボード上に搭載され、半導体装置と熱的に接続された冷却部とを備える。
また、本技術の電子機器は、マザーボードとマザーボード上に搭載された上記半導体装置と、マザーボード上に搭載され、半導体装置と熱的に接続された冷却部とを備える。
上述の半導体装置によれば、積層された半導体素子に接してヒートパイプが配置されているため、半導体素子で発生する熱が効率よくヒートパイプに移動する。このため、半導体装置の熱抵抗が低下し、放熱性の高い半導体装置を構成することができる。
さらに、この半導体装置を備えることにより、熱抵抗が低く、放熱性の高い電子機器を構成することができる。
さらに、この半導体装置を備えることにより、熱抵抗が低く、放熱性の高い電子機器を構成することができる。
本技術によれば、熱抵抗を低下させることが可能な半導体装置及び電子機器を提供することができる。
以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
1.半導体装置の第1実施形態(PoP)
2.半導体装置の第2実施形態(基板内蔵ヒートパイプ)
3.半導体装置の第3実施の形態(チップスタック)
4.電子機器(マザーボード搭載)
なお、説明は以下の順序で行う。
1.半導体装置の第1実施形態(PoP)
2.半導体装置の第2実施形態(基板内蔵ヒートパイプ)
3.半導体装置の第3実施の形態(チップスタック)
4.電子機器(マザーボード搭載)
〈1.半導体装置の第1実施形態〉
半導体装置の第1実施形態について説明する。
図1に、第1実施形態の半導体装置の構成を示す。第1実施形態の半導体装置は、半導体素子が搭載された複数の半導体パッケージが、PoP(Package on Package)として積層されている。そして、積層された半導体パッケージの間にヒートパイプが配置された構成である。
半導体装置の第1実施形態について説明する。
図1に、第1実施形態の半導体装置の構成を示す。第1実施形態の半導体装置は、半導体素子が搭載された複数の半導体パッケージが、PoP(Package on Package)として積層されている。そして、積層された半導体パッケージの間にヒートパイプが配置された構成である。
図1に示す半導体装置について詳細に説明する。この半導体装置は、第1半導体パッケージ10、第2半導体パッケージ20、及び、第3半導体パッケージ30が、それぞれ電気的に接続されて積層されている。また、第1半導体パッケージ10と第2半導体パッケージ20との間に、平面型のヒートパイプ40が配置されている。このため、図1に示す半導体装置は、第2半導体パッケージ20上に平面型のヒートパイプ40が配置され、平面型のヒートパイプ40上に第1半導体パッケージ10が配置されている。
第1半導体パッケージ10は、基板12と、この基板12上に搭載された半導体素子11と、半導体素子11を被覆する封止材16とを備える。
基板12上には、半導体素子11とワイヤ15により接続される電極14が設けられている。そして、電極14以外の面に絶縁層13が形成されている。半導体素子11は、この絶縁層13上に配置されている。そして、半導体素子11、電極14及びワイヤ15を被覆して基板12上の全面が、封止材16により封止されている。
基板12上には、半導体素子11とワイヤ15により接続される電極14が設けられている。そして、電極14以外の面に絶縁層13が形成されている。半導体素子11は、この絶縁層13上に配置されている。そして、半導体素子11、電極14及びワイヤ15を被覆して基板12上の全面が、封止材16により封止されている。
また、基板12の半導体素子11の搭載面の裏面には、積層される第2半導体パッケージ20と接続するための電極17が設けられている。そして、この電極17上に設けられた層間接続バンプ18により、第1半導体パッケージ10と第2半導体パッケージ20とが電気的に接続されている。
さらに、基板12の半導体素子11の搭載面の裏面には、電極17上を除き、絶縁層19が形成されている。そして、この絶縁層19により第1半導体パッケージ10がヒートパイプ40と接続されている。
さらに、基板12の半導体素子11の搭載面の裏面には、電極17上を除き、絶縁層19が形成されている。そして、この絶縁層19により第1半導体パッケージ10がヒートパイプ40と接続されている。
第2半導体パッケージ20は、基板22と、基板22上に搭載された半導体素子21と、半導体素子21を被覆する封止材26とを備える。
基板22の半導体素子21の搭載面には、半導体素子21とワイヤ25で接続される電極24と、積層される第1半導体パッケージ10と接続するための電極27が設けられている。そして、電極24及び電極27の形成位置を除き、基板22上に絶縁層23が形成されている。半導体素子21は、この絶縁層23上に配置されている。封止材26は、半導体素子21、電極24及びワイヤ25を覆って設けられている。そして、封止材26に接して、ヒートパイプ40が第2半導体パッケージ20に接続されている。
基板22の半導体素子21の搭載面には、半導体素子21とワイヤ25で接続される電極24と、積層される第1半導体パッケージ10と接続するための電極27が設けられている。そして、電極24及び電極27の形成位置を除き、基板22上に絶縁層23が形成されている。半導体素子21は、この絶縁層23上に配置されている。封止材26は、半導体素子21、電極24及びワイヤ25を覆って設けられている。そして、封止材26に接して、ヒートパイプ40が第2半導体パッケージ20に接続されている。
電極27は層間接続バンプ18に接続され、第1半導体パッケージ10の電極17と、第2半導体パッケージ20の電極27とが電気的に接続されている。
また、基板22の半導体素子21の搭載面の裏面には、積層される第3半導体パッケージ30と接続するための電極28が設けられている。そして、電極28の形成位置を除き、基板22上に絶縁層23が形成されている。電極28上に設けられた層間接続バンプ29により、第2半導体パッケージ20と第3半導体パッケージ30とが電気的に接続されている。
また、基板22の半導体素子21の搭載面の裏面には、積層される第3半導体パッケージ30と接続するための電極28が設けられている。そして、電極28の形成位置を除き、基板22上に絶縁層23が形成されている。電極28上に設けられた層間接続バンプ29により、第2半導体パッケージ20と第3半導体パッケージ30とが電気的に接続されている。
第3半導体パッケージ30は、基板32と、基板32上に搭載された半導体素子31と、半導体素子31を被覆する封止材36と、基板32の半導体素子31搭載面の裏面に形成された外部接続用の電極38とを備える。
基板32の半導体素子31の搭載面には、半導体素子31とワイヤ35で接続される電極34と、積層される第2半導体パッケージ20と接続するための電極37が設けられている。そして、電極34及び電極37の形成位置を除き、基板32上に絶縁層33が形成されている。半導体素子31は、この絶縁層33上に配置されている。封止材36は、半導体素子31、電極34及びワイヤ35を覆って設けられている。
基板32の半導体素子31の搭載面には、半導体素子31とワイヤ35で接続される電極34と、積層される第2半導体パッケージ20と接続するための電極37が設けられている。そして、電極34及び電極37の形成位置を除き、基板32上に絶縁層33が形成されている。半導体素子31は、この絶縁層33上に配置されている。封止材36は、半導体素子31、電極34及びワイヤ35を覆って設けられている。
電極37は層間接続バンプ29に接続され、第2半導体パッケージ20の電極28と、第3半導体パッケージ30の電極37とが電気的に接続されている。
また、基板32の半導体素子31の搭載面の裏面には、半導体装置の外部接続用の電極38が設けられている。そして、電極38を除き、基板32上に絶縁層33が形成されている。電極38上に外部接続バンプ39が設けられ、半導体装置が外部機器に電気的に接続される。
また、基板32の半導体素子31の搭載面の裏面には、半導体装置の外部接続用の電極38が設けられている。そして、電極38を除き、基板32上に絶縁層33が形成されている。電極38上に外部接続バンプ39が設けられ、半導体装置が外部機器に電気的に接続される。
図1に示す半導体装置では、積層された第1半導体パッケージ10と第2半導体パッケージ20との層間に、平面型のヒートパイプ40が配置されている。
図1の半導体装置に適用されるヒートパイプ40の平面形状を図2に示す。
図2に示すように、ヒートパイプ40は平面型であり、厚さは1mm以下が好ましい。ヒートパイプ40の半導体パッケージの搭載面を領域42で示す。また、第2半導体パッケージとの接触面を領域43で示す。
半導体装置は、ヒートパイプ40の吸熱部上に配置される。そして、ヒートパイプ40の放熱部は、図示しないヒートシンク等の冷却部に接続される。
図1の半導体装置に適用されるヒートパイプ40の平面形状を図2に示す。
図2に示すように、ヒートパイプ40は平面型であり、厚さは1mm以下が好ましい。ヒートパイプ40の半導体パッケージの搭載面を領域42で示す。また、第2半導体パッケージとの接触面を領域43で示す。
半導体装置は、ヒートパイプ40の吸熱部上に配置される。そして、ヒートパイプ40の放熱部は、図示しないヒートシンク等の冷却部に接続される。
ヒートパイプ40には、第1半導体パッケージ10と第2半導体パッケージ20とを電気的に接続する層間接続バンプ18が配置されるための、孔部41が設けられている。ヒートパイプ40の孔部41は、半導体装置が搭載される領域42内に形成される。
ヒートパイプ40は、例えば、底板上に網状ウィックを配置し、さらに、上板を網状ウィックが挟まれるように配置した後、周囲を溶接又は熱シール等で溶着してヒートパイプ容器を作製する。そして、薄板により形成されたヒートパイプ容器の孔部41となる位置に、パンチング等で穴をあけ、穴の周囲を溶着する。さらに、容器内に作動流体を収容することにより、孔部41を有する平面型のヒートパイプ40を形成することができる。
第2半導体パッケージ20は、封止材26を介してヒートパイプ40と接続されている。ヒートパイプ40は、吸熱部が第2半導体パッケージ20の封止材26の全面に接触する位置に配置されている。このため、発熱量が大きい半導体素子21は、封止材26を介してヒートパイプ40に接続される。封止材26は、半導体素子21の全面を覆って設けられているため、封止材26の上面全域に接続されたヒートパイプ40は、発熱部である半導体素子21の全面に配置される。このように、半導体素子21で発生した熱が封止材26に拡散し、ヒートパイプ40に移動する。つまり、第2半導体パッケージ20では、半導体素子21が、封止材26を介してヒートパイプ40に熱的に接続された構成である。
ヒートパイプ40が平面型であり、第2半導体パッケージ20の半導体素子21の全面を覆うように配置されることにより、吸熱部の接触面が大きくなり、半導体素子からの熱を効果的に移動させることができる。
また、第1半導体パッケージ10は、半導体素子11が基板12、絶縁層13,19を介して、ヒートパイプ40と熱的に接続されている。半導体素子11で発生した熱は、絶縁層13,19や基板12を介して、ヒートパイプ40に移動する。ヒートパイプ40は、電極17の形成部を除き、絶縁層19のほぼ全面に接続されている。このように、平面型のヒートパイプ40を、第1半導体パッケージ10のほぼ全面に接続することにより、接触面積が大きくなり、効率よく熱移動が行われる。
また、第3半導体パッケージ30においても、搭載された半導体素子31で発生した熱が、第2半導体パッケージ20を介してヒートパイプ40に移動する。
また、第3半導体パッケージ30においても、搭載された半導体素子31で発生した熱が、第2半導体パッケージ20を介してヒートパイプ40に移動する。
半導体装置の最上層に配置された第1半導体パッケージ10の場合には、上面が開放されているため、上面から放熱されやすい。同様に、最下層の第3半導体パッケージ30の場合には、下面が開放されているため、下面から放熱されやすい。これに対し、中間層に積層されている第2半導体パッケージ20は、上下面ともに発熱量の大きい半導体素子11,31を搭載した第1,3半導体パッケージ10,30が配置され、狭い側面のみが開放されている。このように、積層構造の半導体装置では、中間層に配置された半導体素子は、放熱経路が他の半導体パッケージを介するため、熱抵抗が大きくなる。
このため、熱抵抗が大きい半導体パッケージに接触するようにヒートパイプ40を配置することにより、この半導体パッケージの熱抵抗を下げることができる。従って、複数の半導体パッケージが積層された半導体装置において、半導体パッケージ間にヒートパイプを配置することにより、半導体装置全体の熱抵抗を下げることができ、効果的な放熱が可能となる。
このため、熱抵抗が大きい半導体パッケージに接触するようにヒートパイプ40を配置することにより、この半導体パッケージの熱抵抗を下げることができる。従って、複数の半導体パッケージが積層された半導体装置において、半導体パッケージ間にヒートパイプを配置することにより、半導体装置全体の熱抵抗を下げることができ、効果的な放熱が可能となる。
また、積層された半導体パッケージ間の導通を取るために、ヒートパイプ40の孔部41内に上下のパッケージを電気的に接続するための導体が配置される。このように、ヒートパイプ40に孔部41が設けられることにより、半導体パッケージ間の接続に影響を与えずに、平面型のヒートパイプ40を配置することができる。そして、平面型のヒートパイプを用いて、発熱量の大きい半導体素子の全面に熱的な接続を設けることにより、熱移動を効果的に行うことができる。
なお、半導体装置に搭載される半導体素子としては、例えばCPU、メモリ、CMOSイメージセンサ、アナログ回路、ロジック回路、MEMS等のセンサ、及び、受動素子等に適用される集積回路(Integrated Circuit、IC)を用いることができる。
また、図には示していないが、第2半導体パッケージと、第3半導体パッケージとの間にもヒートパイプを配置することも可能である。このように、複数のヒートパイプが配置されていてもよい。さらに、孔部を有する平面型のヒートパイプに替わり、半導体パッケージ間にパイプ状のヒートパイプを配置して半導体装置を構成することもできる。この場合にも、中間層に配置された半導体素子の熱抵抗を低下させることができるため、半導体装置の効果的な放熱が可能となる。
[変形例1]
次に、上述の第1実施形態の半導体装置の変形例について説明する。図3に、変形例の半導体装置の構成を示す。変形例の半導体装置は、ヒートパイプの構成と配置のみが第1実施形態と異なり、他の構成は第1実施形態と同様である。このため、ヒートパイプ以外の構成の説明は省略する。
次に、上述の第1実施形態の半導体装置の変形例について説明する。図3に、変形例の半導体装置の構成を示す。変形例の半導体装置は、ヒートパイプの構成と配置のみが第1実施形態と異なり、他の構成は第1実施形態と同様である。このため、ヒートパイプ以外の構成の説明は省略する。
図3に示すように、変形例の半導体装置では、ヒートパイプ45が、第1半導体パッケージ10上に配置されている。このため、ヒートパイプ45は、第1半導体パッケージ10の封止材16を介して、半導体素子11と熱的に接続されている。
ヒートパイプ45は、平面型であり、第1半導体パッケージ10の全面を吸熱部が覆うように接続されている。このため、第1半導体パッケージ10の全面から、ヒートパイプ45への吸熱が可能となり、効果的な放熱が可能となる。
また、変形例の構成の場合には、パッケージ間にヒートパイプ45を配置していないため、ヒートパイプ45に導通用の孔部を設ける必要はない。さらに、変形例の半導体装置は、第1実施形態の半導体装置のように、半導体パッケージ間にヒートパイプを配置した構成と組み合わせて使用してもよい。
ヒートパイプ45は、平面型であり、第1半導体パッケージ10の全面を吸熱部が覆うように接続されている。このため、第1半導体パッケージ10の全面から、ヒートパイプ45への吸熱が可能となり、効果的な放熱が可能となる。
また、変形例の構成の場合には、パッケージ間にヒートパイプ45を配置していないため、ヒートパイプ45に導通用の孔部を設ける必要はない。さらに、変形例の半導体装置は、第1実施形態の半導体装置のように、半導体パッケージ間にヒートパイプを配置した構成と組み合わせて使用してもよい。
〈2.半導体装置の第2実施形態(基板内蔵ヒートパイプ)〉
次に、半導体装置の第2実施形態について説明する。第2実施形態の半導体装置は、半導体素子が、シリコン貫通電極(TSV:Through silicon via)により3次元実装されたチップスタックを構成する。そして、ヒートパイプが内蔵された基板上に、チップスタックが搭載される。
次に、半導体装置の第2実施形態について説明する。第2実施形態の半導体装置は、半導体素子が、シリコン貫通電極(TSV:Through silicon via)により3次元実装されたチップスタックを構成する。そして、ヒートパイプが内蔵された基板上に、チップスタックが搭載される。
図4に、第2実施形態の半導体装置の構成を示す。この半導体装置は、基板50と、基板50上に搭載された4つの半導体素子60からなるチップスタックとを備える。
基板50は、絶縁層と配線とが積層された多層基板である。基板50内は、配線55と絶縁層57とが積層されて複数の配線層が形成されている。そして、半導体素子60の搭載面には、配線55とビア56で接続された電極54と、電極54を開口するソルダーレジスト層53が形成されている。されに、半導体素子60の搭載面の裏面には、外部接続電極58とソルダーレジスト層59とが形成されている。
基板50は、絶縁層と配線とが積層された多層基板である。基板50内は、配線55と絶縁層57とが積層されて複数の配線層が形成されている。そして、半導体素子60の搭載面には、配線55とビア56で接続された電極54と、電極54を開口するソルダーレジスト層53が形成されている。されに、半導体素子60の搭載面の裏面には、外部接続電極58とソルダーレジスト層59とが形成されている。
そして、基板50の表面のソルダーレジスト層53と、最表面側に形成された配線55との間の絶縁層57中に、ヒートパイプ51が配置されている。ヒートパイプ51は、図2に示す第1実施形態と同じ平面型であり、ビア56が配置される導体接続用の孔部52が設けられている。また、図2に示す半導体パッケージの搭載領域と同様に、半導体素子60の搭載面の全面が、平面型のヒートパイプ51の吸熱部に配置される。
半導体素子60は、複数のTSV61を備える。そして、TSV61と、TSV61同士が接続するために半導体素子60の表面に形成された電極62とが接続することにより、複数の半導体素子60によるチップスタックが構成されている。また、TSV61により、積層された半導体素子60の相互の回路接続が行われている。
さらに、チップスタックの最下層の半導体素子60のTSV61がバンプ63に接続されている。そして、バンプ63を介して、半導体素子60と基板50の電極54とが接続されている。
さらに、チップスタックの最下層の半導体素子60のTSV61がバンプ63に接続されている。そして、バンプ63を介して、半導体素子60と基板50の電極54とが接続されている。
上述の構成によれば、半導体素子60の搭載面の全域に接して平面型のヒートパイプ51の吸熱部が配置される。このため、半導体素子60とヒートパイプ51との熱的な接続が広範囲で行われ、半導体素子60からの熱を効果的に移動させることができる。従って、放熱性に優れた半導体装置を構成することができる。
また、基板50内にヒートパイプ51を内蔵することにより、基板50上にチップスタックを搭載するのみで、放熱性に優れた半導体装置を構成することができる。
また、基板50内にヒートパイプ51を内蔵することにより、基板50上にチップスタックを搭載するのみで、放熱性に優れた半導体装置を構成することができる。
さらに、ヒートパイプ51に孔部52が設けられることにより、ヒートパイプ51を挟む配線層間の導体接続が可能となる。このため、基板50内に配線層が積層された構成において、配線層間での導体接続が形成されている基板に対しても、ヒートパイプ51を適用することが可能となる。従って、ヒートパイプ51に孔部52が設けられることにより、半導体素子60を搭載する基板の設計自由度に影響を与えずに、ヒートパイプ51を配置する構成が可能となる。特に、ヒートパイプ51による半導体装置の放熱性の向上には、半導体素子60が搭載される面の最表面側にヒートパイプ51を配置することが好ましい。ヒートパイプ51が孔部を有することにより、基板50内の配線構造にかかわらずヒートパイプ51を任意の位置に配置することができる。
[変形例2]
次に、上述の第2実施形態の半導体装置の変形例について説明する。図5に変形例の半導体装置の構成を示す。変形例の半導体装置は、ヒートパイプを内蔵した基板の両面にチップスタックが搭載された構成である。
次に、上述の第2実施形態の半導体装置の変形例について説明する。図5に変形例の半導体装置の構成を示す。変形例の半導体装置は、ヒートパイプを内蔵した基板の両面にチップスタックが搭載された構成である。
図5に示すように、変形例の半導体装置は、パッケージ基板64上に、半導体装置が搭載されている。半導体装置は、ヒートパイプ71を内蔵した基板70の両面に、半導体素子65が積層されたチップスタック68,69が搭載されている構成である。
基板70は、絶縁層77の両面に電極74,76や図示しない配線等が形成された両面基板である。そして、電極74等を覆ってソルダーレジスト層73が形成され、電極76を覆ってソルダーレジスト層75が形成されている。また、両面に形成された電極74と電極76とは、ビア78により基板70内で接続されている。
基板70の第1面(上面)側には、複数の半導体素子65がTSV66により3次元実装されたチップスタック68が搭載される。同様に、基板70の第2面(下面)側には、複数の半導体素子65からなるチップスタック69が搭載される。また、TSV66と、半導体素子65の表面に形成された電極67とが接続することにより、チップスタック68,69を構成する半導体素子65の相互の回路接続が行われている。
さらに、チップスタック68,69は、基板70側に配置された半導体素子65のTSV66がバンプ79に接続されている。そして、バンプ79を介して、チップスタック68,69と基板70の電極74,76とが接続されている。
さらに、チップスタック68,69は、基板70側に配置された半導体素子65のTSV66がバンプ79に接続されている。そして、バンプ79を介して、チップスタック68,69と基板70の電極74,76とが接続されている。
そして、基板70の絶縁層77内にヒートパイプ71が配置されている。ヒートパイプ71は、図2に示す第1実施形態と同じく平面型であり、ビア78が配置される導体接続用の孔部72が設けられている。また、図2に示す半導体パッケージの搭載領域と同様に、チップスタック68,69の搭載面の全面が、平面型のヒートパイプ71の吸熱部に配置される。
上述の変形例の半導体装置の構成によれば、チップスタック68,69の間にヒートパイプ71を内蔵する基板70が配置されている。このため、積層された半導体素子65の層間にヒートパイプ71が配置された構成となる。積層された半導体素子65は、上述の第1実施形態で説明したように、最外層に配置された半導体素子65よりも、中間層に形成された半導体素子65の方が、熱抵抗が大きい。このように、熱抵抗が大きい中間層の半導体素子65に接触するようにヒートパイプ71を内蔵する基板70を配置することにより、半導体装置全体の熱抵抗を下げることができる。従って、複数の半導体素子65が積層された半導体装置において、ヒートパイプ71を内蔵する基板70を配置することにより、効果的な放熱が可能となる。
なお、第2実施形態の半導体装置と、変形例の半導体装置とを組み合わせることもできる。例えば、変形例で半導体装置が搭載されているパッケージ基板に、第2実施形態のヒートパイプ内蔵基板を適用することも可能である。
また、変形例の構成において、多層基板を用いてヒートパイプを複数配置することもできる。この場合には、基板内のチップスタックの搭載面に近い位置にヒートパイプを配置する。
さらに、第2実施形態のヒートパイプ内蔵基板を、第1実施形態のように半導体パッケージが積層された構成の半導体装置にも適用できる。例えば、図1に示す構成において、平面型のヒートパイプに替えて、ヒートパイプ内蔵基板を配置してもよい。また、ヒートパイプ内蔵基板上に、半導体パッケージを積層して半導体装置を構成してもよい。
また、変形例の構成において、多層基板を用いてヒートパイプを複数配置することもできる。この場合には、基板内のチップスタックの搭載面に近い位置にヒートパイプを配置する。
さらに、第2実施形態のヒートパイプ内蔵基板を、第1実施形態のように半導体パッケージが積層された構成の半導体装置にも適用できる。例えば、図1に示す構成において、平面型のヒートパイプに替えて、ヒートパイプ内蔵基板を配置してもよい。また、ヒートパイプ内蔵基板上に、半導体パッケージを積層して半導体装置を構成してもよい。
〈3.半導体装置の第3実施の形態(チップスタック)〉
次に、半導体装置の第3実施形態について説明する。第3実施形態は、半導体素子が積層されたチップスタックに、平面型のヒートパイプを適用した構成である。
次に、半導体装置の第3実施形態について説明する。第3実施形態は、半導体素子が積層されたチップスタックに、平面型のヒートパイプを適用した構成である。
図6に、第3実施形態の半導体装置の構成を示す。半導体装置は、パッケージ基板86上に、半導体素子80が積層されたチップスタック85が搭載された構成である。そして、積層された半導体素子80の間に平面型のヒートパイプが配置された構成である。
半導体素子80は、複数のTSV81を備える。そして、TSV81と、TSV81同士が接続するために半導体素子80の表面に形成された電極82とが接続することにより、複数の半導体素子80によるチップスタック85が構成されている。また、TSV81により、積層された半導体素子80の相互の回路接続が行われている。
さらに、チップスタック85の最下層の半導体素子80のTSV81がパッケージ基板86の図示しない回路等に接続され、半導体素子80とパッケージ基板86とが接続されている。
さらに、チップスタック85の最下層の半導体素子80のTSV81がパッケージ基板86の図示しない回路等に接続され、半導体素子80とパッケージ基板86とが接続されている。
ヒートパイプ83は、チップスタック85の2層目の半導体素子80と3層目の半導体素子80との間に配置されている。ヒートパイプ83は、図2に示す第1実施形態と同じ平面型であり、TSV81間を接続する電極82が配置される導体接続用の孔部84が設けられている。また、図2に示す半導体パッケージの搭載領域と同様に、チップスタック85の搭載面の全面が、平面型のヒートパイプ83の吸熱部に配置される。
上述の構成によれば、半導体素子80の搭載面の全域に接して平面型のヒートパイプ51の吸熱部が配置される。このため、半導体素子80と吸熱部とが、広い面積で直接接続される。従って、半導体素子80からの熱を効果的に移動させることができる。
また、ヒートパイプ83に孔部84が設けられていることにより、孔部84内に半導体素子80同士を接続する電極82を配置でき、ヒートパイプ83を挟む半導体素子80同士の導体接続が可能となる。このため、チップスタックにおいて熱抵抗が大きい中間層に積層された半導体素子80と接する位置にヒートパイプを配置することができる。このため、半導体装置全体の熱抵抗を低下させ、半導体装置の効率的な放熱が可能となる。
また、ヒートパイプ83に孔部84が設けられていることにより、孔部84内に半導体素子80同士を接続する電極82を配置でき、ヒートパイプ83を挟む半導体素子80同士の導体接続が可能となる。このため、チップスタックにおいて熱抵抗が大きい中間層に積層された半導体素子80と接する位置にヒートパイプを配置することができる。このため、半導体装置全体の熱抵抗を低下させ、半導体装置の効率的な放熱が可能となる。
なお、配置するヒートパイプの数、ヒートパイプを配置する位置は任意である。例えば、複数の半導体素子の層間にヒートパイプを配置してもよい。さらに、チップスタック上に孔部が形成されていない平面型のヒートパイプを配置することもできる。さらに、平面型のヒートパイプに替わり、チップスタックの層間やチップスタック上にパイプ状のヒートパイプを配置して半導体装置を構成することもできる。
また、上述の第2実施形態及び第3実施形態の説明では、TSVによる半導体素子のチップスタックを搭載する半導体装置について説明したが、TSV以外の手法により接続されたチップスタックや、半導体素子を単独で基板に搭載させることも可能である。さらに、上述の実施形態において、積層させる半導体パッケージや半導体素子の数は、任意の構成とすることができる。
〈4.電子機器(マザーボード搭載)〉
次に、上述の半導体装置を備える電子機器の実施形態について説明する。
上述の半導体装置は、例えば、CPU、メモリ、CMOSイメージセンサ、アナログ回路、ロジック回路、MEMS等のセンサを有する半導体装置を備える電子機器に適用することができる。図7に、上述のヒートパイプを備える半導体装置を電子機器に適用した場合の概略構成を示す。
次に、上述の半導体装置を備える電子機器の実施形態について説明する。
上述の半導体装置は、例えば、CPU、メモリ、CMOSイメージセンサ、アナログ回路、ロジック回路、MEMS等のセンサを有する半導体装置を備える電子機器に適用することができる。図7に、上述のヒートパイプを備える半導体装置を電子機器に適用した場合の概略構成を示す。
図7Aは、電子機器の要部の構成を示す平面図であり、図7Bは図7Aに示す構成の断面図である。この電子機器は、マザーボード90に搭載された半導体装置91と、冷却部93とを備える。半導体装置91は、上述の各実施形態及び変形例に示す半導体装置を適用することができる。このため、半導体装置91は、半導体素子がヒートパイプ92の吸熱部92Aと熱的に接続されている。
半導体装置91のヒートパイプ92の放熱部92Bは、冷却部93に接続されている。冷却部93は、ヒートパイプ92の放熱部92Bと接続するヒートシンク94と、このヒートシンク94上に配置された冷却ファン95とからなる。このように、半導体装置91と冷却部93とが、ヒートパイプ92により熱的に接続された構成となる。
上述の電子機器によれば、半導体装置91で発生する熱がヒートパイプ95の吸熱部92Aで吸収される。そして、吸収された熱が、ヒートパイプ92の吸熱部92Aから放熱部92Bに移動し、ヒートパイプ92の放熱部92Bに接続された冷却部93により、効率的に放熱される。このため、熱抵抗が低く、放熱性に優れた電子機器を提供することができる。
本技術において電子機器の構成は、上述の図7に示す構成に限定されず、本技術に係わる半導体装置を備える構成であれば、図7に示す以外の構成とすることも可能である。
なお、本開示は以下のような構成も取ることができる。
(1)第1の半導体素子と、前記第1の半導体素子上に配置された第2の半導体素子と、前記第1の半導体素子及び前記第2の半導体素子の少なくともいずれか一方に熱的に接続して配置されたヒートパイプと、を備える半導体装置。
(2)前記第1の半導体素子と前記第2の半導体素子との間に前記ヒートパイプが配置されている(1)に記載の半導体装置。
(3)前記ヒートパイプが、孔部が形成された平面型のヒートパイプである(1)又は(2)に記載の半導体装置。
(4)前記孔部内に、前記第1の半導体素子と前記第2の半導体素子とを接続する導体が形成されている(3)に記載の半導体装置。
(5)前記第1の半導体素子及び前記第2の半導体素子の全面と接触する位置に前記ヒートパイプの吸熱部が配置されている(3)又は(4)に記載の半導体装置。
(6)前記ヒートパイプが内蔵された多層基板上に、前記第1の半導体素子及び前記第2の半導体素子が搭載されている(1)から(5)のいずれかに記載の半導体装置。
(7)前記多層基板の両面に前記第1の半導体素子及び前記第2の半導体素子が搭載されている(6)に記載の半導体装置。
(8)前記第1の半導体素子及び前記第2の半導体素子が貫通電極を備え、前記貫通電極により3次元実装されたチップスタック内に前記ヒートパイプが配置されている(2)から(5)のいずれかに半導体装置。
(9)半導体素子と、前記半導体素子上に配置された平面型のヒートパイプと、を備える半導体装置。
(10)マザーボードと、前記マザーボード上に搭載された上記(1)から(9)のいずれかに記載の半導体装置と、前記マザーボード上に搭載され、前記半導体装置と熱的に接続された冷却部と、を備え、前記ヒートパイプの放熱部が、前記冷却部に接続されている電子機器。
(1)第1の半導体素子と、前記第1の半導体素子上に配置された第2の半導体素子と、前記第1の半導体素子及び前記第2の半導体素子の少なくともいずれか一方に熱的に接続して配置されたヒートパイプと、を備える半導体装置。
(2)前記第1の半導体素子と前記第2の半導体素子との間に前記ヒートパイプが配置されている(1)に記載の半導体装置。
(3)前記ヒートパイプが、孔部が形成された平面型のヒートパイプである(1)又は(2)に記載の半導体装置。
(4)前記孔部内に、前記第1の半導体素子と前記第2の半導体素子とを接続する導体が形成されている(3)に記載の半導体装置。
(5)前記第1の半導体素子及び前記第2の半導体素子の全面と接触する位置に前記ヒートパイプの吸熱部が配置されている(3)又は(4)に記載の半導体装置。
(6)前記ヒートパイプが内蔵された多層基板上に、前記第1の半導体素子及び前記第2の半導体素子が搭載されている(1)から(5)のいずれかに記載の半導体装置。
(7)前記多層基板の両面に前記第1の半導体素子及び前記第2の半導体素子が搭載されている(6)に記載の半導体装置。
(8)前記第1の半導体素子及び前記第2の半導体素子が貫通電極を備え、前記貫通電極により3次元実装されたチップスタック内に前記ヒートパイプが配置されている(2)から(5)のいずれかに半導体装置。
(9)半導体素子と、前記半導体素子上に配置された平面型のヒートパイプと、を備える半導体装置。
(10)マザーボードと、前記マザーボード上に搭載された上記(1)から(9)のいずれかに記載の半導体装置と、前記マザーボード上に搭載され、前記半導体装置と熱的に接続された冷却部と、を備え、前記ヒートパイプの放熱部が、前記冷却部に接続されている電子機器。
10,20,30 第1半導体パッケージ、11,21,31,60,65,80 半導体素子、12,22,32,50,70 基板、13,19,23,33,57,77 絶縁層、14,17,24,27,28,34,37,38,54,62,74,76,82 電極、15,25,35 ワイヤ、16,26,36 封止材、18,29 層間接続バンプ、39 外部接続バンプ、40,45,51,71,83,92 ヒートパイプ、41,52,72,84 孔部、42,43 領域、53,59,73,75 ソルダーレジスト層、55 配線、56,78 ビア、58 外部接続電極、61,66,81 TSV、63,79 バンプ、64,86 パッケージ基板、68,69,85 チップスタック、90 マザーボード、91 半導体装置、92A 吸熱部、92B 放熱部、93 冷却部、94 ヒートシンク、95 冷却ファン
Claims (10)
- 第1の半導体素子と、
前記第1の半導体素子上に配置された第2の半導体素子と、
前記第1の半導体素子及び前記第2の半導体素子の少なくともいずれか一方に熱的に接続して配置されたヒートパイプと、を備える
半導体装置。 - 前記第1の半導体素子と前記第2の半導体素子との間に前記ヒートパイプが配置されている請求項1に記載の半導体装置。
- 前記ヒートパイプが、孔部が形成された平面型のヒートパイプである請求項1に記載の半導体装置。
- 前記孔部内に、前記第1の半導体素子と前記第2の半導体素子とを接続する導体が形成されている請求項3に記載の半導体装置。
- 前記第1の半導体素子及び前記第2の半導体素子の全面と接触する位置に前記ヒートパイプの吸熱部が配置されている請求項3に記載の半導体装置。
- 前記ヒートパイプが内蔵された多層基板上に、前記第1の半導体素子及び前記第2の半導体素子が搭載されている請求項1に記載の半導体装置。
- 前記多層基板の両面に前記第1の半導体素子及び前記第2の半導体素子が搭載されている請求項6に記載の半導体装置。
- 前記第1の半導体素子及び前記第2の半導体素子が貫通電極を備え、前記貫通電極により3次元実装されたチップスタック内に前記ヒートパイプが配置されている請求項2に記載の半導体装置。
- 半導体素子と、
前記半導体素子上に配置された平面型のヒートパイプと、を備える
半導体装置。 - マザーボードと、
前記マザーボード上に搭載された半導体装置と、
前記マザーボード上に搭載され、前記半導体装置と熱的に接続された冷却部と、を備え、
前記半導体装置が、積層された複数の半導体素子と、吸熱部が前記半導体素子に熱的に接触して配置されたヒートパイプとからなり、
前記ヒートパイプの放熱部が、前記冷却部に接続されている
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012051428A JP2013187361A (ja) | 2012-03-08 | 2012-03-08 | 半導体装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012051428A JP2013187361A (ja) | 2012-03-08 | 2012-03-08 | 半導体装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013187361A true JP2013187361A (ja) | 2013-09-19 |
Family
ID=49388552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012051428A Pending JP2013187361A (ja) | 2012-03-08 | 2012-03-08 | 半導体装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013187361A (ja) |
-
2012
- 2012-03-08 JP JP2012051428A patent/JP2013187361A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6968207B2 (ja) | 電気的機能的熱伝達構造体を有する半導体デバイスアセンブリ | |
US9818625B2 (en) | Stacked semiconductor die assemblies with thermal spacers and associated systems and methods | |
JP5807220B2 (ja) | インターポーザ及びそれを用いた半導体モジュール | |
EP2780939B1 (en) | Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods | |
CN104701287B (zh) | 具有热点热管理部件的3dic封装 | |
JP6339222B2 (ja) | 改良された熱性能を有する積層半導体ダイアセンブリならびに関連するシステムおよび方法 | |
WO2012091044A1 (ja) | 半導体デバイス・電子部品の実装構造 | |
JP5984276B2 (ja) | 装置および方法 | |
JP3655242B2 (ja) | 半導体パッケージ及び半導体実装装置 | |
TWI506743B (zh) | 半導體裝置的熱能管理結構及其製造方法 | |
JP5413971B2 (ja) | 電子部品実装装置及びその製造方法 | |
KR101477323B1 (ko) | 적층형 반도체 장치 | |
TWI508238B (zh) | 晶片散熱系統 | |
JP2012253104A (ja) | インターポーザを用いた積層モジュールの実装構造 | |
TW201442203A (zh) | 層疊封裝結構 | |
TWI475651B (zh) | 半導體裝置與相關方法 | |
JP2013187361A (ja) | 半導体装置及び電子機器 | |
WO2018095233A1 (zh) | 半导体结构及其形成方法、封装结构及其形成方法 | |
JP5799360B2 (ja) | 積層モジュール及びそれに用いるインターポーザ | |
CN101236938A (zh) | 芯片封装模块的散热方法及构造 | |
JP2010258254A (ja) | 半導体装置 | |
JP2017004997A (ja) | 半導体装置 | |
CN111696935B (zh) | 一种设有散热件的叠层封装结构 | |
JP2020088213A (ja) | 半導体パッケージ | |
JP2012253107A (ja) | 積層モジュール及びそれに用いるインターポーザ |