JP2013171926A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2013171926A
JP2013171926A JP2012034069A JP2012034069A JP2013171926A JP 2013171926 A JP2013171926 A JP 2013171926A JP 2012034069 A JP2012034069 A JP 2012034069A JP 2012034069 A JP2012034069 A JP 2012034069A JP 2013171926 A JP2013171926 A JP 2013171926A
Authority
JP
Japan
Prior art keywords
semiconductor chip
back surface
connection member
semiconductor chips
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012034069A
Other languages
English (en)
Inventor
Kohei Fujiwara
康平 藤原
Koji Kondo
宏司 近藤
Kazuo Tada
和夫 多田
Yoshihiko Shiraishi
芳彦 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012034069A priority Critical patent/JP2013171926A/ja
Publication of JP2013171926A publication Critical patent/JP2013171926A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251Disposition
    • H01L2224/2518Disposition being disposed on at least two different sides of the body, e.g. dual array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】半導体チップの反りを抑制することができる電子部品を提供する。
【解決手段】主表面に表面電極11、12、21を有する半導体チップ10、20と、半導体チップ10、20を封止する封止部材30と、封止部材のうち半導体チップの主表面側に配置され、表面電極11、12、21と電気的に接続される表面接続部材31、32、35と、封止部材30のうち半導体チップ10、20の主表面と反対側の裏面側に配置され、半導体チップを基準として表面接続部材31、32、35と同じ形状とされた裏面接続部材33、34、36とを備える。これによれば、半導体チップ10、20の主表面側から表面接続部材31、32、35によって印加される応力と、半導体チップ10、20の裏面側から裏面接続部材33、34、36によって印加される応力とがばらつくことを抑制することができ、半導体チップ10、20が反ることを抑制することができる。
【選択図】図1

Description

本発明は、半導体チップが封止部材の内部に封止されてなる電子部品に関するものである。
従来より、例えば、特許文献1には、絶縁ゲートバイポーラトランジスタ(以下では、単にIGBTという)等が形成された半導体チップが熱可塑性樹脂等で構成される封止部材の内部に封止されてなる電子部品が提案されている。
具体的には、半導体チップは、主表面側にゲート電極およびエミッタ電極を有し、裏面側にコレクタ電極を有している。そして、封止部材には、半導体チップの主表面側の部分にゲート電極と電気的に接続される接続部材およびエミッタ電極と電気的に接続される接続部材が配置されている。また、封止部材のうち半導体チップの裏面側の部分にコレクタ電極と電気的に接続される接続部材が配置されている。そして、封止部材における半導体チップの主表面側および裏面側の表面には配線部が形成されており、各配線部は接続部材を介して各電極と電気的に接続されている。
特開2011−222553号公報
しかしながら、上記電子部品では、ゲート電極およびエミッタ電極と接続される接続部材と、コレクタ電極と電気的に接続される接続部材との形状が互いに異なっている。このため、使用環境の温度が変化するような場合には、半導体チップの主表面側に位置する接続部材から半導体チップに印加される応力と、半導体チップの裏面側に位置する接続部材から半導体チップに印加される応力とが異なり、半導体チップが反ってしまう。このため、半導体チップが破壊されたり、半導体チップの特性変動が発生してしまうという問題がある。
本発明は上記点に鑑みて、半導体チップの反りを抑制することができる電子部品を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、主表面に表面電極(11、12、21)を有する半導体チップ(10、20)と、半導体チップを封止する封止部材(30)と、封止部材のうち半導体チップの主表面側に配置され、表面電極と電気的に接続される表面接続部材(31、32、35)と、封止部材のうち半導体チップの主表面と反対側の裏面側に配置され、半導体チップを基準として表面接続部材と同じ形状とされた裏面接続部材(33、34、36)と、を備えていることを特徴としている。
これによれば、半導体チップの主表面側および裏面側に同じ形状の接続部材が配置されている。このため、半導体チップの主表面側から表面接続部材によって印加される応力と、半導体チップの裏面側から裏面接続部材によって印加される応力とがばらつくことを抑制することができ、半導体チップが反ることを抑制することができる。
この場合、請求項2に記載の発明のように、表面接続部材と裏面接続部材とは、半導体チップを基準として対称に配置されていることが好ましい。
これによれば、半導体チップの主表面側から表面接続部材によって印加される応力と、半導体チップの裏面側から裏面接続部材によって印加される応力とを等しくすることができ、さらに半導体チップが反ることを抑制することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における電子部品の断面図である。 図1に示す電子部品の分解図である。 本発明の第2実施形態における電子部品の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について図面を参照しつつ説明する。図1に示されるように、本実施形態の電子部品は、第1、第2半導体チップ10、20が封止部材30に封止されて構成されている。
第1半導体チップ10は、IGBT素子が形成された半導体チップであり、主表面側にエミッタ電極11およびゲート電極12を有すると共に裏面側にコレクタ電極13を有しており、裏面側から表面側に電流が流れるように構成されている。
第2半導体チップ20は、ダイオード素子が形成された半導体チップであり、主表面側にアノード電極21を有すると共に裏面側にカソード電極22を有しており、表面側から裏面側に電流が流れるように構成されている。
なお、本実施形態では、エミッタ電極11、ゲート電極12、アノード電極21が本発明の表面電極に相当し、コレクタ電極13、カソード電極22が本発明の裏面電極に相当する。
封止部材30は、第1、第2半導体チップ10、20を内部に保持して保護する機能を果すものであり、後述するように複数の熱可塑性樹脂からなる樹脂フィルムが積層され、加熱しながら加圧されることによって一体化されたものである。そして、この封止部材30は、第1、第2半導体チップ10、20の主表面側に位置する部分と第1、第2半導体チップ10、20の裏面側に位置する部分との厚さが等しくされている。
封止部材30には、第1半導体チップ10に形成されたエミッタ電極11と電気的に接続される表面接続部材31、第1半導体チップ10に形成されたゲート電極12と電気的に接続される表面接続部材32、第1半導体チップ10に形成されたコレクタ電極13と電気的に接続される裏面接続部材33、34が備えられている。さらに、封止部材30には、第2半導体チップ20に形成されたアノード電極21と電気的に接続される表面接続部材35、第2半導体チップ20に形成されたカソード電極22と電気的に接続される裏面接続部材36が備えられている。
具体的には、表面接続部材31、32は、第1半導体チップ10の主表面側から当該主表面と離間する方向に向かって先端が細くなるテーパ形状とされている。また、裏面接続部材33は、第1半導体チップ10を基準として表面接続部材31と同じ形状とされ、第1半導体チップ10の裏面側から当該裏面と離間する方向に向かって先端が細くなるテーパ形状とされている。同様に、裏面接続部材34は第1半導体チップ10を基準として表面接続部材32と同じ形状とされ、第1半導体チップ10の裏面側から当該裏面と離間する方向に向かって先端が細くなるテーパ形状とされている。そして、裏面接続部材33は表面接続部材31と第1半導体チップ10を基準として対称に配置され、裏面接続部材34は表面接続部材32と第1半導体チップ10を基準として対称に配置されている。
すなわち、裏面接続部材33、34はいずれもコレクタ電極13と電気的に接続されるものであるが、第1半導体チップ10の主表面側に配置される接続部材と第1半導体チップ10の裏面側に配置される接続部材との形状および配置関係を等しくするために、2つ配置されている。
同様に、表面接続部材35は、第2半導体チップ20の主表面側から当該主表面と離間する方向に向かって先端が細くなるテーパ形状とされている。また、裏面接続部材36は、第2半導体チップ20を基準として表面接続部材35と同じ形状とされ、第2半導体チップ20の裏面側から当該裏面と離間する方向に向かって先端が細くなるテーパ形状とされている。そして、表面接続部材35と裏面接続部材36とは第2半導体チップ20を基準として対称に配置されている。
なお、上記表面接続部材31、32、35および裏面接続部材33、34、36は、封止部材30の厚み方向に沿って形成されたビアホール31a〜36a内に導電性ペーストが充填され、この導電性ペーストが焼結されることによって構成されたものである。
また、封止部材30のうち第1、第2半導体チップ10、20の主表面側の表面および第1、第2半導体チップ10、20の裏面側の表面には、それぞれCu等の導体箔がパターニングされて配線部37〜39が形成されている。
配線部37は表面接続部材31、35と電気的に接続されることによってエミッタ電極11およびアノード電極21と電気的に接続されている。また、配線部38は表面接続部材32と電気的に接続されることによってゲート電極12と電気的に接続されている。そして、配線部39は、裏面接続部材33、34、36と電気的に接続されることによってコレクタ電極13およびカソード電極22と電気的に接続されている。
すなわち、本実施形態では、エミッタ電極11とアノード電極21とが同電位とされていると共にコレクタ電極13とカソード電極22とが同電位とされている。つまり、第2半導体チップ20に形成されたダイオードはいわゆる還流用ダイオードとして機能するものであり、本実施形態の電子部品はインバータ回路等を構成するスイッチング素子として用いられるものである。
以上が本実施形態における電子部品の構成である。次に、このような電子部品の製造方法について図2を参照しつつ説明する。
まず、封止部材30を構成し、一面41a〜43aおよび他面41b〜43bを有する3枚の樹脂フィルム41〜43を用意する。具体的には、樹脂フィルム41として、一面41aに導体箔がパターニングされてなる配線部39が形成されていると共に配線部39を底面とするビアホール33a、34a、36aが形成されており、ビアホール33a、34a、36a内に導電性ペースト33b、34b、36bが充填されたものを用意する。ビアホール33a、34a、36aは、上記のように裏面接続部材33、34、36が構成されるように、他面41bから一面41aに向かって先端が細くなるテーパ形状とされている。
また、樹脂フィルム42として、第1、第2半導体チップ20、30を収容するための空洞部(貫通孔)42cが形成されたものを用意する。この空洞部42cは、第1、第2半導体チップ10、20の外形形状よりわずかに大きくされている。
さらに、樹脂フィルム43として、他面43bに導体箔がパターニングされてなる配線部37、38が形成されていると共に配線部37、38を上面とするビアホール31a、32a、35aが形成されており、ビアホール31a、32a、35a内に導電性ペースト31b、32b、35bが充填されたものを用意する。この樹脂フィルム43は、樹脂フィルム41と厚さが等しくされている。また、ビアホール31a、32a、35aは、上記のように、表面接続部材31、32、35が構成されるように一面43aから他面43bに向かって先端が細くなるテーパ形状とされており、ビアホール33a、34a、36aに対応した位置に形成されている。
なお、ビアホール31a〜36aおよび空洞部42cは、例えば、炭酸ガスレーザ等によって形成される。
また、樹脂フィルム41に充填される導電性ペースト33b、34b、36bは、例えば、Cu、Ag、Sn等の金属粒子に有機溶媒を加えてペースト化したものが用いられる。樹脂フィルム43に充填される導電性ペースト31b、32b、35bは、例えば、本出願人による特願2009−75034号に記載のように、導電性粒子に対し、導電性粒子の焼結温度よりも低い温度で分解または揮発すると共に、該温度よりも低く、室温よりも高い温度で溶融状態となり、室温で固体状態となる低融点室温固体樹脂が添加されているものが用いられる。これによれば、充填時には加温することで、低融点室温固体樹脂が溶融してペースト状となり、充填後の冷却において、低融点室温固体樹脂が固化することで導電性ペーストも固まって、ビアホール31a、32a、35a内に保持することができるためである。もちろん、この導電性ペースト31b、32b、35bをビアホール33a、34a、36aに充填される導電性ペースト33b、34b、36bに利用することもできる。
そして、空洞部42cに第1、第2半導体チップ10、20が収容されるように、樹脂フィルム41〜43および第1、第2半導体チップ10、20を配置して積層体を構成し、この積層体の上下両面から真空加熱プレス機により加熱しながら加圧して接合する。これにより、各樹脂フィルム41〜43が接着されて封止部材30が構成される。また、導電性ペースト31b〜36が焼結されて表面接続部材31、32、35および裏面接続部材33、34、36が構成され、各接続部材31〜36が第1、第2半導体チップ10、20および配線部37〜39と電気的に接続されて電子部品が製造される。
以上説明したように、本実施形態では、表面接続部材31と裏面接続部材33、表面接続部材32と裏面接続部材34とが第1半導体チップ10を基準として同じ形状とされ、表面接続部材35と裏面接続部材36とが第2半導体チップ20を基準として同じ形状とされている。また、表面接続部材31と裏面接続部材33、表面接続部材32と裏面接続部材34とが第1半導体チップ10を基準として対称に配置され、表面接続部材35と裏面接続部材36とが第2半導体チップ20を基準として対称に配置されている。このため、第1、第2半導体チップ10、20の主表面側から表面接続部材31、32、35によって印加される応力と、第1、第2半導体チップ10、20の裏面側から裏面接続部材33、34、36によって印加される応力とがばらつくことを抑制することができ、第1、第2半導体チップ10、20が反ることを抑制することができる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して、裏面接続部材33、34の配置関係を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
図3に示されるように、本実施形態では、第1実施形態に対して、裏面接続部材33と裏面接続部材34とが反対に配置されている。すなわち、裏面接続部材33が第1半導体チップ10を挟んで表面接続部材32と反対側に配置されており、裏面接続部材34が第1半導体チップ10を挟んで表面接続部材31と反対側に配置されている。つまり、第1半導体チップ10を基準として、表面接続部材31、32と裏面接続部材33、34とが対称に配置されていない。
このような電子部品においても、表面接続部材31と裏面接続部材33、表面接続部材32と裏面接続部材34とが第1半導体チップ10を基準として同じ形状とされ、表面接続部材35と裏面接続部材36とが第2半導体チップ20を基準として同じ形状とされているため、従来の電子部品と比較して、第1半導体チップ10の主表面側に印加される応力と第1半導体チップ10の裏面側に印加される応力とがばらつくことを抑制することができ、第1半導体チップ10が反ることを抑制することができる。
(他の実施形態)
上記第1実施形態では、第1、第2半導体チップ10、20として主表面および裏面に電極を有するものを例に挙げて説明したが、第1、第2半導体チップ10、20として主表面のみに電極を有するものであってもよい。このような第1、第2半導体チップ10、20を用いた場合においても、上記第1実施形態と同様に、封止部材30のうち第1、第2半導体チップ10、20の裏面側に位置する部分に裏面接続部材33、34、36を配置することにより、上記第1実施形態と同様の効果を得ることができる。
なお、この場合、第1、第2半導体チップ10、20の裏面側に配置される裏面接続部材33、34、36は、第1、第2半導体チップ10、20と電気的に接続されるものではなく、第1、第2半導体チップ10、20の反りを抑制するためのみに配置されるものであり、いわゆるダミー電極となる。
また、上記第1実施形態において、第1半導体チップ10のみを封止してなる電子部品としてもよいし、第2半導体チップ20のみを封止してなる電子部品としてもよい。もちろん、さらに複数の半導体チップを封止してなる電子部品としてもよく、封止部材に封止される半導体チップはいくつであってもよい。
10 半導体チップ
11 ゲート電極(表面電極)
12 エミッタ電極(表面電極)
13 コレクタ電極(裏面電極)
20 半導体チップ
21 アノード電極(表面電極)
22 カソード電極(裏面電極)
30 封止部材
31、32、35 表面接続部材
33、34、36 裏面接続部材

Claims (4)

  1. 主表面に表面電極(11、12、21)を有する半導体チップ(10、20)と、
    前記半導体チップを封止する封止部材(30)と、
    前記封止部材のうち前記半導体チップの主表面側に配置され、前記表面電極と電気的に接続される表面接続部材(31、32、35)と、
    前記封止部材のうち前記半導体チップの主表面と反対側の裏面側に配置され、前記半導体チップを基準として前記表面接続部材と同じ形状とされた裏面接続部材(33、34、36)と、を備えていることを特徴とする電子部品。
  2. 前記表面接続部材と前記裏面接続部材とは、前記半導体チップを基準として対称に配置されていることを特徴とする請求項1に記載の電子部品。
  3. 前記封止部材は、熱可塑性樹脂を含む複数の樹脂フィルムが積層され、加熱しながら加圧されることによって一体化されたものであることを特徴とする請求項1または2に記載の電子部品。
  4. 前記半導体チップは、前記裏面に前記裏面接続部材と電気的に接続される裏面電極(13、22)を有し、前記主表面と前記裏面との間に電流を流すものであることを特徴とする請求項1ないし3のいずれか1つに記載の電子部品。
JP2012034069A 2012-02-20 2012-02-20 電子部品 Pending JP2013171926A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012034069A JP2013171926A (ja) 2012-02-20 2012-02-20 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012034069A JP2013171926A (ja) 2012-02-20 2012-02-20 電子部品

Publications (1)

Publication Number Publication Date
JP2013171926A true JP2013171926A (ja) 2013-09-02

Family

ID=49265708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012034069A Pending JP2013171926A (ja) 2012-02-20 2012-02-20 電子部品

Country Status (1)

Country Link
JP (1) JP2013171926A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151112A (ja) * 1998-11-10 2000-05-30 Toshiba Corp 配線基板及びその製造方法
JP2006121005A (ja) * 2004-10-25 2006-05-11 Denso Corp プリント基板及びその製造方法
JP2007013136A (ja) * 2005-06-30 2007-01-18 Samsung Electro-Mechanics Co Ltd 並列チップの内蔵された印刷回路基板とその製造方法
JP2009200389A (ja) * 2008-02-25 2009-09-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2011009715A (ja) * 2009-05-25 2011-01-13 Denso Corp 半導体装置
WO2011102134A1 (ja) * 2010-02-18 2011-08-25 株式会社村田製作所 部品内蔵基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151112A (ja) * 1998-11-10 2000-05-30 Toshiba Corp 配線基板及びその製造方法
JP2006121005A (ja) * 2004-10-25 2006-05-11 Denso Corp プリント基板及びその製造方法
JP2007013136A (ja) * 2005-06-30 2007-01-18 Samsung Electro-Mechanics Co Ltd 並列チップの内蔵された印刷回路基板とその製造方法
JP2009200389A (ja) * 2008-02-25 2009-09-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2011009715A (ja) * 2009-05-25 2011-01-13 Denso Corp 半導体装置
WO2011102134A1 (ja) * 2010-02-18 2011-08-25 株式会社村田製作所 部品内蔵基板

Similar Documents

Publication Publication Date Title
JP6154342B2 (ja) 半導体装置
JP6294110B2 (ja) 半導体装置
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP4634230B2 (ja) 回路基板、電子部品及び電気接続箱
US10068870B2 (en) Semiconductor device including a connection unit and semiconductor device fabrication method of the same
JP2019016744A (ja) 半導体装置
US10727019B2 (en) Fuse device
JP2005191071A (ja) 半導体装置
JP2008186890A (ja) 半導体装置
JP6001472B2 (ja) 半導体装置の製造方法
JP6001473B2 (ja) 半導体装置の製造方法
JP5671663B1 (ja) 固体電解コンデンサおよびその製造方法
JP2016178261A (ja) ハンダ付け構造
US9871025B2 (en) Commutation cell
JP5201085B2 (ja) 半導体装置
US11329012B2 (en) Semiconductor device having a conductive film on an inner wall of a through hole
JP2010062498A (ja) 下面電極型固体電解コンデンサおよびその製造方法
JP2013171926A (ja) 電子部品
JP2010114469A (ja) セラミック回路基板および半導体モジュール
JP2017168590A (ja) 半導体装置
JP4883684B2 (ja) 絶縁型大電力用半導体装置の製造方法
JP2005286187A (ja) 半導体装置
JP5590966B2 (ja) ヒューズ装置および回路基板
JP6477105B2 (ja) 半導体装置
JP5469960B2 (ja) 下面電極型固体電解コンデンサおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150421