JP2013135203A - 配線板及びその製造方法 - Google Patents

配線板及びその製造方法 Download PDF

Info

Publication number
JP2013135203A
JP2013135203A JP2011286979A JP2011286979A JP2013135203A JP 2013135203 A JP2013135203 A JP 2013135203A JP 2011286979 A JP2011286979 A JP 2011286979A JP 2011286979 A JP2011286979 A JP 2011286979A JP 2013135203 A JP2013135203 A JP 2013135203A
Authority
JP
Japan
Prior art keywords
wiring board
conductor
insulating layer
cavity
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011286979A
Other languages
English (en)
Inventor
Teruyuki Ishihara
輝幸 石原
Hidetoshi Noguchi
英俊 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2011286979A priority Critical patent/JP2013135203A/ja
Publication of JP2013135203A publication Critical patent/JP2013135203A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】キャビティが形成された配線板の絶縁信頼性を向上させる。
【解決手段】配線板は、一方の表面に開口するキャビティを有し、キャビティの底面を構成する絶縁層と、キャビティの壁面に沿って、絶縁層上に形成されるレーザストッパ部と、キャビティの内側に形成される第1導体パターンと、キャビティの外側に形成される第2導体パターンと、を備える。第1導体パターンと第2導体パターンは、第1絶縁層に形成される中継導体を介して接続される。
【選択図】図2

Description

本発明は、配線板及びその製造方法に関する。
特許文献1には、キャビティを有する配線板が開示されている。この配線板のキャビティは、当該配線板の一部をレーザ光を使って切り抜くことにより形成される。そこで、当該配線板の中間層には、レーザ光による掘削深さを定めるためのブロックパターンが設けられている。キャビティを形成する際には、このブロックパターンに沿うようにレーザを照射することによって、配線板に、所望の深さのキャビティを形成することができる。
上述のブロックパターンは、キャビティの底面の外縁に沿って形成された矩形枠状のパターンである。このブロックパターンには、ブロックパターンの内側から外側へ通じる複数のスリットが形成されている。ブロックパターンと同じレイヤーに形成される導体パターンは、ブロックパターンに形成されたスリットを介して、ブロックパターンの内側から外側へ渡って配線される。
特開2010−245530号公報
特許文献1に記載された配線板では、ブロックパターンと、このブロックパターンを横切る導体パターンとを絶縁する必要がある。このため、ブロックパターンに、ある程度の幅のギャップを形成し、ブロックパターンと導体パターンとの距離を十分に確保する必要がある。
しかしながら、ブロックパターンと導体パターンとの距離が大きくなると、キャビティを形成する際に、ブロックパターンと導体パターンとの隙間を通り抜けて絶縁層に到達するレーザ光の光量が増える。この場合には、レーザ光によって絶縁層が部分的に掘削され、配線板の絶縁信頼性が低下してしまうことが考えられる。
また、ギャップに位置する導体パターンを被覆するソルダーレジストは、レーザ光によって除去されてしまうことがある。この場合、導体パターン同士の間隔が小さいと、絶縁信頼性が低下してしまう懸念がある。
また、特許文献1に開示された配線板では、ブロックパターンが、他の導体パターンから電気的に絶縁されている。このため、当該ブロックパターンがノイズの発生源になることが考えられる。
本発明は、上記実情に鑑みてなされたものであり、キャビティが形成された配線板の絶縁信頼性を向上させることを目的とする。
本発明の第1の観点に係る配線板は、
キャビティと、
前記キャビティの底面を構成する絶縁層と、
前記キャビティの壁面に沿って、前記絶縁層上に形成されるレーザストッパ部と、
前記絶縁層上における前記キャビティの内側に形成される第1導体パターンと、
前記絶縁層上における前記キャビティの外側に形成される第2導体パターンと、を備える配線板であって、
前記第1導体パターンと前記第2導体パターンは、前記絶縁層に形成される中継導体を介して前記レーザストッパ部を迂回して接続される。
前記レーザストッパ部はグランドに接続されている、ことが好ましい。
前記第1導体パターン上には保護膜が形成される、ことが好ましい。
前記保護膜は、前記第1導体パターン及び前記レーザストッパ部のうち、前記第1導体パターンにのみ前記保護膜が形成されている、ことが好ましい。
前記絶縁層の上には第2絶縁層が形成され、
前記レーザストッパ部は、一部が前記第2絶縁層に被覆されている、ことが好ましい。
前記キャビティの側壁は2層以上の絶縁層からなる連続面である、ことが好ましい。
前記レーザストッパ部は、枠状に形成されている、ことが好ましい。
前記レーザストッパ部は、リング状に形成されている、ことが好ましい。
前記中継導体は、フィルドビア導体を含む、ことが好ましい。
前記中継導体は、スルーホール導体を含む、ことが好ましい。
本発明の第2の観点に係る配線板の製造方法は、
第1絶縁層を準備することと、
前記第1絶縁層の両面に跨るように中継導体を形成することと、
前記第1絶縁層の主面上におけるキャビティ予定領域の縁に、レーザストッパ部を形成することと、
前記キャビティ予定領域の内側にある前記第1絶縁層の前記主面上に、前記中継導体に接続される第1導体パターンを形成することと、
前記キャビティ予定領域の外側にある前記第1絶縁層の前記主面上に、前記中継導体に接続される第2導体パターンを形成することと、
前記第1絶縁層の前記主面上、及び前記レーザストッパ部の上に第2絶縁層を形成することと、
前記第2絶縁層を貫通して前記レーザストッパ部に達するレーザ光を前記レーザストッパ部に沿って照射することと、
前記キャビティ予定領域にある前記第2絶縁層を除去することと、
を含む。
本発明によれば、キャビティが形成された配線板の絶縁信頼性を向上させることができる。
本発明の実施形態に係る配線板のキャビティを示す平面図である。 図1に示された配線板のII−II断面を示す断面図である。 配線板に電子部品を実装した例を示し、図1に示された配線板のII−II断面に相当する断面を示す断面図である。 本発明の実施形態に係る配線板の製造方法を示すフローチャートである。 図4に示す製造方法において、絶縁層を準備する工程を説明するための図である。 図4に示す製造方法において、ビアホールにビア導体を充填し、絶縁層の主面上に導体層及びレーザストッパを形成する工程を説明するための図である。 図4に示す製造方法において、内層ソルダーレジストを形成する工程を説明するための図である。 図4に示す製造方法において、マスクを形成する工程を説明するための図である。 図4に示す製造方法において、ビルドアップの第1の工程を説明するための図である。 図4に示す製造方法において、ビルドアップの第2の工程を説明するための図である。 図4に示す製造方法において、ビルドアップの第3の工程を説明するための図である。 図4に示す製造方法において、外層ソルダーレジストを形成する工程を説明するための図である。 図4に示す製造方法において、レーザ照射工程を説明するための配線板の平面図である。 図4に示す製造方法において、レーザ照射工程を説明するための配線板の断面図である。 図4に示す製造方法において、キャビティを形成する工程を説明するための配線板の断面図である。 本発明の実施形態に係る配線板において、キャビティの第1変形例を示す図である。 本発明の実施形態に係る配線板において、キャビティの第2変形例を示す図である。 本発明の実施形態に係る配線板において、キャビティの第3変形例を示す図である。 本発明の実施形態に係る配線板において、キャビティの第3変形例の他の例を示す図である。 本発明の実施形態に係る配線板において、ビア導体の他の例を示す図である。 本発明の第2の実施形態に係る配線板であり、図1に示された配線板のII−II断面に相当する断面を示す断面図である。 本発明の第2の実施形態に係る配線板の製造方法を示すフローチャートである。 図20に示す製造方法において、絶縁層を準備する工程を説明するための図である。 図20に示す製造方法において、絶縁層の主面上に導体層及びレーザストッパを形成する工程を説明するための図である。 図20に示す製造方法において、内層ソルダーレジストを形成する工程を説明するための図である。 図20に示す製造方法において、マスクを形成する工程を説明するための図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、図中、矢印Z1、Z2は、それぞれ配線板の主面(表裏面)の法線方向に相当する配線板の積層方向(又は配線板の厚み方向)を指す。一方、矢印X1、X2及びY1、Y2は、それぞれ積層方向に直交する方向(又は各層の側方)を指す。配線板の主面は、X−Y平面となる。また、配線板の側面は、X−Z平面又はY−Z平面となる。
相反する法線方向を向いた2つの主面を、第1面(Z1側の面)、第2面(Z2側の面)という。積層方向において、コア基板に近い側を下層(又は内層側)、コア基板から遠い側を上層(又は外層側)という。また、X−Y平面において、キャビティ(より詳しくはその重心)から離れる側を外側といい、キャビティに近づく側を内側という。直上は、Z方向(Z1側又はZ2側)を意味する。
導体層は、全面導体層である場合を除けば、導体部(以下、導体パターンという)と非導体部とで構成される。導体層は、電気回路を構成する導体パターン、例えば配線(グランドも含む)、パッド、又はランド等を含む場合もあれば、電気回路を構成しない平面状の導体パターン等を含む場合もある。また、電子部品や他の配線板を内蔵する配線板では、その電子部品の電極や他の配線板のパッドを、配線板の導体層に含ませるように配置する場合もある。パッドには、外部接続端子のほか、ビア接続端子なども含まれる。
開口部には、孔や溝のほか、切欠や切れ目等も含まれる。孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、ビアホール及びスルーホールが含まれる。以下、ビアホール内(壁面又は底面)に形成される導体をビア導体といい、スルーホール内(壁面)に形成される導体をスルーホール導体という。
めっきには、電解めっき等の湿式めっきのほか、PVD(Physical Vapor Deposition)やCVD(Chemical Vapor Deposition)等の乾式めっきも含まれる。
「準備すること」には、材料や部品を購入して自ら製造することのほかに、完成品を購入して使用することなども含まれる。
「囲む」には、切れ目のない枠で1つの領域を完全に閉じていること(図1及び図16参照)のほか、一部切れ目のある枠で1つの領域を囲んでいること(図15参照)も含まれる。枠には、矩形の他、多角形、円形のリング等も含む。
<第1の実施形態>
本実施形態の配線板100は、プリント配線板である。配線板100には、図1〜図3に示すように、電子部品200や配線基板を収容するキャビティR1が形成されている。電子部品200等は、配線板100の表面から突出しないように、キャビティR1に収容される。キャビティR1は、配線板100の縁から離間した位置に形成されている(他の変形例に係るキャビティについては、図15及び図16に示し後述する)。
配線板100は、図2に示すように、配線板10と、絶縁層20a,30a,40a,50a,60a,70aと、導体層21,31,41,51,61,71と、ビア導体22,32,42,52,62,72と、を備える。配線板10は、配線板100のコア基板である。以下、配線板10の表裏面(2つの主面)の一方を第1面F1、他方を第2面F2という。
配線板10は、絶縁層10aと、導体層11a及び導体層(中継導体)11bと、ビア導体12と、を有する。導体層11aは、絶縁層10aの一側の主面側(配線板10の第1面F1側)に形成され、導体層11bは、絶縁層10aの他側の主面側(配線板10の第2面F2側)に形成される。絶縁層10aには、絶縁層10aを貫通するビアホール12a,12b,12c,12dが形成されている。ビア導体12は、例えば銅のめっきがビアホール12aに充填されて構成される。絶縁層10aに形成される複数のビア導体12は、フィルドスタックSを構成するビア導体121と、キャビティR1内のパッド(第1導体パターン)101a及びパッド101bのそれぞれに接続されるビア導体(中継導体)122及びビア導体123と、ビア導体121と一体的に形成される導体パターン(第2導体パターン)101cに接続されるビア導体(中継導体)124と、を含む。パッド101は、複数のパッド101a,101bを含み、複数のパッド101a,101bは、それぞれビア導体122,123の直上に配置される。
配線板10の第1面F1側には、ビルドアップ部30(積層部)が形成され、配線板10の第2面F2側には、ビルドアップ部20が形成される。
ビルドアップ部30は、絶縁層30a,50a,70aと、導体層31,51,71と、ソルダーレジスト81と、から構成される。3層の絶縁層30a,50a,70aと3層の導体層31,51,71とは交互に積層され、最下層となる絶縁層30aは配線板10の第1面F1上に形成される。ソルダーレジスト81は、配線板100における第1面F1側の最外層に形成される。
また、ビルドアップ部20は、絶縁層20a,40a,60aと、導体層21,41,61と、ソルダーレジスト82と、から構成される。3層の絶縁層20a,40a,60aと3層の導体層21,41,61とは交互に積層され、最下層となる絶縁層20aは配線板10の第2面F2上に形成される。ソルダーレジスト82は、配線板100における第2面F2側の最外層に形成される。絶縁層20a,30a,40a,50a,60a,70aはそれぞれ、層間絶縁層に相当する。ソルダーレジスト81,82の代わりにカバーレイを用いてもよい。
導体層71は、第1面F1側の最外の導体層となり、導体層61は、第2面F2側の最外の導体層となる。導体層71,61上にはそれぞれ、ソルダーレジスト81,82が形成される。ただし、ソルダーレジスト81,82にはそれぞれ、開口部81a,82aが形成されている。このため、導体層71の所定の部位(開口部81aに位置する部位)は、ソルダーレジスト81に覆われず露出しており、パッドP1となる。また、導体層61の所定の部位(開口部82aに位置する部位)は、パッドP2となる。パッドP1は、例えば電子部品を実装するための外部接続端子となり、パッドP2は、例えば他の配線板と電気的に接続するための外部接続端子となる。ただしこれに限られず、パッドP1、P2の用途は任意である。
絶縁層10aは、例えばリジッド基板からなる。絶縁層10aは、例えばガラスクロス(心材)にエポキシ樹脂を含浸させたもの(以下、ガラエポという)からなる。心材は、主材料(本実施形態ではエポキシ樹脂)よりも熱膨張率の小さい材料である。心材としては、例えばガラス繊維(例えばガラス布又はガラス不織布)、アラミド繊維(例えばアラミド不織布)、又はシリカフィラー等の無機材料が好ましいと考えられる。このように、絶縁層10aが、心材を含むリジッド基板であるため、心材がある分だけ、パッドP1,P2の形成、レーザストッパ部90、及びソルダーレジスト(保護膜)83の形成を行う上で、表面の平坦性を確保し易くなる。
ただし、絶縁層10aの形状や、厚さ、材料等は、基本的に任意である。例えばエポキシ樹脂に代えて、ポリエステル樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)、イミド樹脂(ポリイミド)、フェノール樹脂、又はアリル化フェニレンエーテル樹脂(A−PPE樹脂)等を用いてもよい。絶縁層10aは、異種材料からなる複数の層から構成されていてもよい。また、絶縁層10aは、例えばフレキシブル基板からなるものもよい。
絶縁層20a,30a,40a,50a,60a,70aはそれぞれ、例えばエポキシ樹脂からなる。本実施形態では、これら絶縁層20a等が心材を含まない樹脂からなる。ただしこれに限定されず、これら絶縁層20a等の形状や、厚さ、材料等は、基本的に任意である。例えばビルドアップ部20,30における上記絶縁層20a等が心材を含んでいてもよい。
導体層11a,11b,21,31,41,51,61,71はそれぞれ、例えば銅箔及び銅のめっきの2層構造からなる。導体層11a(特にパッド101a,101b)、導体層71(特にパッドP1)、及び導体層61(特にパッドP2)は、下層から順に、銅箔、めっき層及び耐食層が積層された3層構造を有する。しかしこれに限定されず、これら導体層11a等の材料は任意である。
ビア導体12は、例えば銅のめっきからなる。ビア導体12の形状は、例えばZ1側に向かって拡径されるようにテーパしたテーパ円柱(円錐台)である。しかしこれに限定されず、ビア導体12の材料及び形状は任意である。
絶縁層20a,30a,40a,50a,60a,70aにはそれぞれ、ビアホール22a,32a,42a,52a,62a,72aが形成され、これらビアホール22a等にそれぞれ、例えば銅のめっきが充填されることにより、ビア導体22,32,42,52,62,72が形成される。これらビア導体22等の形状はそれぞれ、例えば上層に向かって拡径されるようにテーパしたテーパ円柱(円錐台)である。しかしこれに限定されず、これらビア導体22等の材料や形状は任意である。
配線板100においては、ビア導体12(特にビア導体121)、及びビア導体22,32,42,52,62,72(いずれもフィルド導体)が、配線板10の両側(第1面F1側及び第2面F2側)で積重されることにより、Z方向に沿ってフィルドスタックSが延設される。積み重ねられ隣接するビア導体同士は密着(接触)し、互いに導通する。フィルドスタックSは、配線板100の両面の導体層、すなわち第1面F1側の導体層71と第2面F2側の導体層61とを相互に電気的に接続する。
フィルドスタックSは、全層のフィルド導体が積重された構造、いわゆるフルスタック構造になっている。このため、配線スペースの確保が容易になり、導体パターンの設計自由度が高くなる。また、X方向又はY方向の配線を省略できるため、層間接続における配線長の短縮を図ることができる。なお、フィルドスタックSの配置や数は、任意である。例えばフィルドスタックSが複数あってもよい。
配線板100には、配線板100を貫通するスルーホール111a(図1参照)が形成され、スルーホール111aの壁面に例えば銅のめっきが形成されることにより、スルーホール導体が形成されている。
本実施形態では、図1及び図2に示すように、ビルドアップ部30に、配線板100の一側(第1面F1側)に開口する孔からなる略直方体状のキャビティR1が形成されている。キャビティR1の壁面F12は、ビルドアップ部30の側面に相当する。なお、配線板100に形成されるキャビティの数は1つに限られず任意である。
キャビティR1の底面F11には、キャビティR1の壁面F12に接する4辺からレーザストッパ部90が突出している。レーザストッパ部90は、キャビティR1形成のためのレーザ加工において、レーザによる加工深さ(キャビティR1の深さ)を画定するものである。レーザストッパ部90は、絶縁層10aの一側の主面(配線板10の第1面F1側の面)上(キャビティR1の底面F11)に切れ目のない矩形状に形成されている。レーザストッパ部90の一部は、グランドに接続されている。また、パッド101(101a,101b)は、レーザストッパ部90に囲まれた底面F11において、壁面F12及びレーザストッパ部90から離れた一部領域に配置される。
配線板100は、パッド101aに電気的に接続される複数の導体パターン101cを有する。パッド101(101a,101b)及び導体パターン101cは、導体層11aに含まれる。本実施形態では、ビア導体122,124及び導体層11bが、レーザストッパ部90を迂回して、キャビティR1内の端子(パッド101b)とキャビティR1外の他の回路(導体パターン101c)とを互いに電気的に接続する配線(中継導体)に相当する。
キャビティR1は、配線板100の表面から、レーザストッパ部90に到達する深さまで形成されている。キャビティR1の深さは、キャビティR1に収容する部品の高さに応じて決めることが好ましい。なお、キャビティR1が浅いほど配線板100の反りを低減し易いと考えられる。
また、本実施形態では、導体パターン101cがそれぞれ、X方向に長いライン状に形成される。これら導体パターン101cは、互いに近い距離に略平行に形成される。これら導体パターン101cのL/S(幅/間隔)はそれぞれ、例えば約50μm/約50μmである。
図2に示すように、配線板100は、各主面に形成されるソルダーレジスト81,82(外層ソルダーレジスト)に加えて、キャビティR1の底面F11上に、ソルダーレジスト83(内層ソルダーレジスト)を有する。ソルダーレジスト83には開口部83aが形成されており、開口部83aからパッド101が露出している。
キャビティR1には、例えば図3に示すように、電極200aを有する電子部品200が収容される。また、キャビティR1内のパッド101上には、半田200bが形成される。そして、パッド101と電子部品200とは、半田200bを介して、互いに電気的に接続される。なお、キャビティR1内に収容されパッド101と電気的に接続されるものは電子部品200に限られず、他の配線板等でもよく、任意である。
上記実施形態に係る配線板100は、一体で形成されたレーザストッパ部90を有するため、断続的に形成されたものに生じる浮遊電位の発生を抑制できるとともに、一箇所をグランドに接続することで容易にグランド電位にできる。これによって、レーザストッパ部90がノイズ源となることを抑制することができる。
また、レーザストッパ部90が矩形状に形成されているため、レーザストッパ部90を備える配線板100の反りに対する強度を向上させることができる。
また、レーザが照射されるレーザストッパ部92,93を迂回するように、導体層11aに繋がるビア導体12が形成されているため、導体層11aにレーザが照射されることはない。このため、ソルダーレジスト83で導体層11aを覆うことができる。更には、導体層11aに形成された配線(導体パターン)相互の前記絶縁信頼性が高まるため、配線干渉が生じづらく、導体パターンをファインピッチで引き回すことが可能となる。
次に、本発明の第1の実施形態に係る配線板100の製造方法について説明する。
上記配線板100は、例えば図4に示すような手順で製造される。
ステップS11では、所定位置にビアホール12a〜12dを有する絶縁層10aを準備する。ここで所定位置とは、詳細については後述するが、ビアホール12aについてはフィルドスタックSとなる位置であり、ビアホール12b,12cについてはパッド101a,101bにそれぞれ対向する位置であり、ビアホール12dについては導体パターン101cの一部に対向する位置である。
ステップS12では、ビア導体12(121〜124)を絶縁層10aのビアホール12a〜12dに充填させ、絶縁層10a上に導体層11a,11b及びレーザストッパ部90を形成して配線板10とする。ビア導体12は、フィルド導体からなる。
具体的には、絶縁層10aの一側の主面(配線板10の第1面F1側の面)に導体層11aを形成し、絶縁層10aの他側の主面(配線板10の第2面F2側の面)に導体層11bが形成する。また、キャビティR1の底面F11における周縁に相当する位置にレーザストッパ部90を形成する。なお、レーザストッパ部90の周囲には、導体層11aは形成されていない。つまり、図6から明らかなように、レーザストッパ部90を迂回するようにして、ビア導体122、導体層11b及びビア導体124が形成され、パッド101aと導体パターン101cと接続される。
配線板10は、例えば両面銅張積層板をベース材料として、例えばレーザによりその積層板にビアホール12a〜12dを形成し、続けて、銅のパネルめっきを行った後、例えばリソグラフィ技術により両面の導体層をパターニングすることによって形成することができる。絶縁層10aは、例えば完全に硬化したガラエポからなる。
続けて、図4のステップS13で、例えば図7に示すように、キャビティR1の底面F11に相当する領域上に、パッド101のためのソルダーレジスト83(内層ソルダーレジスト)を形成する。ソルダーレジスト83は、スクリーン印刷、スプレーコーティング、ロールコーティング、又はラミネート等により形成することができる。
続けて、図4のステップS14で、例えば図8に示すように、ソルダーレジスト83上にマスク1001を形成する。マスク1001は、例えばソルダーレジスト83と略同じ外形(X−Y平面)であってもよい。
続けて、図4のステップS15で、配線板10の両面にビルドアップを行った後、外層ソルダーレジストを形成する。これにより、配線板10の第1面F1上、第2面F2上にそれぞれ、ビルドアップ部30、20が形成される。
具体的には、マスク1001を設置した後、例えば図9Aに示すように、第2面F2側から、銅箔1002、絶縁層20a、配線板10、絶縁層30a、及び銅箔1003という順の配置に形成する。ここで、絶縁層30aはマスク1001の側方に位置し、絶縁層30aの高さがマスク1001の高さと略一致することで、両者の主面によって略平坦な面が形成される。そして、この略平坦な面上に銅箔1003が形成される。配線板10は絶縁層20a及び30aによって挟まれ、さらにこれらが、銅箔1002及び銅箔1003によって挟まれる。この段階では、絶縁層20a及び30aは、プリプレグ(半硬化状態の接着シート)となっている。ただし、プリプレグに代えて、RCF(Resin Coated copper Foil)などを用いることもできる。
続けて、上記積層体をZ方向に加熱プレスする。すなわち、プレス及び加熱処理を同時に行う。プレス及び加熱により、プリプレグ(絶縁層20a、30a)は硬化し、部材同士は付着する。その結果、積層体は一体化する。なお、プレス及び加熱処理は、複数回に分けて行ってもよい。また、加熱処理とプレスとは別々に行ってもよいが、同時に行った方が効率は良い。加熱プレスの後、別途一体化のための加熱処理を行ってもよい。
続けて、例えばレーザにより、絶縁層20aにビアホール22aが形成され、絶縁層30aにビアホール32aが形成される(図9B参照)。その後、必要に応じて、デスミアを行う。
続けて、例えば銅のパネルめっきにより、銅箔1002,1003上及びビアホール22a,32a内にめっきを形成した後、例えばリソグラフィ技術により両面の導体層をパターニングする。これにより、図9Bに示すように、ビア導体22,32、及び導体層21,31が形成される。また、ビア導体22,32の各々は、フィルド導体であり、ビア導体12の直上(Z方向)に積重される。
続けて、第1ビルドアップ層(絶縁層20a,30a、導体層21,31及びビア導体22,32)と同様にして、図10に示すように、第2ビルドアップ層(絶縁層40a,50a、導体層41,51及びビア導体42,52)、第3ビルドアップ層(絶縁層60a,70a、導体層61,71及びビア導体62,72)を、順に形成する。また、ビア導体42、52、62、72の各々は、フィルド導体であり、ビア導体12の直上(Z方向)に積重される。これらは、フィルドスタックSを構成する。
続けて、図11に示すように、絶縁層70a,60a上にそれぞれ、開口部81aが形成されたソルダーレジスト81、開口部82aが形成されたソルダーレジスト82を形成する。導体層71,61はそれぞれ、開口部81a,82aに位置する所定の部位(パッドP1、P2及びランド等)を除いて、ソルダーレジスト81,82で覆われる。ソルダーレジスト81,82は、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、又はラミネート等により、形成することができる。
これにより、配線板10の第1面F1上(絶縁層10a上及び導体層11a上)に、絶縁層30a,50a,70a及びソルダーレジスト81から構成されるビルドアップ部30が形成され、配線板10の第2面F2上(絶縁層10a上及び導体層11b上)に、絶縁層20a,40a,60a及びソルダーレジスト82から構成されるビルドアップ部20が形成される。
続けて、図4のステップS16で、ビルドアップ部30の上層側から、レーザストッパ部90にレーザ光を照射する。
具体的には、例えば図12に示すように、上側から見て四角形を描くように(四角形に形成されたレーザストッパ部90に沿うように)レーザ光を照射することにより、ビルドアップ部30の一部を、その周りの部分から切り取る。この際、レーザ光の照射条件(強度等)は、少なくともレーザ光がレーザストッパ部90に届くように調整する。レーザ光の照射角度は、例えば配線板10の第1面F1に対して略垂直の角度とする。
なお、レーザストッパ部の一部にギャップを有する従来技術の配線板においては、絶縁層に段差のあるギャップが形成されているため薄くなっていた。対して、本実施形態に係る配線板100おいては、レーザストッパ部90が一体的に形成されており、ギャップのために絶縁層10aが薄くなることはない。よって、絶縁層10aの上下面に配された導体層11a,11bの絶縁信頼性を高く保つことができる。
レーザの照射位置を変える場合には、例えば被照射体を固定してレーザ(厳密にはその照準)を移動させること、又は、逆にレーザ(厳密にはその照準)を固定して被照射体を移動させることが好ましい。レーザを移動させる場合には、例えばガルバノミラーによりレーザを移動させることが好ましい。
上記レーザ照射により、図13に示すように、ビルドアップ部30の一部(マスク1001及びその上の部分)が分離可能になる。以下、ビルドアップ部30の分離可能になった部分を、蓋部1004という。本実施形態では、レーザを用いることで、ビルドアップ部30が厚い場合、又はビルドアップ部30が多層からなる場合などにおいても、比較的容易にビルドアップ部30を切断することが可能になる。
また、絶縁層20a,30a,40a,50a,60a,70aは、積層時にプリプレグ状態であるが、プレス及び加熱処理によって硬化されたあとにレーザによって切断される。このため、絶縁層20a,30a,40a,50a,60a,70aの切断後の浸みだしを考慮することなく、キャビティR1の側壁を正確な寸法で形成することができる。更に、正確な寸法のキャビティR1が形成されることで、キャビティR1に収容される電子部品200や配線板とキャビティR1とのクリアランスを小さくすることができる。このため、キャビティR1の占有領域を抑えることができ、その分、配線領域を確保できる。
続けて、図4のステップS17で、例えば手作業で又はその他の手法で外力を加えて、図14に示すように、ビルドアップ部30の蓋部1004を除去する。これにより、絶縁層10aの、パッド101及びレーザストッパ部90が形成された面(第1面F1)を底面F11とするキャビティR1が形成される。
続けて、図4のステップS18で、電解めっき又はスパッタリング等により、各露出面(パッド表面等)に、例えばNi/Au膜からなる耐食層を形成する。また、OSP処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。これにより、表面に耐食層を有するパッド101,P1,P2が、形成される。
以上説明した工程により、配線板100(図1及び図2参照)が完成する。本実施形態の製造方法は、配線板100の製造に適している。こうした製造方法であれば、低コストで、良好な配線板100が得られる。
以上、本発明の実施形態に係る配線板及びその製造方法について説明したが、本発明は、上記実施形態に限定されるものではない。
(第1変形例)
本実施形態の配線板100は、図15に示すように、キャビティR1とは異なる位置に形成されたキャビティR2,R3を有するようにしてもよい。このキャビティR2,R3は、孔からなるキャビティR1と異なり切欠きからなり、ビルドアップ部に全周を囲まれるものではない。具体的には、キャビティR2は、キャビティR2の壁面(ビルドアップ部30の側面)の数は3面であり、他の1面は配線板100の側面から開放されている。また、キャビティR3の壁面(ビルドアップ部30の側面)の数は2面であり、他の2面は配線板100の側面から開放されている。
また、キャビティR2の底面F21には、キャビティR2の壁面F22の全部(3面)からレーザストッパ部92が突出している。キャビティR2に形成されたレーザストッパ部92の形状は、上面視でU字状であり、パッド102は、レーザストッパ部92及び開放部に囲まれた底面F21の一部領域に配置される。
また、キャビティR3の底面F31には、キャビティR3の壁面F32の全部(2面)からレーザストッパ部93が突出している。キャビティR3に形成されたレーザストッパ部93の形状は、上面視でL字状であり、パッド103は、レーザストッパ部93及び開放部に囲まれた底面F31の一部領域に配置される。
このような構成のキャビティR2,R3であっても、一体で形成されたレーザストッパ部92,93をキャビティR2,R3のレーザ加工部に形成できるため、浮遊電位の発生を抑制できるとともに、一箇所をグランドに接続することで容易にグランド電位にできる。これによって、レーザストッパ部92,93がノイズ源となることを抑制することができる。
また、レーザストッパ部92,93を迂回するようにビア導体を形成することで、ソルダーレジスト83で導体層11aを覆うことができ、配線(導体パターン)をファインピッチで引き回すことが可能となる。
(第2変形例)
キャビティの形状は、キャビティR1のような略直方体に形成されるものに限られず、任意である。例えば図16に示すように、略円柱状のキャビティR4であってもよい。この場合、レーザストッパ部94を、キャビティR4の側面に沿って突出するように、上面視でリング形に形成すればよい。
また、キャビティR1に収容される電子部品200等の実装方法は、半田接続に限られず任意である。例えばワイヤボンディング接続やACF(異方性導電膜)接続など、他の手法を用いてもよい。
(第3変形例)
キャビティは、配線板100のコア基板である配線板10の一面がキャビティR1の底面F11とされるものに限られず、例えば図17Aに示すように、コア基板に積層される絶縁層の面がキャビティR1の底面F11とされてもよい。図17Aの例では、配線板10の第1面F1に積層される絶縁層30aの上層側の面がキャビティR1の底面F11とされ、キャビティR1内の絶縁層30aの上層側にパッド301a,301bとソルダーレジスト83(内層ソルダーレジスト)が形成されている。この場合、レーザストップ部94は、キャビティR1の側面に沿って突出するように、絶縁層30a上に形成される。パッド301a,301bは、絶縁層30aのビア導体32(323,324)の直上に配置され、絶縁層30aのビア導体32(323,322)と導体層101aを介し(中継導体とし)、レーザストップ部94を迂回して、絶縁層30a上におけるキャビティR1外の導体層301cに電気的に接続される。また、例えば図17Bに示すように、キャビティがコア基板を貫通して形成され、絶縁層の下層側の面がキャビティの底面とされてもよい。図17Bの例では、配線板10の第2面F2に積層される絶縁層20aの下層側の面がキャビティR1の底面F11とされ、キャビティR1内の絶縁層20aの下層側にパッド111a,111bが形成されている。また、絶縁層40a,50a,60a,70aの面を底面としてキャビティが形成されても良い。
その他の点についても、配線板100の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。
ビア導体12,22,32,42,52,62,72は、フィルド導体に限定されない。例えば、図18に示すように、最外層の導体層71,82のビア導体62,72が、コンフォーマル導体からなりその内側に絶縁体622,722(例えば樹脂)が充填されたビア導体(コンフォーマルビア)620,720から形成されるものであってもよい。また、その他の層のビア導体をコンフォーマルビアとしても良い。
<第2の実施形態>
第1の実施形態に係る配線板100においては、ビア導体122,124及び導体層11bによって、レーザストッパ部90を迂回するようにしてパッド101aと導体パターン101cとを接続する構成であった。第2の実施形態に係る配線板120は、ビア導体122,124及び導体層11bの代替として、スルーホール導体130を備える構成である。なお、以下において、第2の実施形態に係る配線板120の特徴を明確にするため、第1の実施形態に係る配線板100と重複する特徴については説明を省略する。
本実施形態の配線板120は、図19に示すように、配線板13と、絶縁層20a,30a,40a,50a,60a,70aと、導体層21,31,41,51,61,71と、ビア導体22,32,42,52,62,72と、を備える。配線板13は、配線板120のコア基板である。
配線板13は、絶縁層10bと、導体層13a,13bと、スルーホール導体(中継導体)130と、を有する。導体層13aは、絶縁層10bの一側の主面(配線板10の第1面F1側の面)に形成されるものであり、スルーホール導体130と一部重複する。また、導体層13bは、絶縁層10bの他側の主面(配線板10の第2面F2側の面)に形成されるものであり、スルーホール導体130と一部重複する。絶縁層10bには、絶縁層10bを貫通し、キャビティR1が形成される位置の直下にあるスルーホール130a,及びキャビティR1が形成される位置の直下からX−Y平面における外側に離れた位置にあるスルーホール130bが形成されている。
スルーホール導体130は、図19に示すように、X−Z断面においてレーザストッパ部90から離間するように略C字状に形成されており、例えば銅のめっきがスルーホール130a,130bを被覆するようにして構成される。スルーホール導体130における略C字状の一端は、キャビティR1内においてソルダーレジスト83に一部を露出して覆われている。この露出した部分に、パッド101aが形成されている。また、スルーホール導体130における略C字状の他端は、導体パターン101cを含み、キャビティR1のX−Y平面における外側においてビア導体22,32と接続されている。
このように、本発明に係る配線板は、レーザストッパ部90を迂回してキャビティR1内の端子(パッド101a)とキャビティR1外の他の回路(導体パターン101c、ビア導体22,32)とを互いに電気的に接続するものとして、スルーホール導体130を備えるようにしてもよい。
次に、本発明の第2の実施形態に係る配線板120の製造方法について説明する。なお、以下において、第2の実施形態に係る配線板120の製造方法を明確にするため、第1の実施形態に係る配線板100の製造方法と重複する特徴については説明を省略する。
上記配線板120は、例えば図20に示すような手順で製造される。
ステップS21では、例えば図21に示すように、所定位置にスルーホール130a,130bを有する絶縁層10bを準備する。ここで所定位置とは、詳細については後述するが、スルーホール130aについては、キャビティR1が形成される位置であり、スルーホール130bについては、キャビティR1が形成される位置からX−Y平面において外側に離間した位置である。
ステップS22では、スルーホール導体130を、絶縁層10bのスルーホール130a,130b、配線板13の第1面F1及び第2面F2を覆うように、銅のめっきによって形成する。スルーホール導体130が形成されることにより、絶縁層10bの一側の主面には導体層13aが形成され、絶縁層10bの他側の主面には導体層13bが形成されることとなる。またこのとき、マスク等で覆うことによって、絶縁層10bにおいて、キャビティR1の底面における周縁に相当する位置には、スルーホール導体130を形成しないようにする。このスルーホール導体130が形成されていない、キャビティR1の底面である周縁位置に沿うように、X−Y平面において枠状にレーザストッパ部90を形成する。つまり、図22から明らかなように、スルーホール導体130の一端に形成されるパッド101aが、レーザストッパ部90を迂回するようにして、スルーホール導体130を介して導体パターン101cに一体的に接続される。
続けて、図20のステップS23で、例えば図23に示すように、キャビティR1の底面F11に相当する領域上に、パッド101aのためのソルダーレジスト83(内層ソルダーレジスト)を形成する。ソルダーレジスト83は、スクリーン印刷、スプレーコーティング、ロールコーティング、又はラミネート等により形成することができる。
続けて、図20のステップS24で、例えば図24に示すように、ソルダーレジスト83上にマスク1001を形成する。マスク1001は、例えば、ソルダーレジスト83とX−Y平面において略同じ外形であってもよい。
また、図20におけるその後のステップS25〜S28は、夫々図4におけるステップS15〜S18と略同一のステップであるため、説明を省略する。
以上説明した工程により、配線板120(図19参照)が完成する。本実施形態の製造方法は、配線板120の製造に適している。こうした製造方法であれば、低コストで、良好な配線板120が得られる。
以上、本発明に係る実施形態に係る配線板及び配線板の製造方法について説明したが、各導体層、ビア導体、及びスルーホール導体の材料は、上記のものに限定されず、用途等に応じて変更可能である。例えばこれらの導体材料として、銅以外の金属を用いてもよい。各絶縁層の材料も任意である。ただし、層間絶縁層を構成する樹脂としては、熱硬化性樹脂又は熱可塑性樹脂が好ましい。熱硬化性樹脂としては、エポキシ樹脂のほか、例えばポリイミド、BT樹脂、アリル化フェニレンエーテル樹脂(A−PPE樹脂)、アラミド樹脂などを用いることができる。また、熱可塑性樹脂としては、例えば液晶ポリマー(LCP)、PEEK樹脂、PTFE樹脂(フッ素樹脂)などを用いることができる。これらの材料は、例えば絶縁性、誘電特性、耐熱性、又は機械的特性等の観点から、必要性に応じて選ぶことが望ましい。また、上記樹脂には、添加剤として、硬化剤、安定剤、フィラーなどを含有させることができる。また、各導体層及び各絶縁層等は、異種材料からなる複数の層から構成されていてもよい。
また、上記実施形態においては、一層の絶縁層の両主面をビア導体又はスルーホール導体が往来することで、レーザストッパ部を迂回してキャビティ内の配線とキャビティ外の配線とを接続する構成を説明した。本発明はこの構成に限られず、レーザストッパ部を迂回できればよく、複数の絶縁層に亘るビア導体又はスルーホール導体によって、キャビティ内の配線とキャビティ外の配線とを接続する構成であってもよい。
配線板の製造工程は、図4及び図20のフローチャートに示した順序や内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
例えばレーザに代えて、湿式又は乾式のエッチングで加工してもよい。エッチングで加工する場合には、予め除去したくない部分をレジスト等で保護しておくことが好ましい。
また、各導体層の形成方法は任意である。例えばパネルめっき法、パターンめっき法、フルアディティブ法、セミアディティブ(SAP)法、サブトラクティブ法、転写法、及びテンティング法のいずれか1つ、又はこれらの2以上を任意に組み合わせた方法で、導体層を形成してもよい。
上記実施形態や変形例等は、任意に組み合わせることができる。用途等に応じて適切な組み合わせを選ぶことが好ましい。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「特許請求の範囲」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
10 配線板
10a 絶縁層
11a 導体層
11b 導体層(中継導体)
12 ビア導体
12a,12b,12c,12d ビアホール
13 配線板
13a,13b 導体層
20 ビルドアップ部
30 ビルドアップ部(積層部)
20a,30a,40a,50a,60a,70a 絶縁層
21,31,41,51,61,71 導体層
22,32,42,52,62,72 ビア導体
22a,32a,42a,52a,62a,72a ビアホール
81,82 ソルダーレジスト
81a,82a 開口部
83 ソルダーレジスト(保護膜)
83a 開口部
90,92,93,94 レーザストッパ部
100 配線板
101,102,103 パッド
101a パッド(第1導体パターン)
101b パッド
101c 導体パターン(第2導体パターン)
111a スルーホール
120 配線板
122 ビア導体(中継導体)
123 ビア導体
124 ビア導体(中継導体)
126 絶縁体
130 スルーホール導体(中継導体)
130a,130b スルーホール
200 電子部品
200a 電極
200b 半田
1001 マスク
1002,1003 銅箔
1004 蓋部
F11,F21,F31,F41 底面
F12,F22,F32 壁面
P1,P2 パッド
R1〜R4 キャビティ
S フィルドスタック

Claims (11)

  1. キャビティと、
    前記キャビティの底面を構成する絶縁層と、
    前記キャビティの壁面に沿って、前記絶縁層上に形成されるレーザストッパ部と、
    前記絶縁層上における前記キャビティの内側に形成される第1導体パターンと、
    前記絶縁層上における前記キャビティの外側に形成される第2導体パターンと、を備える配線板であって、
    前記第1導体パターンと前記第2導体パターンは、前記絶縁層に形成される中継導体を介して前記レーザストッパ部を迂回して接続される、
    ことを特徴とする配線板。
  2. 前記レーザストッパ部はグランドに接続されている、
    ことを特徴とする請求項1に記載の配線板。
  3. 前記第1導体パターン上には保護膜が形成される、
    ことを特徴とする請求項1又は2に記載の配線板。
  4. 前記保護膜は、前記第1導体パターン及び前記レーザストッパ部のうち、前記第1導体パターンにのみ前記保護膜が形成されている、
    ことを特徴とする請求項3に記載の配線板。
  5. 前記絶縁層の上には第2絶縁層が形成され、
    前記レーザストッパ部は、一部が前記第2絶縁層に被覆されている、
    ことを特徴とする請求項1乃至4の何れか1項に記載の配線板。
  6. 前記キャビティの側壁は2層以上の絶縁層からなる連続面である、
    ことを特徴とする請求項1乃至5の何れか1項に記載の配線板。
  7. 前記レーザストッパ部は、枠状に形成されている、
    ことを特徴とする請求項1乃至6の何れか1項に記載の配線板。
  8. 前記レーザストッパ部は、リング状に形成されている。
    ことを特徴とする請求項1乃至6の何れか1項に記載の配線板。
  9. 前記中継導体は、フィルドビア導体を含む、
    ことを特徴とする請求項1乃至8の何れか1項に記載の配線板。
  10. 前記中継導体は、スルーホール導体を含む。
    ことを特徴とする請求項1乃至8の何れか1項に記載の配線板。
  11. 第1絶縁層を準備することと、
    前記第1絶縁層の両面に跨るように中継導体を形成することと、
    前記第1絶縁層の主面上におけるキャビティ予定領域の縁に、レーザストッパ部を形成することと、
    前記キャビティ予定領域の内側にある前記第1絶縁層の前記主面上に、前記中継導体に接続される第1導体パターンを形成することと、
    前記キャビティ予定領域の外側にある前記第1絶縁層の前記主面上に、前記中継導体に接続される第2導体パターンを形成することと、
    前記第1絶縁層の前記主面上、及び前記レーザストッパ部の上に第2絶縁層を形成することと、
    前記第2絶縁層を貫通して前記レーザストッパ部に達するレーザ光を前記レーザストッパ部に沿って照射することと、
    前記キャビティ予定領域にある前記第2絶縁層を除去することと、
    を含む、配線板の製造方法。
JP2011286979A 2011-12-27 2011-12-27 配線板及びその製造方法 Pending JP2013135203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011286979A JP2013135203A (ja) 2011-12-27 2011-12-27 配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011286979A JP2013135203A (ja) 2011-12-27 2011-12-27 配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013135203A true JP2013135203A (ja) 2013-07-08

Family

ID=48911687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011286979A Pending JP2013135203A (ja) 2011-12-27 2011-12-27 配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013135203A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015166586A1 (ja) * 2014-05-02 2015-11-05 株式会社メイコー プリント配線基板及びその製造方法
KR20160116484A (ko) * 2015-03-30 2016-10-10 엘지이노텍 주식회사 인쇄회로기판
JP2016201424A (ja) * 2015-04-08 2016-12-01 イビデン株式会社 プリント配線板およびその製造方法
CN107124833A (zh) * 2016-02-24 2017-09-01 大德电子株式会社 印刷电路板的制造方法
JP2018098491A (ja) * 2016-12-16 2018-06-21 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板、パッケージ及びプリント回路基板の製造方法
JP2019176068A (ja) * 2018-03-29 2019-10-10 京セラ株式会社 印刷配線板および印刷配線板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169178A (ja) * 1992-11-30 1994-06-14 Nec Corp 多層印刷配線板
JP2004172308A (ja) * 2002-11-19 2004-06-17 Sony Corp 電子回路配線基板及び電子回路配線方法
JP2009164249A (ja) * 2007-12-28 2009-07-23 Nec Corp プリント回路基板
JP2010245530A (ja) * 2009-04-02 2010-10-28 Kinko Denshi Kofun Yugenkoshi 回路基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169178A (ja) * 1992-11-30 1994-06-14 Nec Corp 多層印刷配線板
JP2004172308A (ja) * 2002-11-19 2004-06-17 Sony Corp 電子回路配線基板及び電子回路配線方法
JP2009164249A (ja) * 2007-12-28 2009-07-23 Nec Corp プリント回路基板
JP2010245530A (ja) * 2009-04-02 2010-10-28 Kinko Denshi Kofun Yugenkoshi 回路基板およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015166586A1 (ja) * 2014-05-02 2015-11-05 株式会社メイコー プリント配線基板及びその製造方法
KR20160116484A (ko) * 2015-03-30 2016-10-10 엘지이노텍 주식회사 인쇄회로기판
KR102355023B1 (ko) 2015-03-30 2022-01-25 엘지이노텍 주식회사 인쇄회로기판
JP2016201424A (ja) * 2015-04-08 2016-12-01 イビデン株式会社 プリント配線板およびその製造方法
CN107124833A (zh) * 2016-02-24 2017-09-01 大德电子株式会社 印刷电路板的制造方法
CN107124833B (zh) * 2016-02-24 2019-04-23 大德电子株式会社 印刷电路板的制造方法
JP2018098491A (ja) * 2016-12-16 2018-06-21 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板、パッケージ及びプリント回路基板の製造方法
JP7107479B2 (ja) 2016-12-16 2022-07-27 サムソン エレクトロ-メカニックス カンパニーリミテッド. プリント回路基板、パッケージ及びプリント回路基板の製造方法
JP2019176068A (ja) * 2018-03-29 2019-10-10 京セラ株式会社 印刷配線板および印刷配線板の製造方法

Similar Documents

Publication Publication Date Title
JP2012146983A (ja) 配線板及びその製造方法
JP5272090B2 (ja) 配線板とその製造方法
US9258897B2 (en) Wiring board and method for manufacturing the same
US8925194B2 (en) Flex-rigid wiring board and method of manufacturing the same
US9999134B2 (en) Self-decap cavity fabrication process and structure
WO2010013366A1 (ja) フレックスリジッド配線板及びその製造方法
US20110199739A1 (en) Flex-rigid wiring board and method for manufacturing the same
JP2012151372A (ja) 配線板及びその製造方法
WO2014091644A1 (ja) 多層配線基板およびその製造方法
JP2013135203A (ja) 配線板及びその製造方法
WO2009118935A1 (ja) フレックスリジッド配線板及びその製造方法
WO2010073780A1 (ja) フレックスリジッド配線板及びその製造方法
JPWO2008050399A1 (ja) フレックスリジッド配線板及びその製造方法
CN103517572A (zh) 布线板及其断开修复方法、布线形成方法和制造方法
JP5059950B2 (ja) 配線板及びその製造方法
TWI549579B (zh) 印刷電路板
US20130220691A1 (en) Multilayer wiring substrate and method of manufacturing the same
JP2015159153A (ja) 電子部品内蔵多層配線板
JP2015185828A (ja) 電子部品内蔵多層配線板およびその製造方法
KR20130068657A (ko) 인쇄회로기판 및 그의 제조 방법
JP2019121766A (ja) プリント配線板およびその製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
WO2015083216A1 (ja) 多層基板、及び、その製造方法
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2013004625A (ja) フレキシブルプリント配線板及び該フレキシブルプリント配線板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130702