JP2013123074A5 - - Google Patents

Download PDF

Info

Publication number
JP2013123074A5
JP2013123074A5 JP2013018260A JP2013018260A JP2013123074A5 JP 2013123074 A5 JP2013123074 A5 JP 2013123074A5 JP 2013018260 A JP2013018260 A JP 2013018260A JP 2013018260 A JP2013018260 A JP 2013018260A JP 2013123074 A5 JP2013123074 A5 JP 2013123074A5
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
type iii
surface layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013018260A
Other languages
English (en)
Other versions
JP6096523B2 (ja
JP2013123074A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2013018260A priority Critical patent/JP6096523B2/ja
Priority claimed from JP2013018260A external-priority patent/JP6096523B2/ja
Publication of JP2013123074A publication Critical patent/JP2013123074A/ja
Publication of JP2013123074A5 publication Critical patent/JP2013123074A5/ja
Application granted granted Critical
Publication of JP6096523B2 publication Critical patent/JP6096523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明を具現化した一つの半導体装置は、第１層と第２層と表面層が積層され、表面層の表面側にゲート電極が形成されている。
第１層は、第１種類のIII-Ｖ族化合物半導体で構成されている。第２層は、第２導電型の第２種類のIII-Ｖ族化合物半導体で構成されている。表面層は、第１導電型のIII-Ｖ族化合物半導体で構成されている。表面層は、第２種類のIII-Ｖ族化合物半導体で構成されているのが好ましい。第１種類のIII-Ｖ族化合物半導体のバンドギャップよりも第２種類のIII-Ｖ族化合物半導体のバンドギャップの方が大きいものが選択されている。この半導体装置では、ゲート電極にオン電圧が印加されていないときに、少なくとも第２層が実質的に空乏化される。
第１層は、実質的に不純物が含有されていない真性半導体の層でもよく、あるいは第１導電型又は第２導電型の不純物が含有されている層でもよい。
ここで、表面層の表面側に形成されているゲート電極は、表面層の表面側に直接的(典型的にはショットキー接続)、又は間接的(典型的には絶縁材を介在させて対向させる)に形成することができる。
本発明を具現化した一つの製造方法では、第１層と第２層と表面層が積層され、表面層の表面側にゲート電極が形成されており、ゲート電極にオン電圧が印加されていないときに、少なくとも第２層が実質的に空乏化される半導体装置を製造する。この製造方法は、第１種類のIII-Ｖ族化合物半導体からなる第１層上に、第２導電型であって第１種類のIII-Ｖ族化合物半導体のバンドギャップよりも大きなバンドギャップを有する第２種類のIII-Ｖ族化合物半導体からなる第２層をエピタキシャル成長させる第２層成長工程と、第２層上に第１導電型のIII-Ｖ族化合物半導体からなる表面層をエピタキシャル成長させる表面層成長工程を備えている。表面層成長工程では、第２種類のIII-Ｖ族化合物半導体からなる表面層をエピタキシャル成長させるのが好ましい。
上記の製造方法を採用すると、表面層から第２層に空乏層が伸びることでノーマリオフが実現され易い半導体装置を得ることができる。

Claims (4)

  1. 第１層と第２層と表面層が積層され、表面層の表面側にゲート電極が形成されている半導体装置であり、
    第１層は、第１種類のIII-Ｖ族化合物半導体で構成されており、
    第２層は、第２導電型の第２種類のIII-Ｖ族化合物半導体で構成されており、
    表面層は、第１導電型のIII-Ｖ族化合物半導体で構成されており、
    第１種類のIII-Ｖ族化合物半導体のバンドギャップよりも第２種類のIII-Ｖ族化合物半導体のバンドギャップの方が大きく、
    ゲート電極にオン電圧が印加されていないときに、少なくとも第２層が実質的に空乏化されることを特徴とする半導体装置。
  2. 表面層は、第２種類のIII-Ｖ族化合物半導体で構成されている請求項１に記載の半導体装置。
  3. 第１層と第２層と表面層が積層され、表面層の表面側にゲート電極が形成されており、ゲート電極にオン電圧が印加されていないときに、少なくとも第２層が実質的に空乏化される半導体装置の製造方法であり、
    第１種類のIII-Ｖ族化合物半導体からなる第１層上に、第２導電型であって第１種類のIII-Ｖ族化合物半導体のバンドギャップよりも大きなバンドギャップを有する第２種類のIII-Ｖ族化合物半導体からなる第２層をエピタキシャル成長させる第２層成長工程と、
    その第２層上に、第１導電型のIII-Ｖ族化合物半導体からなる表面層をエピタキシャル成長させる表面層成長工程と、
    その表面層の表面側にゲート電極を形成するゲート電極形成工程を有することを特徴とする製造方法。
  4. 表面層成長工程では、第２種類のIII-Ｖ族化合物半導体からなる表面層をエピタキシャル成長させる請求項３に記載の製造方法。
JP2013018260A 2013-02-01 2013-02-01 半導体装置とその製造方法 Active JP6096523B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013018260A JP6096523B2 (ja) 2013-02-01 2013-02-01 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013018260A JP6096523B2 (ja) 2013-02-01 2013-02-01 半導体装置とその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010050058A Division JP5221577B2 (ja) 2010-03-08 2010-03-08 半導体装置とその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015092719A Division JP6185508B2 (ja) 2015-04-30 2015-04-30 半導体装置とその製造方法

Publications (3)

Publication Number Publication Date
JP2013123074A JP2013123074A (ja) 2013-06-20
JP2013123074A5 true JP2013123074A5 (ja) 2013-12-05
JP6096523B2 JP6096523B2 (ja) 2017-03-15

Family

ID=48774840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013018260A Active JP6096523B2 (ja) 2013-02-01 2013-02-01 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP6096523B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017126610A (ja) 2016-01-12 2017-07-20 トヨタ自動車株式会社 スイッチング素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624208B2 (ja) * 1982-07-29 1994-03-30 日本電気株式会社 半導体装置
JPH0415929A (ja) * 1990-05-10 1992-01-21 Fujitsu Ltd 高電子移動度トランジスタ
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP4906023B2 (ja) * 2001-08-14 2012-03-28 古河電気工業株式会社 ＧａＮ系半導体装置
JP2004273486A (ja) * 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置

Similar Documents

Publication Publication Date Title
RU2015151123A (ru) Устройства, основанные на избирательно эпитаксиально выращенных материалах iii-v групп
JP5892495B2 (ja) Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
KR101772290B1 (ko) 질화갈륨 트랜지스터에 대한 초격자 버퍼 구조물
JP5907465B2 (ja) 半導体素子及び結晶積層構造体
JP6381881B2 (ja) 高電子移動度トランジスタ及びその駆動方法
EP2765611A3 (en) Vertical gallium nitride transistors and methods of fabricating the same
WO2014144698A3 (en) Large-area, laterally-grown epitaxial semiconductor layers
JP2012142629A5 (ja)
JP2012151463A5 (ja)
JP2014236093A5 (ja)
JP2011135063A5 (ja)
JP2012151461A5 (ja)
JP2016058546A (ja) 半導体装置
JP2012253108A5 (ja)
JP2017516289A5 (ja)
JP2013048212A5 (ja)
JP2015153787A5 (ja)
GB2529347A (en) Making a defect free fin based device in lateral epitaxy overgrowth region
JP2016100471A (ja) 半導体装置及び半導体装置の製造方法
JP5707463B2 (ja) 半導体装置とその製造方法
JP2013140974A5 (ja) パワー素子
JP2010239066A5 (ja)
RU2016107114A (ru) Фотовольтаический элемент с переменной запрещенной зоной
JP2015133354A (ja) 窒化物半導体エピタキシャルウェハ及び窒化物半導体デバイス
JP2015061060A5 (ja)