JP2013115250A - 光電変換素子および光電変換素子の製造方法 - Google Patents

Abstract

【課題】光劣化率を低減可能な光電変換素子を提供する。
【解決手段】光電変換素子１０は、光電変換部３を備える。光電変換部３は、ｐ型非晶質半導体層３１、バッファ層３２、ｉ型非晶質半導体層３３およびｎ型非晶質半導体層３４を積層した構造からなる。バッファ層３２における炭素原子の含有量は、基準値よりも少なく、基準値は、３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲からなる。
【選択図】図１

Description

この発明は、光電変換素子および光電変換素子の製造方法に関するものである。

従来、光を電気に変換する太陽電池として特許文献１に記載の光電変換装置が知られている。

この光電変換装置は、ｐ型半導体層、ｉ型半導体層およびｎ型半導体層を基板上に積層した構造からなる。

そして、ｐ型半導体層は、少なくともシリコン原子を含有する微結晶半導体からなり、ｉ型半導体層およびｎ型半導体層は、微結晶半導体からなる。

また、ｐ型半導体層は、１原子％〜４０原子％の炭素原子を含有する。

特開２００６−０６０１３１号公報

しかし、従来の光電変換装置は、太陽光のような強い光が照射された場合、光劣化率が大きいという問題がある。

そこで、この発明は、光劣化率を低減可能な光電変換素子を提供するものである。

また、この発明は、光劣化率を低減可能な光電変換素子の製造方法を提供するものである。

この発明の実施の形態によれば、光電変換素子は、ｐ型半導体層と、ｉ型半導体層と、ｎ型半導体層と、バッファ層とを備える。ｐ型半導体層は、アモルファスシリコンカーバイドからなる。ｎ型半導体層は、ｐ型半導体層に対向して設けられ、非晶質相からなる。ｎ型半導体層は、ｉ型半導体層に対向して設けられ、非晶質相からなる。バッファ層は、ｐ型半導体層とｉ型半導体層との間に設けられるとともにアモルファスシリコンカーバイドからなり、炭素原子の含有量が基準値よりも少ない。そして、基準値は、３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲からなる。

また、この発明の実施の形態によれば、光電変換素子の製造方法は、基板上に形成された透明導電膜上にアモルファスシリコンカーバイドからなるｐ型半導体層を堆積する第１の工程と、アモルファスシリコンカーバイドからなるバッファ層を炭素原子の含有量が基準値よりも少なくなるようにｐ型半導体層上に堆積する第２の工程と、バッファ層上に非晶質相からなるｉ型半導体層を堆積する第３の工程と、ｉ型半導体層上に非晶質相からなるｎ型半導体層を堆積する第４の工程とを備え、基準値は、３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲からなる。

この発明の実施の形態による光電変換素子は、炭素原子の含有量が基準値よりも少ないバッファ層を備える。その結果、ｐ型半導体層とｉ型半導体層との界面における再結合準位が減少し、ｉ型半導体層で光励起された正孔は、ｐ型半導体層へ到達し易くなり、ｉ型半導体層で光励起された電子は、ｐ型半導体層とｉ型半導体層との界面において再結合し難くなる。そして、光電変換素子の光照射試験を行なった場合、主に、短絡光電流の低下が抑制される。

従って、光電変換素子の光劣化率を低減できる。

また、この発明の実施の形態による光電変換素子の製造方法は、アモルファスシリコンカーバイドからなるバッファ層を炭素原子の含有量が基準値よりも少なくなるようにｐ型半導体層上に堆積する第２の工程を備える。その結果、製造された光電変換素子において、ｐ型半導体層とｉ型半導体層との界面における再結合準位が減少し、ｉ型半導体層で光励起された正孔は、ｐ型半導体層へ到達し易くなり、ｉ型半導体層で光励起された電子は、ｐ型半導体層とｉ型半導体層との界面において再結合し難くなる。そして、光電変換素子の光照射試験を行なった場合、主に、短絡光電流の低下が抑制される。

従って、この発明の実施の形態による光電変換素子の製造方法を用いて製造された光電変換素子の光劣化率を低減できる。

この発明の実施の形態１による光電変換素子の構成を示す断面図である。 バッファ層を形成するときのＣＨ_４ガスの流量を示す図である。 光電変換素子の光照射試験の結果を示す図である。 実施の形態２による光電変換素子の構成を示す断面図である。 実施の形態３による光電変換素子の構成を示す断面図である。

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

この明細書において、「非晶質相」とは、シリコン（Ｓｉ）原子等がランダムに配列された状態を言う。また、「微結晶相」とは、Ｓｉ原子等のランダムなネットワークの中にＳｉ等の微結晶粒が存在する状態を言う。更に、アモルファスシリコンを「ａ−Ｓｉ」と表記するが、この表記は、実際には、水素（Ｈ）原子が含まれていてもよい。アモルファスシリコンカーバイド（ａ−ＳｉＣ）、アモルファスシリコンナイトライド（ａ−ＳｉＮ）、アモルファスシリコンオキサイド（ａ−ＳｉＯ）、アモルファスシリコンゲルマニウム（ａ−ＳｉＧｅ）、アモルファスゲルマニウム（ａ−Ｇｅ）、微結晶シリコンカーバイド（μｃ−ＳｉＣ）、微結晶シリコン（μｃ−Ｓｉ）、微結晶シリコンゲルマニウム（μｃ−ＳｉＧｅ）、および微結晶ゲルマニウム（μｃ−Ｇｅ）についても、同様に、水素（Ｈ）原子が含まれていてもよい。

［実施の形態１］
図１は、この発明の実施の形態１による光電変換素子の構成を示す断面図である。図１を参照して、この発明の実施の形態１による光電変換素子１０は、透光性基板１と、透明導電膜２と、光電変換部３，５と、ｎ型微結晶半導体層４と、電極６とを備える。

光電変換部３は、ｐ型非晶質半導体層３１と、バッファ層３２と、ｉ型非晶質半導体層３３と、ｎ型非晶質半導体層３４とを含む。また、光電変換部５は、ｐ型微結晶半導体層５１と、ｉ型微結晶半導体層５２と、ｎ型微結晶半導体層５３とを含む。このように、光電変換部３は、ｐ型非晶質半導体層３１、バッファ層３２、ｉ型非晶質半導体層３３およびｎ型非晶質半導体層３４を積層したｐｉｎ構造からなり、光電変換部５は、ｐ型微結晶半導体層５１、ｉ型微結晶半導体層５２およびｎ型微結晶半導体層５３を積層したｐｉｎ構造からなる。

透明導電膜２は、透光性基板１に接して配置される。

光電変換部３のｐ型非晶質半導体層３１は、透明導電膜２に接して配置される。バッファ層３２は、ｐ型非晶質半導体層３１に接して配置される。ｉ型非晶質半導体層３３は、バッファ層３２に接して配置される。ｎ型非晶質半導体層３４は、ｉ型非晶質半導体層３３に接して配置される。

ｎ型微結晶半導体層４は、光電変換部３のｎ型非晶質半導体層３４に接して配置される。

光電変換部５のｐ型微結晶半導体層５１は、ｎ型微結晶半導体層４に接して配置される。ｉ型微結晶半導体層５２は、ｐ型微結晶半導体層５１に接して配置される。ｎ型微結晶半導体層５３は、ｉ型微結晶半導体層５２に接して配置される。

電極６は、光電変換部５のｎ型微結晶半導体層５３に接して配置される。

透光性基板１は、例えば、ガラスからなる。

透明導電膜２は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＳｎＯ_２およびＺｎＯ等からなる。そして、透明導電膜２のｐ型非晶質半導体層３１側の表面は、平坦であってもよく、凹凸構造（テクスチャ構造）であってもよい。

ｐ型非晶質半導体層３１は、非晶質相からなり、例えば、ｐ型ａ−ＳｉＣからなる。そして、ｐ型非晶質半導体層３１は、例えば、８〜９ｎｍの膜厚および２．０５ｅＶの光学バンドギャップを有する。

バッファ層３２は、非晶質相からなり、例えば、ｉ型ａ−ＳｉＣからなる。そして、バッファ層３２は、例えば、３〜５ｎｍの膜厚、または６〜７ｎｍの膜厚を有するとともに、１．９８〜２．０ｅＶの光学バンドギャップを有する。また、バッファ層３２における炭素原子の含有量は、基準値よりも少なく、基準値は、３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲である。

そして、この基準値は、次のように決定された。従来の光電変換装置においては、ｐ型半導体層は、１原子％〜４０原子％の炭素原子を含む。シリコンの原子密度は、５×１０^２２（個／ｃｍ^３）であるので、ｐ型半導体層における炭素原子の含有量は、（１原子％〜４０原子％）×５×１０^２２（個／ｃｍ^３）＝５×１０^２０（個／ｃｍ^３）〜２×１０^２２（個／ｃｍ^３）の範囲である。

一方、従来の光電変換素子においては、バッファ層は、ｐ型半導体層における炭素原子の含有量と同じ含有量の炭素原子を含み、バッファ層の膜厚は、６〜７ｎｍであるので、バッファ層における炭素原子の含有量は、（５×１０^２０（個／ｃｍ^３）×６×１０^−７（ｃｍ）〜２×１０^２２（個／ｃｍ^３））×７×１０^−７（ｃｍ）＝３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）である。

そして、光電変換素子１０のバッファ層３２の膜厚が６〜７ｎｍである場合、バッファ層３２は、従来のバッファ層における炭素原子の含有量よりも少ない含有量の炭素原子を含むので、基準値は、３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）となる。

また、光電変換素子１０のバッファ層３２の膜厚が３〜５ｎｍである場合、バッファ層３２は、従来のバッファ層の膜厚が６ｎｍである場合の炭素原子の含有量よりも少ない含有量の炭素原子を含むので、基準値は、３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）となる。

従って、炭素原子の含有量の基準値を３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲と決定した。

ｉ型非晶質半導体層３３は、非晶質相からなり、例えば、ｉ型ａ−Ｓｉからなる。そして、ｉ型非晶質半導体層３３は、例えば、２６０ｎｍの膜厚および１．８５ｅＶの光学バンドギャップを有する。

ｎ型非晶質半導体層３４は、非晶質相からなり、例えば、ｎ型ａ−Ｓｉからなる。ｎ型微結晶半導体層４は、微結晶相からなり、例えば、ｎ型μｃ−Ｓｉからなる。そして、ｎ型非晶質半導体層３４およびｎ型微結晶半導体層４の全体の膜厚は、例えば、２０ｎｍである。

ｐ型微結晶半導体層５１は、微結晶相からなり、例えば、ｐ型μｃ−Ｓｉからなる。そして、ｐ型微結晶半導体層５１は、例えば、１５ｎｍの膜厚を有する。

ｉ型微結晶半導体層５２は、微結晶相からなり、例えば、ｉ型μｃ−Ｓｉからなる。そして、ｉ型微結晶半導体層５２は、例えば、１７００ｎｍの膜厚を有する。

ｎ型微結晶半導体層５３は、微結晶相からなり、例えば、ｎ型μｃ−Ｓｉからなる。そして、ｎ型微結晶半導体層５３は、例えば、２０ｎｍの膜厚を有する。

電極６は、例えば、アルミニウム（Ａｌ）からなる。

光電変換素子１０の製造方法について説明する。光電変換素子１０は、プラズマ装置を用いてプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって製造される。

プラズマ装置は、仕込室と、反応室ＣＢ１〜ＣＢ４と、取出室と、整合器と、ＲＦ電源とを備える。仕込室、反応室ＣＢ１〜ＣＢ４および取出室は、直列的に配置されている。そして、仕込室と反応室ＣＢ１との間、反応室ＣＢ１と反応室ＣＢ２との間、反応室ＣＢ２と反応室ＣＢ３との間、反応室ＣＢ３と反応室ＣＢ４との間、および反応室ＣＢ４と取出室との間は、仕切バルブで仕切られている。また、仕込室から反応室ＣＢ１、反応室ＣＢ２、反応室ＣＢ３、反応室ＣＢ４および取出室へ基板を順次搬送する搬送機構がプラズマ装置に備えられている。

仕込室は、加熱機構と排気機構とを備える。加熱機構は、基板を所定の温度に昇温する。排気機構は、仕込室内のガスを排気し、仕込室の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。

反応室ＣＢ１〜ＣＢ４の各々は、平行平板電極と、加熱機構と、排気機構とを備える。加熱機構は、基板を所定の温度に昇温する。排気機構は、反応室ＣＢ１〜ＣＢ４内のガスを排気し、反応室ＣＢ１〜ＣＢ４の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。平行平板電極は、整合器を介してＲＦ電源に接続される。

取出室は、排気機構を備える。排気機構は、取出室内のガスを排気し、取出室の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。

仕込室、反応室ＣＢ１〜ＣＢ４および取出室の各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが仕込室、反応室ＣＢ１〜ＣＢ４、および取出室に最も近くなるように仕込室、反応室ＣＢ１〜ＣＢ４および取出室に直列的に連結されている。そして、各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプによって仕込室、反応室ＣＢ１〜ＣＢ４および取出室内のガスを排気し、またはメカニカルブースタポンプおよびロータリーポンプによって仕込室、反応室ＣＢ１〜ＣＢ４および取出室内のガスを排気する。

ＲＦ電源は、例えば、１３．５６ＭＨｚのＲＦ電力を整合器を介して反応室ＣＢ１〜ＣＢ４の平行平板電極に印加する。

光電変換素子１０の製造が開始されると、ＳｎＯ_２が形成されたガラス基板（ＳｎＯ_２／ガラス基板）を洗浄し、ＳｎＯ_２／ガラス基板をプラズマ装置の仕込室の基板ホルダー上に配置する。

そして、仕込室の排気機構は、１×１０^−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、ＳｎＯ_２／ガラス基板の温度を２００℃に設定するように基板ホルダーを加熱する。また、反応室ＣＢ１〜ＣＢ４の加熱機構も、基板温度を２００℃に設定するように基板ホルダーを加熱する。

ＳｎＯ_２／ガラス基板の温度が２００℃に達すると、仕込室と反応室ＣＢ１との間の仕切バルブが開けられ、ＳｎＯ_２／ガラス基板は、仕込室から反応室ＣＢ１へ搬送される。

ｐ型非晶質半導体層３１、バッファ層３２、ｉ型非晶質半導体層３３、ｎ型非晶質半導体層３４、ｎ型微結晶半導体層４、ｐ型微結晶半導体層５１、ｉ型微結晶半導体層５２およびｎ型微結晶半導体層５３を形成するときの材料ガスの流量を表１に示す。

ＳｎＯ_２／ガラス基板が反応室ＣＢ１へ搬送されると、２ｓｃｃｍのシラン（ＳｉＨ_４）ガスと、４２ｓｃｃｍの水素（Ｈ_２）ガスと、水素希釈された１２ｓｃｃｍのジボラン（Ｂ_２Ｈ_６）ガスと、２５２ｓｃｃｍのメタン（ＣＨ_４）ガスとを反応室ＣＢ１に流し、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたＢ_２Ｈ_６ガスの濃度は、０．１％である。

これによって、反応室ＣＢ１内でプラズマが発生し、ｐ型非晶質半導体層３１としてのｐ型ａ−ＳｉＣがＳｎＯ_２上に堆積される。

ｐ型非晶質半導体層３１の膜厚が８〜９ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガス、ＣＨ_４ガスおよびＢ_２Ｈ_６ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板を反応室ＣＢ１から反応室ＣＢ２へ搬送する。

ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板が反応室ＣＢ２へ搬送されると、２ｓｃｃｍのＳｉＨ_４ガスと、４２ｓｃｃｍのＨ_２ガスと、１２６ｓｃｃｍのＣＨ_４ガスとを反応室ＣＢ２に流し、反応室ＣＢ２の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。

これによって、反応室ＣＢ２内でプラズマが発生し、バッファ層３２としてのｉ型ａ−ＳｉＣがｐ型非晶質半導体層３１上に堆積される。

なお、ＣＨ_４ガスの流量を１２６ｓｃｃｍから４．２ｓｃｃｍ／秒の割合で減少させながらバッファ層３２（ａ−ＳｉＣ）をｐ型非晶質半導体層３１上に堆積してもよい。

バッファ層３２の膜厚が６〜７ｎｍになると、反応室ＣＢ２の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＣＨ_４ガスの反応室ＣＢ２への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ２を真空引きする。そして、仕切バルブを開け、バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板を反応室ＣＢ２から反応室ＣＢ３へ搬送する。

バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板が反応室ＣＢ３へ搬送されると、１０ｓｃｃｍのＳｉＨ_４ガスと、１００ｓｃｃｍのＨ_２ガスとを反応室ＣＢ３に流し、反応室ＣＢ３の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。

これによって、反応室ＣＢ３内でプラズマが発生し、ｉ型非晶質半導体層３３としてのｉ型ａ−Ｓｉがバッファ層３２上に堆積される。

ｉ型非晶質半導体層３３の膜厚が２６０ｎｍになると、反応室ＣＢ３の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガスおよびＨ_２ガスの反応室ＣＢ３への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ３を真空引きする。そして、仕切バルブを開け、ｉ型非晶質半導体層３３／バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板を反応室ＣＢ３から反応室ＣＢ４へ搬送する。

ｉ型非晶質半導体層３３／バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板が反応室ＣＢ４へ搬送されると、２０ｓｃｃｍのＳｉＨ_４ガスと、１５０ｓｃｃｍのＨ_２ガスと、水素希釈された５０ｓｃｃｍのホスフィン（ＰＨ_３）ガスとを反応室ＣＢ４へ流し、反応室ＣＢ４の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたＰＨ_３ガスの濃度は、例えば、０．２％である。

これによって、反応室ＣＢ４内でプラズマが発生し、ｎ型非晶質半導体層３４としてのｎ型ａ−Ｓｉがｉ型非晶質半導体層３３上に堆積される。

ｎ型非晶質半導体層３４の膜厚が所望の膜厚になると、ＳｉＨ_４ガスの流量を２０ｓｃｃｍから４ｓｃｃｍに変え、Ｈ_２ガスの流量を１５０ｓｃｃｍから２５０ｓｃｃｍに変え、ＰＨ_３ガスの流量を５０ｓｃｃｍから２５ｓｃｃｍに変える。これによって、ｎ型微結晶半導体層４としてのｎ型μｃ−Ｓｉがｎ型非晶質半導体層３４上に堆積される。

そして、ｎ型非晶質半導体層３４およびｎ型微結晶半導体層４の全体の膜厚が２０ｎｍになると、反応室ＣＢ４の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＰＨ_３ガスの反応室ＣＢ４への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ４を真空引きする。そして、仕切バルブを開け、ｎ型微結晶半導体層４／ｎ型非晶質半導体層３４／ｉ型非晶質半導体層３３／バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板を反応室ＣＢ４から反応室ＣＢ１へ搬送する。

ｎ型微結晶半導体層４／ｎ型非晶質半導体層３４／ｉ型非晶質半導体層３３／バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板が反応室ＣＢ１へ搬送されると、２ｓｃｃｍのＳｉＨ_４ガスと、１２０ｓｃｃｍのＨ_２ガスと、水素希釈された１２ｓｃｃｍのＢ_２Ｈ_６ガスとを反応室ＣＢ１へ流し、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。

これによって、反応室ＣＢ１内でプラズマが発生し、ｐ型微結晶半導体層５１としてのｐ型μｃ−Ｓｉがｎ型微結晶半導体層４上に堆積される。

ｐ型微結晶半導体層５１の膜厚が１５ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＢ_２Ｈ_６ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ｐ型微結晶半導体層５１／ｎ型微結晶半導体層４／ｎ型非晶質半導体層３４／ｉ型非晶質半導体層３３／バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板を反応室ＣＢ１から反応室ＣＢ３へ搬送する。

ｐ型微結晶半導体層５１／ｎ型微結晶半導体層４／ｎ型非晶質半導体層３４／ｉ型非晶質半導体層３３／バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板が反応室ＣＢ３へ搬送されると、４ｓｃｃｍのＳｉＨ_４ガスと、２８０ｓｃｃｍのＨ_２ガスとを反応室ＣＢ３へ流し、反応室ＣＢ３の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。

これによって、反応室ＣＢ３内でプラズマが発生し、ｉ型微結晶半導体層５２としてのｉ型μｃ−Ｓｉがｐ型微結晶半導体層５１上に堆積される。

ｉ型微結晶半導体層５２の膜厚が１７００ｎｍになると、反応室ＣＢ３の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガスおよびＨ_２ガスの反応室ＣＢ３への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ３を真空引きする。そして、仕切バルブを開け、ｉ型微結晶半導体層５２／ｐ型微結晶半導体層５１／ｎ型微結晶半導体層４／ｎ型非晶質半導体層３４／ｉ型非晶質半導体層３３／バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板を反応室ＣＢ３から反応室ＣＢ４へ搬送する。

ｉ型微結晶半導体層５２／ｐ型微結晶半導体層５１／ｎ型微結晶半導体層４／ｎ型非晶質半導体層３４／ｉ型非晶質半導体層３３／バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板が反応室ＣＢ４へ搬送されると、４ｓｃｃｍのＳｉＨ_４ガスと、２５０ｓｃｃｍのＨ_２ガスと、水素希釈された２５ｓｃｃｍのＰＨ_３ガスとを反応室ＣＢ４へ流し、反応室ＣＢ４の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。

これによって、反応室ＣＢ４内でプラズマが発生し、ｎ型微結晶半導体層５３としてのｎ型μｃ−Ｓｉがｉ型微結晶半導体層５２上に堆積される。

ｎ型微結晶半導体層５３の膜厚が２０ｎｍになると、反応室ＣＢ４の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＰＨ_３ガスの反応室ＣＢ４への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ４を真空引きする。そして、仕切バルブを開け、ｎ型微結晶半導体層５３／ｉ型微結晶半導体層５２／ｐ型微結晶半導体層５１／ｎ型微結晶半導体層４／ｎ型非晶質半導体層３４／ｉ型非晶質半導体層３３／バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板を反応室ＣＢ４から取出室へ搬送する。

その後、取出室でｎ型微結晶半導体層５３／ｉ型微結晶半導体層５２／ｐ型微結晶半導体層５１／ｎ型微結晶半導体層４／ｎ型非晶質半導体層３４／ｉ型非晶質半導体層３３／バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板を室温まで冷却した後、ｎ型微結晶半導体層５３／ｉ型微結晶半導体層５２／ｐ型微結晶半導体層５１／ｎ型微結晶半導体層４／ｎ型非晶質半導体層３４／ｉ型非晶質半導体層３３／バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板を取出室から取出し、ｎ型微結晶半導体層５３／ｉ型微結晶半導体層５２／ｐ型微結晶半導体層５１／ｎ型微結晶半導体層４／ｎ型非晶質半導体層３４／ｉ型非晶質半導体層３３／バッファ層３２／ｐ型非晶質半導体層３１／ＳｎＯ_２／ガラス基板を蒸着装置にセットする。

そして、蒸着装置を用いて電極６としてのＡｌをｎ型微結晶半導体層５３上に形成する。これによって、光電変換素子１０が完成する。

なお、上記においては、膜厚が６〜７ｎｍになるようにバッファ層３２をｐ型非晶質半導体層３１上に堆積すると説明したが、光電変換素子１０の製造方法においては、ＣＨ_４ガスの流量を２５２ｓｃｃｍに一定に保持して膜厚が３〜５ｎｍになるようにバッファ層３２をｐ型非晶質半導体層３１上に堆積してもよい。

このように、光電変換素子１０は、ｐ型非晶質半導体層３１、バッファ層３２、ｉ型非晶質半導体層３３、ｎ型非晶質半導体層３４、ｎ型微結晶半導体層４、ｐ型微結晶半導体層５１、ｉ型微結晶半導体層５２およびｎ型微結晶半導体層５３をプラズマＣＶＤ法によって透明導電膜２上に順次積層し、その後、蒸着によって電極６（＝Ａｌ）をｎ型微結晶半導体層５３上に形成することによって製造される。

図２は、バッファ層３２を形成するときのＣＨ_４ガスの流量を示す図である。図２において、直線ｋ１，ｋ３は、図１に示す光電変換素子１０のバッファ層３２を形成するときのＣＨ_４ガスの流量を示し、直線ｋ２，ｋ４は、従来の光電変換素子のバッファ層を形成するときのＣＨ_４ガスの流量を示す。

バッファ層３２の膜厚が６〜７ｎｍである場合、バッファ層３２は、図２の（ａ）に示す直線ｋ１または図２の（ｂ）に示す直線ｋ３に従ってＣＨ_４ガスの流量を制御して形成される。

図２の（ａ）を参照して、光電変換素子１０のバッファ層３２は、ＣＨ_４ガスの流量を１２６ｓｃｃｍに一定に保持して形成される（直線ｋ１参照）。一方、従来の光電変換素子のバッファ層を形成するときのＣＨ_４ガスの流量は、２５２ｓｃｃｍに一定に保持される（直線ｋ２参照）。従って、光電変換素子１０のバッファ層３２は、従来の光電変換素子のバッファ層を形成するときのＣＨ_４ガスの流量（２５２ｓｃｃｍ）を半分に減少して形成される。

図２の（ｂ）を参照して、光電変換素子１０のバッファ層３２は、ＣＨ_４ガスの流量を１２６ｓｃｃｍから徐々に減少させて形成される（直線ｋ３参照）。この場合、ＣＨ_４ガスの流量は、３０秒間で１２６ｓｃｃｍから０ｓｃｃｍになるように減少される。

一方、従来の光電変換素子のバッファ層を形成するときのＣＨ_４ガスの流量は、２５２ｓｃｃｍから徐々に減少される（直線ｋ４参照）。この場合、ＣＨ_４ガスの流量は、１分間で２５２ｓｃｃｍから０ｓｃｃｍになるように減少される。

従って、光電変換素子１０のバッファ層３２は、ＣＨ_４ガスの流量の減少割合を従来と同じに保持し、ＣＨ_４ガスの流量の初期値を従来の半分に減少して形成される。

なお、光電変換素子１０のバッファ層３２を形成するときのＣＨ_４ガスの流量が直線ｋ３に従って制御される場合、形成されたバッファ層３２において、炭素原子の含有量は、ｐ型非晶質半導体層３１からｉ型非晶質半導体層３３へ向かう方向において、徐々に減少する。従って、ＣＨ_４ガスの流量を減少させながらバッファ層３２を形成した場合、バッファ層３２は、所謂、炭素原子を厚み方向にグレーディッドさせた構造からなる。

このように、バッファ層３２における炭素原子の含有量は、バッファ層３２を形成するときのＣＨ_４ガスの流量を減少させることによって、従来の光電変換素子のバッファ層における炭素原子の含有量よりも少ない値に設定される。

また、バッファ層３２を形成するときのＣＨ_４ガスの流量が２５２ｓｃｃｍである場合、バッファ層３２の膜厚を３〜５ｎｍに設定することによって、バッファ層３２における炭素原子の含有量は、従来の光電変換素子のバッファ層における炭素原子の含有量よりも少ない値に設定される。

従来の光電変換素子のバッファ層における炭素原子の含有量は、１原子％〜４０原子％＝５×１０^２０（個／ｃｍ^３）〜２×１０^２２（個／ｃｍ^３）である。そして、従来の光電変換素子において、バッファ層の膜厚は、６〜７ｎｍであるので、従来の光電変換素子のバッファ層における炭素原子の含有量は、５×１０^２０（個／ｃｍ^３）×６×１０^−７（ｃｍ）〜２×１０^２２（個／ｃｍ^３）×７×１０^−７（ｃｍ）＝３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）である。

一方、光電変換素子１０のバッファ層３２の膜厚は、３〜５ｎｍであるので、光電変換素子１０のバッファ層３２における炭素原子の含有量は、５×１０^２０（個／ｃｍ^３）×３×１０^−７（ｃｍ）〜２×１０^２２（個／ｃｍ^３）×５×１０^−７（ｃｍ）＝１．５×１０^１４（個／ｃｍ^２）〜１．０×１０^１６（個／ｃｍ^２）である。

従って、バッファ層を形成するときのＣＨ_４ガスの流量を従来と同じに保持し、バッファ層の膜厚を従来よりも薄くすることによってバッファ層３２における炭素原子の含有量を少なくできる。

このように、この発明の実施の形態においては、バッファ層３２を形成するときのＣＨ_４ガスの流量を従来の流量よりも少なくすることによって、またはバッファ層３２の膜厚を従来の膜厚よりも薄くすることによって、バッファ層３２における炭素原子の含有量を少なくする。

光電変換素子１０においては、太陽光は、透光性基板１側から光電変換素子１０に入射する。そして、電子および正孔は、主に、光電変換部３のｉ型非晶質半導体層３３および光電変換部５のｉ型微結晶半導体層５２において光励起される。

光電変換部３のｉ型非晶質半導体層３３において光励起された電子および正孔は、ｐ型非晶質半導体層３１／ｉ型非晶質半導体層３３／ｎ型非晶質半導体層３４からなるｐｉｎ接合による内部電界によって分離される。そして、電子は、ｎ型非晶質半導体層３４へ到達し、正孔は、バッファ層３２を介してｐ型非晶質半導体層３１へ到達し、ｐ型非晶質半導体層３１から透明導電膜２へ到達する。

また、光電変換部５のｉ型微結晶半導体層５２において光励起された電子および正孔は、ｐ型微結晶半導体層５１／ｉ型微結晶半導体層５２／ｎ型微結晶半導体層５３からなるｐｉｎ接合による内部電界によって分離される。そして、電子は、ｎ型微結晶半導体層５３へ到達し、正孔は、ｐ型微結晶半導体層５１へ到達する。

ｎ型非晶質半導体層３４に到達した電子は、ｐ型微結晶半導体層５１に到達した正孔とｎ型微結晶半導体層４において再結合する。また、ｎ型微結晶半導体層５３へ到達した電子は、透明導電膜２と電極６との間に接続された外部負荷を介して電極６から透明導電膜２へ到達し、ｐ型非晶質半導体層３１から透明導電膜２へ到達した正孔と再結合する。

これによって、光電変換素子１０において発生した電流が外部負荷に流れる。

このように、光電変換素子１０は、２つの光電変換部３，５を厚み方向に積層した構造からなる光電変換素子であり、所謂、タンデムセルと呼ばれるものである。

タンデムセルにおいては、光電変換部３で発生した光電流と、光電変換部５で発生した光電流とのバランスを取ることが重要であり、ｎ型非晶質半導体層３４へ到達した電子とｐ型微結晶半導体層５１へ到達した正孔との再結合を促進させることが重要である。

そのため、光電変換素子１０においては、ｎ型微結晶半導体層４をｎ型非晶質半導体層３４とｐ型微結晶半導体層５１との間に設け、光電変換部３で光励起された電子と光電変換部５で光励起された正孔との再結合を促進させている。

即ち、ｎ型微結晶半導体層４を設けない場合、ｎ型非晶質半導体層３４は、ｐ型微結晶半導体層５１に接し、ｎ型非晶質半導体層３４／ｐ型微結晶半導体層５１は、ｎｐ逆接合を形成し、このｎｐ逆接合は、ｎ型非晶質半導体層３４へ到達した電子とｐ型微結晶半導体層５１へ到達した正孔とを分離させる。その結果、ｎ型非晶質半導体層３４／ｐ型微結晶半導体層５１界面における電子と正孔との再結合が抑制される。

しかし、ｎ型微結晶半導体層４をｎ型非晶質半導体層３４とｐ型微結晶半導体層５１との間に設けた場合、ｎ型非晶質半導体層３４／ｐ型微結晶半導体層５１によるｎｐ逆接合が形成されず、その結果、ｎ型微結晶半導体層４は、ｎ型非晶質半導体層３４へ到達した電子とｐ型微結晶半導体層５１へ到達した正孔との再結合を促進する。

図３は、光電変換素子１０の光照射試験の結果を示す図である。図３において、縦軸は、規格値を表し、横軸は、擬似太陽光の照射時間を表す。なお、擬似太陽光の光照射強度は、１０００（Ｗ／ｍ^２）である。

また、曲線ｋ５〜ｋ８は、それぞれ、光電変換素子１０における開放電圧（Ｖｏｃ）、短絡光電流（Ｊｓｃ）、曲線因子（Ｆ．Ｆ．）および変換効率（Ｅｆｆ）の擬似太陽光の照射時間による変化を示す。

更に、曲線ｋ９〜ｋ１２は、それぞれ、従来の光電変換素子における開放電圧（Ｖｏｃ）、短絡光電流（Ｊｓｃ）、曲線因子（Ｆ．Ｆ．）および変換効率（Ｅｆｆ）の擬似太陽光の照射時間による変化を示す。

なお、開放電圧（Ｖｏｃ）、短絡光電流（Ｊｓｃ）、曲線因子（Ｆ．Ｆ．）および変換効率（Ｅｆｆ）の値は、それぞれ、擬似太陽光の照射時間が０．１（ｈ）のときの開放電圧（Ｖｏｃ）、短絡光電流（Ｊｓｃ）、曲線因子（Ｆ．Ｆ．）および変換効率（Ｅｆｆ）の値で規格化した値である。

また、光電変換素子１０は、上述したバッファ層３２の各種の形成方法のうち、膜厚を３〜５ｎｍに薄くして形成したバッファ層３２を備える光電変換素子である。

擬似太陽光の光照射試験の結果、光電変換素子１０の開放電圧（Ｖｏｃ）は、従来の光電変換素子の開放電圧（Ｖｏｃ）よりも高く（曲線ｋ５，ｋ９参照）、光電変換素子１０の短絡光電流（Ｊｓｃ）は、従来の光電変換素子の短絡光電流（Ｊｓｃ）よりも大きく（曲線ｋ６，ｋ１０参照）、光電変換素子１０の曲線因子（Ｆ．Ｆ．）は、従来の光電変換素子の曲線因子（Ｆ．Ｆ．）よりも大きい（曲線ｋ７，ｋ１１参照）。その結果、光電変換素子１０の変換効率（Ｅｆｆ）は、従来の光電変換素子の変換効率（Ｅｆｆ）よりも高い（曲線ｋ８，ｋ１２参照）。そして、光電変換素子１０における変換効率（Ｅｆｆ）の光劣化率は、約９％であり、従来の光電変換素子における変換効率（Ｅｆｆ）の光劣化率は、約１５％である。この光劣化率における６％の改善は、光電変換素子の分野においては、非常に大きな改善であり、有意差のある改善である。

擬似太陽光を光電変換素子１０に照射した場合、短絡光電流（Ｊｓｃ）の低下が大きく改善されている（曲線ｋ６，ｋ１０参照）。これは、上述したように、バッファ層３２における炭素原子の含有量を基準値よりも少なくした結果、ｐ型非晶質半導体層３１と、ｉ型非晶質半導体層３３との界面における再結合準位が減少し、光励起された正孔がより多くｐ型非晶質半導体層３１へ到達し易くなり、光励起された電子のｐ型非晶質半導体層３１／ｉ型非晶質半導体層３３界面における再結合が減少したためであると考えられる。

従って、バッファ層３２における炭素原子の含有量を従来の含有量よりも減少させることによって、光電変換素子１０の光劣化率を減少できることが実証された。

従来の光電変換素子においては、バッファ層における炭素原子の含有量は、１原子％〜４０原子％＝５×１０^２０（個／ｃｍ^３）〜２×１０^２２（個／ｃｍ^３）であり、従来の光電変換素子におけるバッファ層の膜厚は、６〜７ｎｍであるので、光電変換素子１０において、バッファ層３２の膜厚を６〜７ｎｍ（従来の膜厚と同じ）に保持し、ＣＨ_４ガスの流量を少なくしてバッファ層３２を形成した場合、バッファ層３２における炭素原子の含有量は、５×１０^２０（個／ｃｍ^３）×６×１０^−７（ｃｍ）〜２×１０^２２（個／ｃｍ^３）×７×１０^−７（ｃｍ）＝３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）よりも少なくなる。

従って、光電変換素子１０は、ＣＨ_４ガスの流量を少なくしてバッファ層３２における炭素原子の含有量を減少させた場合、炭素原子の含有量が基準値（＝３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２））よりも少ないバッファ層３２を備えていればよい。

また、膜厚を６〜７ｎｍから３〜５ｎｍに薄くすることによってバッファ層３２における炭素原子の含有量を少なくした場合、バッファ層３２における炭素原子の含有量は、上述したように、１．５×１０^１４（個／ｃｍ^２）〜１．０×１０^１６（個／ｃｍ^２）である。

一方、バッファ層の膜厚が６〜７ｎｍである場合、バッファ層における炭素原子の含有量は、上述したように、３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）である。そして、バッファ層の膜厚が６ｎｍである場合、バッファ層における炭素原子の含有量は、３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）である。その結果、膜厚を６ｎｍよりも薄くすることによってバッファ層３２における炭素原子の含有量を減少させた場合のバッファ層３２における炭素原子の含有量の基準値は、３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）に設定されるべきである。

従って、光電変換素子１０は、膜厚を薄くすることによってバッファ層３２における炭素原子の含有量を減少させた場合、炭素原子の含有量が基準値（＝３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２））よりも少ないバッファ層３２を備えていればよい。

そうすると、ＣＨ_４ガスの流量を少なくしてバッファ層３２における炭素原子の含有量を減少させる方法、および膜厚を薄くすることによってバッファ層３２における炭素原子の含有量を減少させる方法のいずれかの方法を採用する場合、光電変換素子１０は、炭素原子の含有量が基準値（＝３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲）よりも少ないバッファ層３２を備えていればよい。

そして、３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）は、バッファ層３２を厚み方向から見た場合の単位面積当たりの炭素原子の含有量の範囲を表している。

従って、バッファ層を備える光電変換素子において、バッファ層を厚み方向から見た場合の単位面積当たりの炭素原子の含有量が３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）からなる基準値、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）からなる基準値よりも少なければ、この光電変換素子は、本願発明の範囲に含まれる。

このように、この発明の実施の形態においては、バッファ層３２における炭素原子の含有量を、バッファ層３２の膜厚を考慮したときの単位面積当たりの炭素原子の含有量である基準値（＝３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲）を用いて規定した点に技術的意義がある。バッファ層３２における炭素原子の含有量を基準値（＝３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲）よりも少なくすれば、光電変換素子１０の光劣化率を減少できるからである。

また、膜厚を薄くしてバッファ層３２における炭素原子の含有量を少なくする場合、バッファ層３２の膜厚を６ｎｍよりも少ない３〜５ｎｍに設定すればよく、膜厚が６ｎｍであるときのバッファ層３２における炭素原子の含有量は、３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）であるので、光電変換素子１０におけるバッファ層３２の膜厚は、基準膜厚よりも薄く、基準膜厚は、バッファ層における炭素原子の含有量が基準値（＝３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２））になるときの膜厚であればよい。

［実施の形態２］
図４は、実施の形態２による光電変換素子の構成を示す断面図である。図４を参照して、実施の形態２による光電変換素子１００は、図１に示す光電変換素子１０のｎ型微結晶半導体層４および光電変換部５を削除したものであり、その他は、光電変換素子１０と同じである。

光電変換素子１００においては、電極６は、光電変換部３のｎ型非晶質半導体層３４に接して配置される。

このように、光電変換素子１００は、１個の光電変換部３を備える光電変換素子であり、所謂、シングルセルと呼ばれるものである。

光電変換素子１００は、上述した光電変換素子１０の製造方法において、ｎ型微結晶半導体層４、ｐ型微結晶半導体層５１、ｉ型微結晶半導体層５２およびｎ型微結晶半導体層５３を形成する工程を削除した製造方法に従って製造される。

光電変換素子１００においては、太陽光は、透光性基板１側から光電変換素子１００に入射する。そして、電子および正孔は、主に、光電変換部３のｉ型非晶質半導体層３３において光励起される。

光電変換部３のｉ型非晶質半導体層３３において光励起された電子および正孔は、上述したように、それぞれ、ｎ型非晶質半導体層３４およびｐ型非晶質半導体層３１へ到達する。そして、正孔は、ｐ型非晶質半導体層３１から透明導電膜２へ到達する。

また、ｎ型非晶質半導体層３４へ到達した電子は、透明導電膜２と電極６との間に接続された外部負荷を介して電極６から透明導電膜２へ到達し、ｐ型非晶質半導体層３１から透明導電膜２へ到達した正孔と再結合する。

これによって、光電変換素子１００において発生した電流が外部負荷に流れる。

光電変換素子１００は、炭素原子の含有量が基準値（＝３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲）よりも少ないバッファ層３２を備える。

従って、上述したように、擬似太陽光の照射下において、短絡光電流（Ｊｓｃ）の低下率が減少し、光電変換素子１００の光劣化率を低減できる。

実施の形態２におけるその他の説明は、実施の形態１における説明と同じである。

［実施の形態３］
図５は、実施の形態３による光電変換素子の構成を示す断面図である。図５を参照して、実施の形態３による光電変換素子２００は、図１に示す光電変換素子１０に光電変換部７を追加したものであり、その他は、光電変換素子１０と同じである。

光電変換部７は、ｐ型微結晶半導体層７１と、ｉ型微結晶半導体層７２と、ｎ型微結晶半導体層７３とを含む。

ｐ型微結晶半導体層７１は、光電変換部５のｎ型微結晶半導体層５３に接して配置される。そして、ｐ型微結晶半導体層７１は、例えば、ｐ型μｃ−Ｓｉからなり、膜厚は、例えば、４０ｎｍである。

ｉ型微結晶半導体層７２は、ｐ型微結晶半導体層７１に接して配置される。そして、ｉ型微結晶半導体層７２は、例えば、ｉ型μｃ−Ｓｉからなり、膜厚は、例えば、２５００ｎｍである。

ｎ型微結晶半導体層７３は、ｉ型微結晶半導体層７２に接して配置される。そして、ｎ型微結晶半導体層７３は、例えば、ｎ型μｃ−Ｓｉからなり、膜厚は、例えば、４０ｎｍである。

なお、光電変換素子２００においては、電極６は、光電変換部７のｎ型微結晶半導体層７３に接して配置される。

このように、光電変換素子２００は、３個の光電変換部３，５，７を積層した構造からなる光電変換素子であり、所謂、トリプルセルと呼ばれるものである。

光電変換素子２００は、光電変換素子１０の製造方法に、ｐ型微結晶半導体層７１、ｉ型微結晶半導体層７２およびｎ型微結晶半導体層７３を形成する工程を追加した製造方法に従って製造される。

ｐ型微結晶半導体層７１、ｉ型微結晶半導体層７２およびｎ型微結晶半導体層７３は、ぞれぞれ、ｐ型微結晶半導体層５１、ｉ型微結晶半導体層５２およびｎ型微結晶半導体層３３を形成する工程と同じ工程に従って形成される。

従って、光電変換素子２００は、上述した方法によって、ｐ型非晶質半導体層３１、バッファ層３２、ｉ型非晶質半導体層３３、ｎ型非晶質半導体層３４、ｎ型微結晶半導体層４、ｐ型微結晶半導体層５１、ｉ型微結晶半導体層５２およびｎ型微結晶半導体層５３を透明導電膜２上に順次積層し、その後、ｐ型微結晶半導体層７１、ｉ型微結晶半導体層７２およびｎ型微結晶半導体層７３をｎ型微結晶半導体層５３上に順次積層し、更に、電極６をｎ型微結晶半導体層７３に接して形成することによって製造される。

光電変換素子２００においては、太陽光は、透光性基板１側から光電変換素子２００に入射する。そして、電子および正孔は、主に、光電変換部３のｉ型非晶質半導体層３３、光電変換部５のｉ型微結晶半導体層５２および光電変換部７のｉ型微結晶半導体層７２において光励起される。

光電変換部３のｉ型非晶質半導体層３３において光励起された電子および正孔は、上述したように、それぞれ、ｎ型非晶質半導体層３４およびｐ型非晶質半導体層３１へ到達する。そして、正孔は、ｐ型非晶質半導体層３１から透明導電膜２へ到達する。

また、光電変換部５のｉ型微結晶半導体層５２において光励起された電子および正孔は、上述したように、それぞれ、ｎ型微結晶半導体層５３およびｐ型微結晶半導体層５１へ到達する。

ｎ型非晶質半導体層３４に到達した電子は、ｐ型微結晶半導体層５１に到達した正孔とｎ型微結晶半導体層４において再結合する。

更に、光電変換部７のｉ型微結晶半導体層７２において光励起された電子および正孔は、ｐ型微結晶半導体層７１／ｉ型微結晶半導体層７２／ｎ型微結晶半導体層７３からなるｐｉｎ接合による内部電界によって分離される。そして、電子は、ｎ型微結晶半導体層７３へ到達し、正孔は、ｐ型微結晶半導体層７１へ到達する。

そして、ｎ型微結晶半導体層５３へ到達した電子は、ｐ型微結晶半導体層７１へ到達した正孔と再結合する。

また、ｎ型微結晶半導体層７３へ到達した電子は、透明導電膜２と電極６との間に接続された外部負荷を介して電極６から透明導電膜２へ到達し、ｐ型非晶質半導体層３１から透明導電膜２へ到達した正孔と再結合する。

これによって、光電変換素子２００において発生した電流が外部負荷に流れる。

光電変換素子２００は、炭素原子の含有量が基準値（＝３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲）よりも少ないバッファ層３２を備える。

従って、上述したように、擬似太陽光の照射下において、短絡光電流（Ｊｓｃ）の低下率が減少し、光電変換素子２００の光劣化率を低減できる。

実施の形態３におけるその他の説明は、実施の形態１における説明と同じである。

なお、上記においては、ｉ型非晶質半導体層３３は、ｉ型ａ−Ｓｉからなると説明したが、この発明の実施の形態においては、これに限らず、ｉ型非晶質半導体層３３は、ｉ型ａ−ＳｉＧｅまたはｉ型ａ−Ｇｅからなっていてもよい。

また、上記においては、ｎ型非晶質半導体層３４は、ｎ型ａ−Ｓｉからなると説明したが、この発明の実施の形態においては、これに限らず、ｎ型非晶質半導体層３４は、ｎ型ａ−ＳｉＣ、ｎ型ａ−ＳｉＮ、ｎ型ａ−ＳｉＯ、ｎ型ａ−ＳｉＧｅおよびｎ型ａ−Ｇｅのいずれかからなっていてもよい。

更に、上記においては、ｎ型微結晶半導体層４は、ｎ型μｃ−Ｓｉからなると説明したが、この発明の実施の形態においては、これに限らず、ｎ型微結晶半導体層４は、ｎ型μｃ−ＳｉＣからなっていてもよい。

更に、上記においては、ｐ型微結晶半導体層５１，７１は、ｐ型μｃ−Ｓｉからなると説明したが、この発明の実施の形態においては、これに限らず、ｐ型微結晶半導体層５１，７１は、ｐ型μｃ−ＳｉＣからなっていてもよい。

更に、上記においては、ｉ型微結晶半導体層５２，７２は、ｉ型μｃ−Ｓｉからなると説明したが、この発明の実施の形態においては、これに限らず、ｉ型微結晶半導体層５２，７２は、ｉ型非晶質半導体層３３がｉ型ａ−ＳｉＧｅからなる場合、ｉ型μｃ−ＳｉＧｅからなり、ｉ型非晶質半導体層３３がｉ型ａ−Ｇｅからなる場合、ｉ型μｃ−Ｇｅからなる。

更に、上記においては、ｎ型微結晶半導体層５３，７３は、ｎ型μｃ−Ｓｉからなると説明したが、この発明の実施の形態においては、これに限らず、ｎ型微結晶半導体層５３，７３は、ｎ型μｃ−ＳｉＣからなっていてもよい。

更に、光電変換素子１０においては、光電変換部５は、光電変換部３のｉ型非晶質半導体層３３の光学バンドギャップよりも小さい光学バンドギャップを有する半導体材料からなっていてもよい。例えば、ｉ型非晶質半導体層３３がｉ型ａ−Ｓｉからなる場合、光電変換部５は、ａ−ＳｉＧｅまたはａ−Ｇｅを用いたｐｉｎ構造からなる。光電変換素子２００の光電変換部５，７についても同様である。この場合、光電変換部７を構成する半導体材料の光学バンドギャップは、光電変換部５を構成する半導体材料の光学バンドギャップよりも小さいことが好ましい。

上述した実施の形態１においては、炭素原子の含有量が基準値よりも少ないバッファ層３２を備える光電変換素子１０（タンデムセル）について説明し、実施の形態２においては、炭素原子の含有量が基準値よりも少ないバッファ層３２を備える光電変換素子１００（シングルセル）について説明し、実施の形態３においては、炭素原子の含有量が基準値よりも少ないバッファ層３２を備える光電変換素子２００（トリプルセル）について説明した。

従って、この発明の実施の形態による光電変換素子は、アモルファスシリコンカーバイドからなるｐ型半導体層と、ｐ型半導体層に対向して設けられ、非晶質相からなるｉ型半導体層と、ｉ型半導体層に対向して設けられ、非晶質相からなるｎ型半導体層と、ｐ型半導体層とｉ型半導体層との間に設けられるとともにアモルファスシリコンカーバイドからなり、炭素原子の含有量が基準値よりも少ないバッファ層とを備え、基準値は、３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲からなっていればよい。そして、この発明の実施の形態による光電変換素子は、上述したシングルセル、タンデムセルおよびトリプルセルを含むものである。

また、上述したように、光電変換素子１０，１００，２００の製造方法は、炭素原子用の材料ガスであるＣＨ_４ガスの流量を従来の流量よりも少なくして、または膜厚を従来の膜厚よりも薄くしてバッファ層３２を形成する工程を備える。

従って、この発明の実施の形態による光電変換素子の製造方法は、基板上に形成された透明導電膜上にアモルファスシリコンカーバイドからなるｐ型半導体層を堆積する第１の工程と、アモルファスシリコンカーバイドからなるバッファ層を炭素原子の含有量が基準値よりも少なくなるようにｐ型半導体層上に堆積する第２の工程と、バッファ層上に非晶質相からなるｉ型半導体層を堆積する第３の工程と、ｉ型半導体層上に非晶質相からなるｎ型半導体層を堆積する第４の工程とを備え、基準値は、３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲からなっていればよい。

また、光電変換素子１０，１００，２００の製造方法においては、バッファ層３２は、炭素原子用の材料ガスであるＣＨ_４ガスの流量を２５２ｓｃｃｍよりも少なくして形成されるので、バッファ層を形成する第２の工程において、バッファ層は、炭素原子用の材料ガスを基準流量よりも少なくして堆積され、基準流量は、バッファ層３２における炭素原子の含有量が基準値（＝３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲）になるときの流量であればよい。

更に、光電変換素子１０，１００，２００の製造方法においては、バッファ層３２は、膜厚を６〜７ｎｍよりも薄い３〜５ｎｍに設定して形成されるので、バッファ層を形成する第２の工程において、バッファ層は、膜厚を基準膜厚よりも薄くして堆積され、基準膜厚は、バッファ層における炭素原子の含有量が基準値（＝３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲）になるときの膜厚であればよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明は、光電変換素子および光電変換素子の製造方法に適用される。

１ 透光性基板、２ 透明導電膜、３，５，７ 光電変換部、４，５３，７３ ｎ型微結晶半導体層、６ 電極、１０，１００，２００ 光電変換素子、３１ ｐ型非晶質半導体層、３２ バッファ層、３３ ｉ型非晶質半導体層、３４ ｎ型非晶質半導体層、５１，７１ ｐ型微結晶半導体層、５２，７２ ｉ型微結晶半導体層。

Claims (9)

1. アモルファスシリコンカーバイドからなるｐ型半導体層と、
   前記ｐ型半導体層に対向して設けられ、非晶質相からなるｉ型半導体層と、
   前記ｉ型半導体層に対向して設けられ、非晶質相からなるｎ型半導体層と、
   前記ｐ型半導体層と前記ｉ型半導体層との間に設けられるとともにアモルファスシリコンカーバイドからなり、炭素原子の含有量が基準値よりも少ないバッファ層とを備え、
   前記基準値は、３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲からなる、光電変換素子。
2. 前記バッファ層における炭素原子の含有量は、前記ｐ型半導体層から前記ｉ型半導体層へ向かう方向において徐々に減少している、請求項１に記載の光電変換素子。
3. 前記バッファ層における炭素原子の含有量は、前記バッファ層の厚み方向において略一定である、請求項１に記載の光電変換素子。
4. 前記バッファ層の膜厚は、基準膜厚よりも薄く、
   前記基準膜厚は、前記バッファ層における炭素原子の含有量が前記基準値になるときの膜厚である、請求項１に記載の光電変換素子。
5. 基板上に形成された透明導電膜上にアモルファスシリコンカーバイドからなるｐ型半導体層を堆積する第１の工程と、
   アモルファスシリコンカーバイドからなるバッファ層を炭素原子の含有量が基準値よりも少なくなるように前記ｐ型半導体層上に堆積する第２の工程と、
   前記バッファ層上に非晶質相からなるｉ型半導体層を堆積する第３の工程と、
   前記ｉ型半導体層上に非晶質相からなるｎ型半導体層を堆積する第４の工程とを備え、
   前記基準値は、３×１０^１４（個／ｃｍ^２）〜１．２×１０^１６（個／ｃｍ^２）の範囲、または３×１０^１４（個／ｃｍ^２）〜１．４×１０^１６（個／ｃｍ^２）の範囲からなる、光電変換素子の製造方法。
6. 前記第２の工程において、前記バッファ層は、炭素原子用の材料ガスの流量を基準流量よりも少なくして堆積され、
   前記基準流量は、前記バッファ層における炭素原子の含有量が前記基準値になるときの流量である、請求項５に記載の光電変換素子の製造方法。
7. 前記第２の工程において、前記バッファ層は、前記基準流量よりも少ない範囲において前記炭素原子用の材料ガスの流量を徐々に減少しながら堆積される、請求項６に記載の光電変換素子の製造方法。
8. 前記第２の工程において、前記バッファ層は、前記基準流量よりも少ない範囲において前記炭素原子用の材料ガスの流量を略一定に保持して堆積される、請求項６に記載の光電変換素子の製造方法。
9. 前記第２の工程において、前記バッファ層は、膜厚を基準膜厚よりも薄くして堆積され、
   前記基準膜厚は、前記バッファ層における炭素原子の含有量が前記基準値になるときの膜厚である、請求項５に記載の光電変換素子の製造方法。

Images