JP2013115175A - 半導体装置、半導体装置の製造装置、および半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造装置、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2013115175A
JP2013115175A JP2011258939A JP2011258939A JP2013115175A JP 2013115175 A JP2013115175 A JP 2013115175A JP 2011258939 A JP2011258939 A JP 2011258939A JP 2011258939 A JP2011258939 A JP 2011258939A JP 2013115175 A JP2013115175 A JP 2013115175A
Authority
JP
Japan
Prior art keywords
resin
electrode
semiconductor device
mold
frame portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011258939A
Other languages
English (en)
Inventor
Shuji Adachi
修二 足立
Daigo Ueno
大悟 上野
Fumiyuki Komiyama
文行 小見山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2011258939A priority Critical patent/JP2013115175A/ja
Publication of JP2013115175A publication Critical patent/JP2013115175A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】ボイドの発生を有効に防止しつつ、良好な冷却機能を有する半導体装置を提供する。
【解決手段】半導体素子1,2が配置される主面を有する第1の電極3と、第1の電極3の主面に配置された半導体素子1,2と、半導体素子1,2を介して、第1の電極3と対向するように配置された第2の電極4と、第1の電極3の周囲を覆う第1の樹脂からなる樹脂枠部5と、第1の電極3、第2の電極4、および樹脂枠部5により形成される空間に充填された第2の樹脂61からなる樹脂封止部6と、を備え、樹脂枠部5には、第2の樹脂61が充填された空間から外部へと、樹脂枠部5を貫通する1以上の連通路51が形成されていることを特徴とする半導体装置。
【選択図】 図1

Description

本発明は、半導体装置、半導体装置の製造装置、および半導体装置の製造方法に関するものである。
従来より、半導体素子と、該半導体素子に接続した一対の電極とを、樹脂で封止してなる半導体装置が知られている。このような半導体装置において、半導体素子が配置される一対の電極の間に樹脂を注入する際に、ボイドが発生してしまうことを防止するため、一対の電極のそれぞれに空気を抜くための貫通孔を形成した半導体装置が開示されている(たとえば、特許文献1)。
特開2008−186890号公報
しかしながら、半導体素子に接続する一対の電極は、半導体素子に電気を通電させる機能に加えて、半導体素子から伝達された熱を放熱する放熱板としての機能も有するものであり、上記特許文献1では、この電極に貫通孔を形成するものであるため、半導体素子から伝達された熱の放熱が行われる面積が小さくなってしまい、良好な冷却性能を得られない場合があった。
本発明が解決しようとする課題は、ボイドの発生を有効に防止しつつ、良好な冷却性能が得られる半導体装置を提供することである。
本発明は、半導体素子を介して、第1の電極と第2の電極とを対向するように配置した半導体装置において、第1の電極の周囲を覆う第1の樹脂からなる樹脂枠部と、第1の電極、第2の電極、および樹脂枠部により形成される空間に充填された第2の樹脂からなる樹脂封止部とを設け、樹脂枠部に、第2の樹脂が充填された空間から外部へと、樹脂枠部を貫通する1以上の連通路を形成することにより、上記課題を解決する。
本発明によれば、第1の樹脂からなる樹脂枠部を予め形成し、この樹脂枠部に連通路を予め設けておくことで、第1の電極、第2の電極、および樹脂枠部により形成される空間に、第2の樹脂を充填する際に、樹脂枠部に形成された連通路から、上記空間内の空気を抜くことができるため、ボイドの発生を有効に防止することができるとともに、放熱板として機能する一対の電極に貫通孔を設けるものではないため、良好な冷却性能を得ることができる。
本実施形態に係る半導体装置の断面図である。 本実施形態に係る半導体装置の側面図、および平面図である。 本実施形態に係る半導体装置から、樹脂枠部を抜き出して示した側面図、および平面図である。 本実施形態に係る半導体装置の製造方法を説明するための図(その1)である。 本実施形態に係る半導体装置の製造方法を説明するための図(その2)である。 本実施形態に係る半導体装置の製造方法を説明するための図(その3)である。 図4(A)に示す第1の電極および樹脂枠部を示す平面図である。 図5(A)のVIII-VIII線に沿う断面図である。 第2の樹脂を金型内に注入する際の金型内の空気の流れを説明するための図である。 第2の樹脂を注入するための注入口と、樹脂枠部に形成される連通路との位置関係を説明するための図である。 第2の樹脂が連通路を流動する流動距離と、連通路の連通溝深さDとの関係のシミュレーション結果を示すグラフである。 連通路の他の構成例を示す断面図である。 連通路が形成される位置の他の例を説明するための図である。 連通路が形成される位置の他の例を説明するための図である。 半導体装置の他の製造方法を説明するための図である。
以下、本発明の本実施形態を図面に基づいて説明する。
図1は、本発明の半導体装置の一例を示す断面図であり、図2(A)は、図1に示す半導体装置を示す側面図、図2(B)は、図1に示す半導体装置を示す平面図である。なお、図1は、図2(B)のI−I線に沿う断面図である。
本実施形態に係る半導体装置100は、図1に示すように、三相インバータブリッジ回路を個別に構成するIGBT(絶縁ゲートバイポーラトランジスタ)などのトランジスタやダイオード(整流素子)からなる半導体素子1,2を有している。そして、この半導体装置100は、スイッチング素子の導通/非導通を制御することにより、直流電源からの直流電流を三相交流電流に変換することが可能となっており、例えば、電気自動車、ハイブリッド車、燃料電池車等の電動車両用駆動モーターへ電力を供給するインバータ装置に用いることができる。
図1に示すように、半導体素子1,2は、その一方の主面が、はんだ付けにより形成されたはんだ層11,21を介して、第1の電極3に電気的に接続されており、また、他方の主面が、はんだ付けにより形成されたはんだ層12,22を介して、第2の電極4に電気的に接続されている。また、半導体素子1,2と一対の電極3,4とは、電気的に接続されているだけではなく、半導体素子1,2の通電により発熱した熱が、半導体素子1,2から各電極3,4へと伝達されるようになっている。
第1の電極3および第2の電極4は、銅等の導電性の材料で構成された板状の部材であり、特に図示しないが、モーター、コンデンサ又はバッテリー等の強電回路に電気的に接続されている。また、図1および図2に示すように、一対の電極3,4は、それぞれ、半導体装置100の外部に露出しており、半導体素子1,2から伝達された熱を半導体装置100の外部に放熱する放熱板としての機能も有している。
第1の電極3の周囲には、第1の電極3を覆うように、樹脂枠部5が形成されている。樹脂枠部5は、たとえば、エポキシ樹脂やフェノール樹脂などの熱硬化性の樹脂(第1の樹脂)からなり、たとえば、第1の電極3を成形型にセットした状態で樹脂枠部5を射出成形することにより、第1の電極3と一体的に形成される。
また、樹脂枠部5は、図1に示すように、Z軸方向の高さが、第1の電極3のZ軸方向の高さよりも高く形成されており、これにより、第1の電極3と、第2の電極4と、樹脂枠部5とにより囲われた空間が形成されている。この空間内には、半導体素子1,2が配置されているとともに、半導体素子1,2を封止するように、樹脂封止部6が形成されている。
樹脂封止部6は、たとえば、エポキシ樹脂やシリコーン樹脂などの熱硬化性の樹脂(第2の樹脂)からなり、半導体素子1,2、第1の電極3、および第2の電極4を封止している。樹脂封止部6は、たとえば、樹脂封止部6を形成するための第2の樹脂を、第1の電極3と、第2の電極4と、樹脂枠部5とにより囲われた空間内に注入し、該空間内を第2の樹脂で充填した後に、充填した第2の樹脂を熱硬化させることで形成される。
また、樹脂枠部5には、図1〜図3に示すように、X軸方向において、樹脂枠部5を貫通する溝状の連通路51が形成されている。連通路51は、樹脂封止部6を形成するための第2の樹脂を、第1の電極3、第2の電極4、および樹脂枠部5により囲われた空間内に注入する際に、該空間内の空気を外部に排出するための通路となる。ここで、図3(A)は、図1および図2に示す半導体装置100から、樹脂枠部5のみを抜き出して示した側面図であり、図3(B)は、図1および図2に示す半導体装置100から、樹脂枠部5のみを抜き出して示した平面図である。なお、図3(A)に示す連通路51のY軸方向における幅である連通溝幅W、連通路51のZ軸方向における深さである連通溝深さD、および、図3(B)に示すX軸方向における連通路51の長さである連通溝長さLの具体的な設計例については、後述する。
次いで、図4〜図6を参照して、本実施形態に係る半導体装置100の製造方法について説明する。図4〜図6は、本実施形態に係る半導体装置100の製造方法を説明するための断面図であり、図1と同様に、図2のI−I線に沿う断面位置に対応する断面を示している。
まず、図4(A)に示す工程では、第1の電極3の周囲を覆うように、樹脂枠部5が形成される。特に限定されないが、たとえば、第1の電極3を成形型にセットした状態で、第1の樹脂からなる樹脂枠部5を射出成形することにより、第1の電極3の周囲を覆うように、樹脂枠部5が、第1の電極3と一体的に成形される。
ここで、図7は、図4(A)に示す第1の電極3および樹脂枠部5を示す平面図である。なお、図7においては、第1の電極3のうち、樹脂枠部5の下側(Z軸負方向側)に位置する部分を破線で示している。図4(A)に示す工程により、図7に示すように、第1の電極3の周囲を覆うように樹脂枠部5が形成される。また、図4(A)に示すように、樹脂枠部5は、Z軸方向における高さが、第1の電極3のZ軸方向における高さよりも高くなるように形成される。このように、樹脂枠部5のZ軸方向における高さを、第1の電極3のZ軸方向における高さよりも高くなるように形成することで、樹脂封止部6を形成する第2の樹脂を注入するための空間を形成することができる。
また、図4(A)に示す工程では、樹脂枠部5に、樹脂枠部5を貫通する連通路51が形成される。連通路51の形成方法は、特に限定されず、たとえば、成形型に連通路51に対応する突出部を予め設けておき、樹脂枠部5の成形と同時に、連通路51を形成する構成としてもよいし、あるいは、まず、連通路51が形成されていない状態で、樹脂枠部を成形し、次いで、樹脂枠部5の連通路51に対応する部分を削り取り、樹脂枠部5に連通路51を形成する構成としてもよい。
図4(B)に示す工程では、半導体素子1,2を、第1の電極3および第2の電極4に接続することで、半導体素子1,2、第1の電極3、第2の電極4、および樹脂枠部5からなる半導体モジュール110が作製される。具体的には、半導体素子1,2と第1の電極3との間、および、半導体素子1,2と第2の電極4との間に、それぞれ、はんだを載置して積層し、はんだ付け炉ではんだを融解および凝固させる。これにより、はんだ層11,12,21,22が形成され、半導体素子1,2と第1の電極3、および、半導体素子1,2と第2の電極4が、それぞれ電気的に接続され、半導体モジュール110が作製される。なお、半導体素子1,2と各電極3,4とを接続する方法は、はんだ付けに限定されず、たとえば、ワイヤーボンディングにより、半導体素子1,2と、第1の電極3および第2の電極4とを接続する構成としてもよい。
図4(C)に示す工程では、図4(B)に示す工程で製作した半導体モジュール110が、半導体装置100を製造するための下金型202にセットされる。そして、図5に進み、図5(A)に示す工程では、半導体モジュール110を下金型202にセットした状態で、下金型202に上金型201が被せられ、下金型202と上金型201との型締めが行われる。
ここで、図8は、図5(A)のVIII−VIII線に沿う断面図である。本実施形態では、金型201,202の型締めが行われることにより、図8に示すように、樹脂枠部5に形成された溝状の連通路51の開口部分が、上金型201により塞がれて、連通路51と上金型201とにより、第1の電極3、第2の電極4、および樹脂枠部5により形成された空間から外部へと、樹脂枠部5を貫通する貫通孔が形成される。
なお、上金型201は、ばねにより、半導体モジュール110をZ軸負方向に押圧する押圧部203を備えており、金型201,202の型締めを行うことにより、この押圧部203が、半導体モジュール110をZ軸負方向に押圧することで、半導体モジュール110が、金型201,202内において適切に保持されることとなる。
次いで、図5(B)に示す工程では、半導体素子1,2を封止するために、第2の樹脂61の注入が行われる。具体的には、上金型201に設けられた不図示の注入口から、第2の樹脂61が、金型201,202内に高圧力で注入される。
ここで、図9は、図5(B)に示す工程における、金型201,202内の空気の流れを説明するための図であり、第2の樹脂61を金型201,202内に注入する際の金型201,202内の空気の流れを矢印で示している。本実施形態では、上金型201の右側(X軸正方向側)に設けられた不図示の注入口から、第2の樹脂61が金型201,202内に注入され、図9に示すように、第2の樹脂61が、第1の電極3、第2の電極4、および樹脂枠部5により形成された空間を、左方向(X軸負方向)に向かって流動する。そして、第2の樹脂61の注入に伴い、第1の電極3、第2の電極4、および樹脂枠部5により形成された空間内の空気が、上金型201と連通路51とにより形成された貫通孔、および排出孔204を通じて、金型201,202の外部へと押し出される。
また、図10は、図5(B)のX−X線に沿う断面図であり、上金型201に設けられた注入口から注入された第2の樹脂61が、金型201,202内を流動する際の流動経路を示している。なお、図10においては、説明の便宜のため、第1の電極3、樹脂枠部5、および、はんだ層12,22のみを表示するとともに、金型201,202内における第2の樹脂61の流動経路を矢印で表示している。なお、後述する図13および図14においても同様である。
本実施形態では、第2の樹脂61を金型201,202内に注入するための注入口が、図10中の右側上部に設けられており、連通路51が、この注入口から最も離れた場所に位置するように形成されている。このように、連通路51を、注入口から最も離れた場所に位置するように形成することで、図10に示すように、第1の電極3、第2の電極4、および樹脂枠部5により形成された空間全体を、注入口から注入された第2の樹脂61が流れるため、第1の電極3、第2の電極4、および樹脂枠部5により形成された空間内の空気を、外部に適切に排出することができ、ボイドの発生を有効に防止することができる。
なお、図5(B)に示す工程において、第1の電極3、第2の電極4、および樹脂枠部5により形成された空間内の空気を、より効率的に金型201,202の外部に排出するために、第2の樹脂61を金型201,202内に注入する前に、金型201,202の内部気圧を減圧する工程を行う構成としてもよい。
そして、第2の樹脂61の注入を続けることで、図6(A)に示すように、第1の電極3、第2の電極4、および樹脂枠部5により形成された空間内の全ての空気が、上金型201と連通路51とにより形成された貫通孔および排出孔204を通って外部に排出され、第1の電極3、第2の電極4、および樹脂枠部5により形成された空間内が、第2の樹脂61で充填される。
続く図6(B)に示す工程では、第2の樹脂61を加熱して硬化させることで、第2の樹脂61からなる樹脂封止部6が形成され、これにより、半導体素子1,2および一対の電極3,4が、第2の樹脂61からなる樹脂封止部6によって封止される。そして、樹脂封止部6の形成により、図1および図2に示す半導体装置100が作製される。
そして、図6(B)に示す工程で、半導体装置100が作製された後は、金型201,202の型開きが行われ、金型201,202内から作製された半導体装置100が取り出される。このように、半導体装置100は製造される。
次に、樹脂枠部5に形成される連通路51の設計方法について説明する。ここで、図11は、第2の樹脂61を金型201,202内に注入した際に、第2の樹脂61が連通路51を流動する流動距離と、連通路51の連通溝深さDとの関係のシミュレーション結果を示すグラフである。
具体的には、図11に示すグラフでは、図3(A)に示す連通路51の連通溝幅Wを5mmとして、180℃における粘度が50Pa・secの第2の樹脂61を、圧力85kgf/cmで注入する成形条件において、連通路51の連通溝深さDごとにおける第2の樹脂61の流動距離のシミュレーション結果を示している。図11に示すシミュレーション結果では、連通路51の連通溝深さDを200mmとした場合は、第2の樹脂61の流動距離は2.5mm未満となっている。そのため、180℃における粘度が50Pa・secの第2の樹脂61を圧力85kgf/cmで注入する成形条件において、第2の樹脂61が連通路51から外部へと溢れ出てしまうことを防止するために、たとえば、連通路51の連通溝幅Wを5mm、連通溝深さDを200mm、連通溝長さLを2.5mmとなるように設計することができる。なお、上記の設計例は一例であり、半導体装置100の成形条件などにより適宜設計することができる。
以上のように、本実施形態では、図1および図2に示すように、半導体素子1,2と一対の電極3,4とを有する半導体装置100において、図7に示すように、第1の電極3の周囲を覆うように樹脂枠部5を設け、さらに、図3に示すように、この樹脂枠部5に、樹脂枠部5を貫通する連通路51を形成する。これにより、本実施形態では、半導体装置100を製造するために、半導体素子1,2、一対の電極3,4、および樹脂枠部5からなる半導体モジュール110を、金型201,202内にセットしたした際に、図8に示すように、樹脂枠部5に形成された連通路51の開口部分が、上金型201により塞がれ、連通路51と上金型201とにより、樹脂枠部5を貫通する貫通孔が形成される。そして、第1の電極3、第2の電極4、および樹脂枠部5により囲まれた空間内に、第2の樹脂61を注入した際に、図9に示すように、第1の電極3、第2の電極4、および樹脂枠部5により囲まれた空間内の空気を、連通路51と上金型201とにより形成された貫通孔、および上金型201に設けられた排出孔204を通して、外部へと排出することができる。これにより、本実施形態では、第1の電極3、第2の電極4、および樹脂枠部5により囲まれた空間内に気泡が残ってしまうボイドの発生を有効に防止することができる。
なお、従来では、ボイドの発生を防止するために、半導体素子1,2から伝達された熱を放熱する放熱板としての機能を有する各電極3,4に貫通孔を設けており、そのため、半導体素子1,2から伝達された熱を放熱するための面積が小さくなってしまい、半導体装置100の冷却性能を良好に得ることができない場合があった。これに対して、本実施形態では、一対の電極3,4に貫通孔を設けることなく、樹脂枠部5に連通路51を設けることで、ボイドの発生を有効に防止する構成のため、従来と比べて、半導体装置100の冷却性能を良好なものとすることもできる。
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
たとえば、上述した実施形態では、図3に示すように、連通路51を溝状に形成する構成を例示したが、この構成に限定されず、たとえば、図12に示すように、連通路51a自体を、樹脂枠部5aを貫通する貫通孔となるように形成する構成としてもよい。このように、図12に示す連通路51aでは、連通路51a自体が、樹脂枠部5aを貫通する貫通孔となっているため、第2の樹脂61を金型201,202内に注入した際に、金型201,202内の空気を、連通路51aを介して外部に適切に排出することができる。
また、上述した実施形態では、図10に示すように、連通路51を、第2の樹脂61を金型201,202内に注入するための注入口(不図示)から最も離れた場所に位置するように形成する構成を例示したが、この構成に限定されるものではなく、たとえば、図13に示すように、注入口が複数存在する場合には、それぞれの注入口から連通路51bまでの距離が等しくなるような位置に、連通路51bを形成する構成としてもよい。すなわち、図13に示す例では、図13の右側上部に設けられた注入口から連通路51bまでの距離と、図13の右側下部に設けられた注入口から連通路51bまでの距離とが等しくなるような位置に、連通路51bが設けられており、これにより、第1の電極3、第2の電極4、および樹脂枠部5により形成された空間全体を、複数の注入口から注入された第2の樹脂61が適切に流れることができ、第1の電極3、第2の電極4、および樹脂枠部5により形成された空間内の空気を、外部に適切に排出することができる。
さらに、図14に示すように、連通路51cを、第2の樹脂61の流動経路が合流するような位置に形成する構成としてもよい。たとえば、半導体素子1と半導体素子2との間を流れる第2の樹脂61の流動経路と、半導体素子2の周囲を流れる第2の樹脂61の流動経路とが合流する位置では、他の位置と比べて、第2の樹脂61の流れが淀み易く、ボイドが発生し易い傾向にある。そのため、図14に示すように、半導体素子1,2の近傍であり、複数の第2の樹脂61の流動経路が合流する半導体素子1,2よりも下流側の位置に、連通路51cを形成することで、第1の電極3、第2の電極4、および樹脂枠部5により形成された空間内に気泡が残りにくくすることができ、ボイドの発生をより有効に防止することができる。
また、上述した実施形態では、連通溝51を設けた樹脂枠部5を形成し、第2の樹脂61を金型201,202内に注入する際に、金型201,202内の空気を、樹脂枠部5に形成した連通路51を通じて排出する構成を例示したが、図15に示すように、樹脂枠部5を形成することなく、下金型202aに連通路205を形成し、金型201,202a内に第2の樹脂61を注入する際に、金型201,202a内の空気を、下金型202aに形成した連通路205を通じて排出させる構成としてもよい。すなわち、図15に示すように、下金型202aに溝状の連通路205を形成することで、下金型202aと上金型201とを型締めした際に、溝状の連通路205の開口部分が上金型201により塞がれて、金型201,202a内から外部へと貫通する貫通孔が形成される。そのため、第2の樹脂61を金型201,202a内に注入した際に、金型201,202a内の空気を、連通路205と上金型201とにより形成された貫通孔および排出孔204を通じて、金型201,202aに排出することができる。このように、図15に示す構成では、金型201,202a内の空気を、下金型202aに形成した連通路51を通じて外部に排出することができるため、ボイドの発生を有効に防止するとともに、一対の電極3,4に貫通孔を形成する場合と比較して、良好な冷却性能を得ることができる。
なお、上述した実施形態の半導体素子1,2は本発明の半導体素子に、第1の電極3は本発明の第1の電極に、第2の電極4は本発明の第2の電極に、樹脂枠部5は本発明の樹脂枠部に、第2の樹脂61は本発明の第2の樹脂に、樹脂封止部6は本発明の樹脂封止部に、連通路51は本発明の連通路に、金型201,202は本発明の型に、排出孔204は本発明の排出孔に、それぞれ相当する。
100…半導体装置
110…半導体モジュール
1,2…半導体素子
11,12,21,22…はんだ層
3…第1の電極
4…第2の電極
5…樹脂枠部
51…連通路
6…樹脂封止部
61…第2の樹脂
上金型…201
下金型…202
押圧部…203
排出孔…204

Claims (9)

  1. 半導体素子が配置される主面を有する第1の電極と、
    前記第1の電極の主面に配置された半導体素子と、
    前記半導体素子を介して、前記第1の電極と対向するように配置された第2の電極と、
    前記第1の電極の周囲を覆う第1の樹脂からなる樹脂枠部と、
    前記第1の電極、前記第2の電極、および前記樹脂枠部により形成される空間に充填された第2の樹脂からなる樹脂封止部と、を備え、
    前記樹脂枠部には、前記第2の樹脂が充填された前記空間から外部へと、前記樹脂枠部を貫通する1以上の連通路が形成されていることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置であって、
    前記樹脂封止部は、前記第2の樹脂を注入するための1以上の注入口を備えた型内に、前記第1の電極、前記第2の電極、および前記半導体素子からなる半導体モジュールを内包させ、前記型に備えられた前記注入口から、前記半導体モジュールが内包された前記型内に前記第2の樹脂を注入することにより形成されることを特徴とする半導体装置。
  3. 請求項2に記載の半導体装置であって、
    前記連通路は、前記樹脂枠部の表面に形成された溝状の通路であり、
    前記第2の樹脂封止部を形成するための前記型内に前記半導体モジュールを内包させた際に、前記型により、前記溝状の通路の開口部分が塞がれることによって、前記連通路と前記型とにより、前記第2の樹脂が充填された前記空間から外部へと貫通する貫通孔が形成されるようになっていることを特徴とする半導体装置。
  4. 請求項2に記載の半導体装置であって、
    前記連通路は、前記第2の樹脂が充填された前記空間から外部へと、前記樹脂枠部を貫通して形成された貫通孔であることを特徴とする半導体装置。
  5. 請求項2〜4のいずれかに記載の半導体装置であって、
    前記連通路は、前記第2の樹脂を注入するための前記型内に前記半導体モジュールを内包させた際に、前記型に形成された前記注入口から最も離れた場所に位置するように形成されていることを特徴とする半導体装置。
  6. 請求項2〜4のいずれかに記載の半導体装置であって、
    前記連通路は、前記第2の樹脂を注入するための注入口を複数有する前記型内に前記半導体モジュールを内包させた際に、前記型に形成されたそれぞれの前記注入口から前記連通路までの距離が等しくなるような位置に形成されていることを特徴とする半導体装置。
  7. 請求項2〜6のいずれかに記載の半導体装置であって、
    前記連通路は、前記第2の樹脂を注入するための前記型内に前記半導体モジュールを内包させ、前記型に形成された前記注入口から前記第2の樹脂を注入した際に、前記前記第2の樹脂が前記型内で流動する流動経路が合流する合流地点に対応する位置に形成されていることを特徴とする半導体装置。
  8. 半導体素子と一対の電極とを有する半導体モジュールを内包させるための型と、
    前記半導体素子を封止するための樹脂を、前記型内に注入するための注入口と、
    前記注入口から前記型内に前記樹脂を注入し、前記樹脂からなる樹脂封止部を形成する際に、前記型内の空気を外部に排出するための排出孔と、を備えることを特徴とする半導体装置の製造装置。
  9. 第1の電極の周囲を覆うように、第1の樹脂からなる樹脂枠部を形成する工程と、
    前記樹脂枠部に1以上の連通路を形成する工程と、
    前記第1の電極の主面に半導体素子を実装する工程と、
    前記第1の電極と対向する位置に第2の電極を配置し、前記第2の電極と前記半導体素子とを接続する工程と、
    前記第1の電極、前記第2の電極、および前記樹脂枠部により形成される空間に、第2の樹脂を充填して、前記第2の樹脂からなる樹脂封止部を形成する工程と、を有し、
    前記連通路を形成する工程において、前記連通路を、前記第2の樹脂が充填される前記空間から外部へと、前記樹脂枠部を貫通するように形成することを特徴とする半導体装置の製造方法。
JP2011258939A 2011-11-28 2011-11-28 半導体装置、半導体装置の製造装置、および半導体装置の製造方法 Pending JP2013115175A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011258939A JP2013115175A (ja) 2011-11-28 2011-11-28 半導体装置、半導体装置の製造装置、および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011258939A JP2013115175A (ja) 2011-11-28 2011-11-28 半導体装置、半導体装置の製造装置、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013115175A true JP2013115175A (ja) 2013-06-10

Family

ID=48710461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011258939A Pending JP2013115175A (ja) 2011-11-28 2011-11-28 半導体装置、半導体装置の製造装置、および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013115175A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0379431U (ja) * 1989-11-30 1991-08-13
JP2001274177A (ja) * 2000-03-24 2001-10-05 Denso Corp 半導体装置及びその製造方法
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0379431U (ja) * 1989-11-30 1991-08-13
JP2001274177A (ja) * 2000-03-24 2001-10-05 Denso Corp 半導体装置及びその製造方法
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置

Similar Documents

Publication Publication Date Title
US8530281B2 (en) Production method of semiconductor module with resin-molded assembly of heat spreader and semiconductor chip
JP5115594B2 (ja) 半導体モジュール
KR101915873B1 (ko) 전력용 반도체 장치 및 그 제조 방법
JP5738226B2 (ja) 電力用半導体装置モジュール
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
WO2012111254A1 (ja) 半導体装置及びその製造方法
JP6154342B2 (ja) 半導体装置
CN107078127B (zh) 电力用半导体装置及其制造方法
KR102154874B1 (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP7573818B2 (ja) 冷却器フレームの一体化が向上した電力変換装置
US20160343636A1 (en) Waterproof Electronic Device and Manufacturing Method Thereof
JP2016012604A (ja) 半導体装置の製造方法
JPWO2018185974A1 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
CN109285787B (zh) 半导体装置的制造方法
CN106252301A (zh) 具有增大的爬电距离的电子装置
JP2011029589A (ja) 半導体装置およびその製造方法
CN109428132B (zh) 电子模块的制造和电子模块
JP2015135907A (ja) 電力用半導体装置及びその製造方法
JP2015133402A (ja) 半導体モジュールの製造方法
JP7026823B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP2009070934A (ja) パワー半導体モジュール及びその製法
JP7204919B2 (ja) パワーモジュールおよびその製造方法
JP2013115175A (ja) 半導体装置、半導体装置の製造装置、および半導体装置の製造方法
CN112310006A (zh) 具有承载件、层压体和位于两者间的构件的包封的封装体
JP7118839B2 (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160927