JP2013101009A - 半導体装置の故障位置解析方法及び装置 - Google Patents

半導体装置の故障位置解析方法及び装置 Download PDF

Info

Publication number
JP2013101009A
JP2013101009A JP2011244102A JP2011244102A JP2013101009A JP 2013101009 A JP2013101009 A JP 2013101009A JP 2011244102 A JP2011244102 A JP 2011244102A JP 2011244102 A JP2011244102 A JP 2011244102A JP 2013101009 A JP2013101009 A JP 2013101009A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
laser beam
failure
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011244102A
Other languages
English (en)
Other versions
JP6158468B2 (ja
Inventor
Katsunori Suzuki
克紀 鈴木
Akihiko Oi
明彦 大井
Shoji Kitamura
祥司 北村
Takahiro Oyama
隆啓 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011244102A priority Critical patent/JP6158468B2/ja
Priority to US13/671,706 priority patent/US9222970B2/en
Publication of JP2013101009A publication Critical patent/JP2013101009A/ja
Application granted granted Critical
Publication of JP6158468B2 publication Critical patent/JP6158468B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】SiC半導体装置における故障位置をOBIRCH法により解析して特定できるようにした半導体装置の故障位置解析方法及び装置を提供する。
【解決手段】半導体装置の基板の裏面側から、該基板の表面側のデバイス及び回路に、レーザー光を走査しながら照射して加熱すると共に、前記デバイス及び回路に電流を流し、電流の変化によって抵抗値変化を検出して、故障位置を解析する半導体装置の故障位置解析方法において、前記半導体装置が、NドープSiC基板を用いた半導体装置であり、前記レーザー光として、波長650〜810nmのレーザー光を用いる。
【選択図】図1

Description

本発明は、NドープSiC基板を用いた半導体装置の故障位置をOBIRCH(Optical Beam Induced Resistance Change)法によって解析する半導体装置の故障位置解析方法及び装置に関する。
従来、半導体装置の故障位置の特定は、液晶法、エミッション顕微鏡及びOBIRCH法などにより行われている。中でも、OBIRCH法は、断線・ショート・コンタクト不良などのリーク欠陥を見出すのに有効な手法であり、欠陥部にレーザー光を照射し局所的に加熱して、生じる抵抗変化を検出し、欠陥位置を特定する方法である。
OBIRCH法による解析技術として、下記特許文献1には、所定の一定電流を通電した半導体集積回路等の試料にレーザービームを走査しながら照射し、前記照射に伴う前記試料の抵抗値変化を電圧値変化として測定することにより、前記試料の欠陥箇所を検査する定電流型ビーム照射加熱抵抗変化測定装置における改善技術が開示されている。
また、下記特許文献2には、電流を通電した試料にレーザービームを走査しながら照射し、前記照射に伴う前記試料の抵抗値変化に基づいて、前記試料の欠陥箇所を検査するビーム照射加熱抵抗変化測定装置において、前記試料に電流を供給する電源ラインに磁場検出装置を設け、前記磁場検出装置によって検出された前記電源ラインにおける磁場変化に基づいて、前記試料に通電される電流の変化量を測定することを特徴とするビーム照射加熱抵抗変化測定装置が開示されている。
更に、下記特許文献3には、試料の第1照射対象部にレーザー光を照射したときに生じる前記試料内の熱の分布に基づき前記第1照射対象部から所定距離離れた箇所に第2照射対象部を設定する設定部と、前記設定部によって設定された前記第1照射対象部に前記レーザー光を照射して前記第1照射対象部の検査を行い、前記第1照射対象部の検査後に、前記設定部によって設定された前記第2照射対象部に前記レーザー光を照射して前記第2照射対象部の検査を行う検査部と、を有することを特徴とする欠陥検査装置が開示されている。
一方、パワー半導体などの半導体装置は、デバイス表側の活性部上にメタルが全面成膜される構造であるため、OBIRCH法により検査を行う場合、レーザーをデバイスの裏面から入射させ、デバイス表面近傍の欠陥に照射する必要があった。このように、デバイスの裏面側からレーザーを照射する場合、レーザーとしては、Si基板に対する透過性が要求されることから、Siのバンドギャップ以下である、波長1360nmのレーザーが使用されている。
特開平11−118887号公報 特開2004−264030号公報 特開2009−236651号公報
近年、パワー半導体などの半導体装置においては、耐圧性に優れたワイドギャップ半導体、例えばSiC、GaNなどの半導体が利用されつつあり、特にSiC半導体は、次世代半導体として注目されている。SiC半導体装置としては、NドープSiC基板を用いたものが多く採用されている。
しかしながら、NドープSiC基板を用いたSiC半導体装置で電気的にリークが発生しているサンプルを使って、OBIRCH法による従来の解析装置を用いて測定を行ってみたところ、抵抗変化が生じる位置を見つけることができず、欠陥の位置の特定ができないことがわかった。
したがって、本発明の目的は、SiC半導体装置における故障位置をOBIRCH法により解析して特定できるようにした半導体装置の故障位置解析方法及び装置を提供することにある。
本発明者らは、前記課題を解決するため鋭意研究した結果、NドープSiC基板は、光の透過性に関して、光の波長によって変化する特定のスペクトルを有していることを見出した。そして、そのスペクトルの最も高いピーク近傍の特定の波長のレーザー光を照射することにより、OBIRCH法によって故障位置を解析し特定することができることを発見し、本発明を完成するに至った。
すなわち、本発明の半導体装置の故障位置解析方法は、半導体装置の基板の裏面側から、該基板の表面側のデバイス及び回路に、レーザー光を走査しながら照射して加熱すると共に、前記デバイス及び回路に電流を流し、電流の変化によって抵抗値変化を検出して、故障位置を解析する半導体装置の故障位置解析方法において、前記半導体装置が、NドープSiC基板を用いた半導体装置であり、前記レーザー光として、波長650〜810nmのレーザー光を用いることを特徴とする。
本発明の半導体装置の故障位置解析方法によれば、NドープSiC基板を用いた半導体装置の基板の裏面側から、波長650〜810nmのレーザー光を照射することにより、基板を透過させて表面側のデバイス及び回路にレーザー光を効果的に照射して加熱できるようになり、OBIRCH法によって故障位置を解析し特定することが可能となる。
また、波長650〜810nmのレーザー光は、高い透過率を示すだけでなく、SiCのバンド端より低エネルギー側に離れているので、レーザー励起時にキャリアがバンドを超えて、OBIC(Optical Beam Induced Current)が発生する確率が激減する。このため、測定時のSNが向上し、欠陥部位をクリアに検出できる。
本発明の半導体装置の故障位置解析方法においては、前記基板の厚さが20〜200μmとなるように、前記基板の裏面側を加工して薄板化した後、前記故障位置の解析を行うことが好ましい。
基板の厚さを20〜200μmに調整することにより、基板の取り扱い性を損なうことなく、レーザー光の透過性を高めて、表面側のデバイス及び回路にレーザー光を効果的に照射することができ、OBIRCH法による故障位置の解析を容易にすることができる。
また、故障位置が特定された場合は、その位置の近傍に、前記レーザー光の出力を高めて照射するか、波長455〜470nm、又は1400〜2000nmのレーザー光を照射するか、あるいは前記基板の透過率が2%以下となる波長のレーザー光を照射して、マーキングを施すことが好ましい。
OBIRCH法による解析に用いる波長650〜810nmのレーザー光の強度を高めて照射することにより、表面側のデバイス及び回路にレーザー光による熱損傷部を形成し、これをマーカーとすることができる。また、波長455〜470nm、又は1400〜2000nmのレーザー光を照射するか、あるいは前記基板の透過率が2%以下となる波長のレーザー光を照射することにより、基板の裏面側にレーザー光による熱損傷部を形成し、これをマーカーとすることもできる。
また、本発明の半導体装置の故障位置解析装置は、検査すべき半導体装置を載置する試料ステージと、前記半導体装置の基板の裏面側からレーザー光を走査しながら照射するレーザー光照射装置と、前記半導体装置のデバイス及び回路に電流を流す通電手段と、前記デバイス及び回路に流れる電流の変化によって抵抗値変化を検出する抵抗値測定手段とを備えた半導体装置の故障位置解析装置において、前記半導体装置が、NドープSiC基板を用いた半導体装置であり、前記レーザー光照射手段が、波長650〜810nmのレーザー光を照射できるものであることを特徴とする。
本発明の半導体装置の故障位置解析装置によれば、検査すべき半導体装置を試料ステージに設置し、レーザー光照射装置により、半導体装置の基板の裏面側からレーザー光を走査しながら照射すると共に、通電手段により、半導体装置のデバイス及び回路に電流を流し、抵抗値測定手段によってデバイス及び回路に流れる電流の変化による抵抗値変化を検出することにより、故障位置を解析して特定することができる。
そして、NドープSiC基板を用いた半導体装置の基板の裏面側から、レーザー光照射手段により、波長650〜810nmのレーザー光を照射することにより、基板を透過させて表面側のデバイス及び回路にレーザー光を効果的に照射して加熱できるようになり、OBIRCH法によって故障位置を解析し特定することが可能となる。また、測定時のSNを向上させて、欠陥部位をクリアに検出できる。
本発明の半導体装置の故障位置解析装置においては、前記半導体装置が、その基板の厚さが20〜200μmとなるように、該基板の裏面側を加工して薄板化されたものであることが好ましい。
これによれば、前述したように、基板の取り扱い性を損なうことなく、レーザー光の透過性を高めて、表面側のデバイス及び回路にレーザー光を効果的に照射することができ、OBIRCH法による故障位置の解析を容易にすることができる。
また、特定された故障位置の近傍に、前記レーザー光の出力を高めて照射するか、波長455〜470nm、又は1400〜2000nmのレーザー光を照射するか、あるいは前記基板の透過率が2%以下となる波長のレーザー光を照射して、マーキングを施すマーキング手段を更に備えることが好ましい。
前述したように、レーザー光の強度を高めて照射する場合には、表面側のデバイス及び回路にレーザー光による熱損傷部を形成して、マーカーとすることができ、また、波長455〜470nm、又は1400〜2000nmのレーザー光を照射するか、あるいは前記基板の透過率が2%以下となる波長のレーザー光を照射する場合には、基板の裏面側にレーザー光による熱損傷部を形成して、マーカーとすることができる。
本発明によれば、NドープSiC基板を用いた半導体装置の基板の裏面側から、波長650〜810nmのレーザー光を照射することにより、基板を透過させて表面側のデバイス及び回路にレーザー光を効果的に照射して加熱できるようになり、OBIRCH法によって故障位置を解析し特定することが可能となる。
また、波長650〜810nmのレーザー光は、高い透過率を示すだけでなく、SiCのバンド端より低エネルギー側に離れているので、レーザー励起時にキャリアがバンドを超えて、OBIC(Optical Beam Induced Current)が発生する確率を激減させ、測定時のSNを向上させて、欠陥部位をクリアに検出できる。
こうして故障解析が可能になるため、半導体装置の製造プロセスを最適化することにより、高品質のSiC半導体装置の量産が可能になる。
本発明による半導体装置の故障解析装置の一実施形態を示す概略図である。 NドープSiC基板の透過スペクトルを示す図表である。 SiC基板を有するショットキーバリアダイオードの断面図である。 試験例の試料として用いた、SiC基板を有するショットキーバリアダイオードの断面図である。
図1には、本発明による半導体装置の故障位置解析装置の一実施形態が示されている。すなわち、この半導体装置の故障位置解析装置10は、試料11を設置する試料ステージ12を有している。試料ステージ12は、試料11を載置した状態で、後述するレーザー光照射装置に位置合せするため、好ましくはX−Y方向に移動可能とされており、更にZ方向にも移動可能とされていてもよい。
試料ステージ12の下方には、本発明のレーザー光照射装置としての共焦点レーザー顕微鏡13が配置されている。ここで、共焦点レーザー顕微鏡とは、レーザービームを用いて「共焦点方式」と呼ばれる方式で、かつレーザービームを試料11に対してX−Y方向に走査を行うことができる機構を備えた顕微鏡である。光源から照射されるレーザーを、対物レンズを用いて焦点(ビームスポット)に絞り込み、内蔵するミラー等によって照射方向を制御して、試料面上に2次元スキャンすることによって、サンプル面からの反射や散乱光を光検出器で検出する。サンプル面上における焦点は結像面においても焦点となる。この焦点部分だけを選択して検出することから「共焦点」と呼ばれている。
本発明において、レーザー光照射装置としては、共焦点レーザー顕微鏡に限らず、光源としてレーザーを用い、小さく絞ったレーザー光スポットで測定試料を走査しながら照射する機能を有しているものであれば、いずれも使用できる。ただし、本発明においては、特定の波長のレーザー光を照射できる装置を用いる必要がある。これについては、後に詳しく説明する。
共焦点レーザー顕微鏡13のスキャニング(走査)は、スキャニング・コントローラ25によって制御されるようになっている。
また、試料11に対して電圧を印加する電圧印加装置14と、試料11に接触して電流を流させるプローブ15とが設けられており、この電圧印加装置14及びプローブ15が本発明における通電手段を構成している。この実施形態では、電圧印加装置14の一方の電極が、試料11となる半導体装置の基板の裏面側に接続され、他方の電極がプローブ15を介して同半導体装置の基板の表面側に接続されている。ただし、通電手段としては、上記構造以外の各種の構造のものが採用できる。
上記通電手段の電流回路には、本発明における抵抗値測定手段としての抵抗測定装置16が設置されている。
スキャニング・コントローラ25及び抵抗測定装置16は、イメージ・プロセッサ17に接続され、イメージ・プロセッサ17は、更にPC(パーソナルコンピュータ)18に接続されている。
スキャニング・コントローラ25は、共焦点レーザー顕微鏡13のスキャニングを制御すると共に、共焦点レーザー顕微鏡13から送られてくる画像情報をイメージ・プロセッサ17に送る。
抵抗測定装置16は、共焦点レーザー顕微鏡13によりスキャニングしつつレーザー光を照射する操作に同期して、電圧印加装置14及びプローブ15からなる通電手段によって流れる電流値の変化に基づいて抵抗値の変化を測定し、その情報をイメージ・プロセッサ17に送る。
イメージ・プロセッサ17は、スキャニング・コントローラ25を介して共焦点レーザー顕微鏡13から送られてくる画像情報上に、抵抗測定装置16から送られてくる抵抗値の変化情報をプロットし、それらの情報をPC18に送る。
PC18は、イメージ・プロセッサ17から送られてくる画像情報上に抵抗値の変化情報がプロットされたデータに基づいて、故障箇所を解析し、その位置を画像や位置情報として、図示しない表示装置に表示したり、記憶手段に保存したり、プリンタによって印刷することができる。
以上の構成は、OBIRCH法による従来の半導体装置の故障位置解析装置と基本的に同じである。本発明では、OBIRCH法により故障位置を解析する装置であれば、他の構造のものも採用することができる。
本発明の半導体装置の故障位置解析装置10の特徴は、試料11として、NドープSiC基板を用いた半導体装置を対象とすること、レーザー光照射装置(この実施形態では共焦点レーザー顕微鏡13)として、波長650〜810nmのレーザー光を照射できるものを用いる点にある。
本発明で対象とするNドープSiC基板を用いた半導体装置としては、例えばショットキーバリアダイオード、PINダイオード、MOSFET、IGBTなどのパワー半導体などが挙げられる。
SiC基板は、NやPをイオン注入することにより低抵抗のn型SiC基板となり、AlやBをイオン注入することにより低抵抗のp型SiC基板となる。本発明者らは、SiC基板のレーザー光の透過性は、波長によって変化するスペクトルを有しており、しかもそのスペクトルは、注入されるイオンによっても異なっていることを発見した。
これまでの技術常識からすれば、適用する基板のバンドギャップ以下である波長のレーザー光を用いれば、透過性も十分に得られ、OBIC(Optical Beam Induced Current)の発生も抑制されると考えられていた。このため、本発明者らも、Si基板を用いた半導体装置の故障位置解析装置として用いられている、波長1360nmのレーザー光を照射する従来のOBIRCH法による故障位置解析装置によって、SiC基板を用いた半導体装置も同様に故障位置を解析できるだろうと推定し、実験を行ったところ、上記装置では、抵抗変化が生じる位置を見つけることができず、欠陥の位置の特定ができないことがわかった。
そこで、NドープSiC基板を用い、分光光度計により、その透過率を測定し、波長による透過スペクトルを求めたところ、図2に示されるような結果が得られた。
すなわち、従来の故障位置解析装置でNドープSiC基板の欠陥位置の特定ができなかった理由は、波長1360nmのレーザー光では、NドープSiC基板に対する透過率が極めて低く、それによってレーザー光による加熱が十分になされず、SNを高くした抵抗変化の測定ができないことが原因であることがわかった。
そして、図2に示されるNドープSiC基板の透過スペクトルに基づいて、照射するレーザー光の波長を種々選択して、故障位置の解析実験を繰り返したところ、レーザー光として、波長650〜810nmのレーザー光を用いることにより、故障箇所をクリアに検出して故障位置を特定できることがわかったのである。
波長650〜810nmのレーザー光を照射できるレーザーとしては、658、670、685、780、808nmなどの波長のレーザー光を安定して発振するガス又は半導体レーザーを用いることができる。特には、685nmのレーザー光を発振する半導体レーザーが好ましく用いられる。
また、レーザー光の透過率を高めるため、必要に応じて、半導体装置の基板の厚さが20〜200μmとなるように、同基板の裏面側を加工して薄板化した後、故障位置の解析を行うことが好ましい。基板の厚さが20μm未満では、破損しやすくなるため、取り扱い性が悪くなる。基板の厚さが200μmを超えると、レーザー光の強さによっては、透過光量が不足して、効果的に加熱できなくなる可能性がある。
SiC半導体装置の基板の薄板化は、基板の裏面側の電極等を、王水への浸漬等の手段で剥離し、研磨加工等の手段で処理することにより行うことができる。
本発明の半導体装置の故障位置解析装置10においては、更に、故障位置が特定された場合は、その位置の箇所の近傍に、前記レーザー光の出力を高めて照射するか、もしくは前記基板に対して透過性の低い波長のレーザー光を照射して、マーキングを施すマーキング手段を設けることが好ましい。
この実施形態では、レーザー光照射装置としての共焦点レーザー顕微鏡13に、レーザー光の出力を高めて照射する手段、又はNドープSiC基板に対して透過性の低い波長のレーザー光を照射する手段が設けられており、PCに接続されたマーキング用レーザーコントローラ19によって、これらが制御されるようになっている。
上記レーザー光の出力を高めて照射する手段としては、故障位置解析に用いる波長650〜810nmのレーザー光を発振するレーザーを用いて、パルス化等の方法によって、マーキングすべき箇所に出力を高めたレーザー光を照射する手段を用いることができる。レーザー光の出力を高めて照射する手段を用いた場合は、半導体装置の基板の表面側のデバイス及び回路にマーキングを施すことができる。
また、上記NドープSiC基板に対して透過性の低い波長のレーザー光を照射する手段としては、図2に示される透過スペクトルの谷の近傍に位置する波長のレーザーを照射する手段を用いることができる。具体的には、455〜470nm、1400〜2000nmの波長のレーザー光を照射できるガス又は半導体レーザーを用いることができる。また、NドープSiC基板に対する透過率が2%以下となる波長のレーザー光を照射する手段を用いることもできる。NドープSiC基板に対して透過性の低い波長のレーザー光を用いた場合は、半導体装置の基板の裏面側にマーキングを施すことができる。
次に、本発明による半導体装置の故障位置解析方法の一実施形態について説明する。本発明による半導体装置の故障位置解析方法は、例えば上記故障位置解析装置10を用いて行うことができる。
まず、NドープSiC基板を用いた半導体装置の基板の裏面側に、レーザー光の透過を妨げる層、例えば金属電極層等が形成されている場合には、前述したような方法により、これらの層を剥離する。次に、基板の厚さが200μmを超える場合は、前述したような方法により、好ましくは20〜200μmの厚さとなるように加工する。ただし、使用するレーザー光の強さが十分得られる場合には、200μmを超える厚さのものであっても解析が可能な場合もある。
こうして必要により薄板化した半導体装置を試料11として、その基板の裏面側をレーザー光照射装置、この実施形態では共焦点レーザー顕微鏡13に向けて、試料ステージ12上に設置する。試料ステージ12は、試料11の検査すべき領域が共焦点レーザー顕微鏡13に正対するように、試料11を移動させる。
次いで、電圧印加装置14の一方の電極を試料11の基板の裏面側に接触させ、他方の電極をプローブ15介して基板の表面側のデバイス及び回路、例えば電極層等に接触させる。その状態で、電圧印加装置14により、所定の電圧を印加し、試料11である半導体装置に通電を行う。
それと共に、スキャニング・コントローラ25により、共焦点レーザー顕微鏡13を制御して、波長650〜810nmのレーザー光を走査しながら試料11の基板の背面側から照射する。レーザー光が基板の表面側のデバイス及び回路に照射されると、その部分が局所的に加熱され、その部分の抵抗値が変化するため、試料11である半導体装置を流れる電流値が変化する。この電流値の変化に基づいて、抵抗測定装置16により抵抗値の変化が測定され、その情報がイメージ・プロセッサ17に送られる。
このとき、波長650〜810nmのレーザー光を用いるので、NドープSiC基板に対する透過性がよく、レーザー光が基板の表面側のデバイス及び回路に効果的に照射され、局所的な加熱を良好に行って、SNの高い抵抗値変化情報を得ることができる。
一方、スキャニング・コントローラ25は、共焦点レーザー顕微鏡13によって得られる画像情報(レーザー光の照射によって生じる反射光、透過光、蛍光などに基づいて形成される画像情報)をイメージ・プロセッサ17に送る。
イメージ・プロセッサ17は、スキャニング・コントローラ25から送られてくる画像情報上に、抵抗測定装置16から送られてくる抵抗値の変化情報をプロットし、それらの情報をPC18に送る。
PC18は、イメージ・プロセッサ17から送られてくる画像情報上に抵抗値の変化情報がプロットされたデータに基づいて、故障箇所を解析し、その位置を画像や位置情報として、図示しない表示装置に表示したり、記憶手段に保存したり、プリンタによって印刷することができる。こうして、PC18によって、故障箇所の位置が特定され、表示装置等にその位置が表示されることになる。
こうして得られる画像情報は、例えば抵抗値が高い部分は暗く、抵抗値が低い部分は明るく表示され、配線部等の正常部分は暗くなり、配線部等に断線が生じていれば、暗いパターンに中断した明るい部分が表示され、加熱によって導電性が向上するような異物が存在している場合には、その部分が極度に明るく表示されることになるので、故障箇所を特定することができる。
一方、故障箇所の位置が特定されると、PC18は、マーキング用レーザーコントローラ19に制御信号を送り、マーキング用レーザーコントローラ19によって、共焦点レーザー顕微鏡13からマーキング用のレーザー光が照射される。
このレーザー光は、前述したように、故障位置解析に用いる波長650〜810nmのレーザー光を発振するレーザーを用いて、パルス化等の方法によって、マーキングすべき箇所に出力を高めたレーザー光を照射する手段、あるいはNドープSiC基板に対して透過性の低い波長のレーザー光を照射する手段からなり、前者の場合は半導体装置の基板の表面側のデバイス及び回路にマーキングを施すことができ、後者の場合は半導体装置の基板の裏面側にマーキングを施すことができる。ここでNドープSiC基板に対して透過性の低い波長は、455〜470nm、又は1400〜2000nmであって良いし、NドープSiC基板の透過率が2%以下となる波長であっても良い。
こうして故障位置の近傍にマーキングを施した後、そのマーキングを目印にして、電子顕微鏡等によって、内部構造を詳細に検査することにより、故障箇所の正確な位置や、故障の原因などを究明することが可能となる。
以下に本発明の実施例及び比較例を挙げて説明する。
[実施例1〜8] [比較例1〜4]
図3に示すショットキーバリアダイオードを常法により製造した。このショットキーバリアダイオード20は、NドープSiC基板21と、その表面側に形成されたTi/Al(TiがSiCとの界面で、その上にAlを成膜したもの)からなるアノード電極(ショットキー電極)22と、裏面側に形成されたNi/Ti/Al(NiがSiCとの界面にあり、その上にTiとAlを成膜したもの)からなるカソード電極(オーミック電極)23とで構成されている。NドープSiC基板21は、ドリフト層21aと、カソード層21bとで構成されている。NドープSiC基板21の厚さは350μmである。
このショットキーバリアダイオード20のチップ表面に、φ1μmのパターンで、高濃度(1021atoms/cm3)のPを打ち込むことで、図4に示すように、アノード電極(ショットキー電極)22の中に、オーミック接合となる部分24を形成して試料とした。
この試料の裏面側のカソード電極(オーミック電極)23を王水で剥離し、裏面側から平面研磨装置で研磨し、NドープSiC基板21の板厚を20、50、100、200μmにした各試料を作成した。また、カソード電極(オーミック電極)23を剥離しただけの、NドープSiC基板21の板厚が350μmの試料も作成した。
これらの試料を用い、図1に示した構造の半導体装置の故障位置解析装置10により、レーザー光の波長を変えて、OBIRCH法によって故障位置(オーミック接合となる部分24の位置)を解析し、故障位置の特定が可能であったか否かを調査した。
すなわち、下記表1に示すように、レーザー光の波長を変えると共に、基板21の厚さを変えて、OBIRCH法による故障箇所の検出が可能かどうかを実験した。なお、レーザー光の入射強度は、いずれも100mWとした。
その結果を表1に示す。表1中、◎は、故障箇所をクリアに検出できたこと、○は故障箇所を検出できたこと、×は故障箇所を検出できなかったことを表す。
表1の結果から、レーザー光の波長が658nm、685nm、808nmの場合、基板の厚さが100μmでも、200μmでも、OBIRCH法による故障箇所の検出が可能であることがわかる(実施例1〜9参照)。
また、レーザー光の波長が532nmの場合、基板の厚さが100μmであれば、OBIRCH法による故障箇所の検出が可能であるが、基板の厚さが200μmになると、検出ができないことがわかる(比較例1、3参照)。
更に、レーザー光の波長が1300nmの場合は、基板の厚さが100μmでも、200μmでも、OBIRCH法による故障箇所の検出が不可能であった(比較例2、4参照)。
更にまた、基板の厚さが350μmになると、レーザー光の波長が685nmでも故障箇所の検出ができなかった(実施例9参照)。ただし、基板の厚さが350μmでもレーザー光の強度を高めることにより、故障位置の検出は可能であった。
10:半導体装置の故障位置解析装置
11:試料(検査すべき半導体装置)
12:試料ステージ
13:共焦点レーザー顕微鏡
14:電圧印加装置
15:プローブ
16:抵抗測定装置
17:イメージ・プロセッサ
18:PC(パーソナルコンピュータ)
19:マーキング用レーザーコントローラ
25:スキャニング・コントローラ

Claims (10)

  1. 半導体装置の基板の裏面側から、該基板の表面側のデバイス及び回路に、レーザー光を走査しながら照射して加熱すると共に、前記デバイス及び回路に電流を流し、電流の変化によって抵抗値変化を検出して、故障位置を解析する半導体装置の故障位置解析方法において、前記半導体装置が、NドープSiC基板を用いた半導体装置であり、前記レーザー光として、波長650〜810nmのレーザー光を用いることを特徴とする半導体装置の故障位置解析方法。
  2. 前記基板の厚さが20〜200μmとなるように、前記基板の裏面側を加工して薄板化した後、前記故障位置の解析を行う請求項1記載の半導体装置の故障位置解析方法。
  3. 故障位置が特定された場合は、その位置の近傍に、前記レーザー光の出力を高めて照射して、マーキングを施す請求項1又は2記載の半導体装置の故障位置解析方法。
  4. 故障位置が特定された場合は、その位置の近傍に、波長455〜470nm、又は1400〜2000nmのレーザー光を照射して、マーキングを施す請求項1又は2記載の半導体装置の故障位置解析方法。
  5. 故障位置が特定された場合は、その位置の近傍に、前記基板の透過率が2%以下となる波長のレーザー光を照射して、マーキングを施す請求項1又は2記載の半導体装置の故障位置解析方法。
  6. 検査すべき半導体装置を載置する試料ステージと、前記半導体装置の基板の裏面側からレーザー光を走査しながら照射するレーザー光照射装置と、前記半導体装置のデバイス及び回路に電流を流す通電手段と、前記デバイス及び回路に流れる電流の変化によって抵抗値変化を検出する抵抗値測定手段とを備えた半導体装置の故障位置解析装置において、前記半導体装置が、NドープSiC基板を用いた半導体装置であり、前記レーザー光照射手段が、波長650〜810nmのレーザー光を照射できるものであることを特徴とする半導体装置の故障位置解析装置。
  7. 前記半導体装置が、その基板の厚さが20〜200μmとなるように、該基板の裏面側を加工して薄板化されたものである請求項6記載の半導体装置の故障位置解析装置。
  8. 特定された故障位置の近傍に、前記レーザー光の出力を高めて照射して、マーキングを施すマーキング手段を更に備える請求項6は7記載の半導体装置の故障位置解析装置。
  9. 特定された故障位置の近傍に、波長455〜470nm、又は1400〜2000nmのレーザー光を照射して、マーキングを施すマーキング手段を更に備える請求項6又は7記載の半導体装置の故障位置解析装置。
  10. 特定された故障位置の近傍に、前記基板の透過率が2%以下となる波長のレーザー光を照射して、マーキングを施すマーキング手段を更に備える請求項6又は7記載の半導体装置の故障位置解析装置。
JP2011244102A 2011-11-08 2011-11-08 半導体装置の故障位置解析方法及び装置 Expired - Fee Related JP6158468B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011244102A JP6158468B2 (ja) 2011-11-08 2011-11-08 半導体装置の故障位置解析方法及び装置
US13/671,706 US9222970B2 (en) 2011-11-08 2012-11-08 Fault position analysis method and fault position analysis device for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011244102A JP6158468B2 (ja) 2011-11-08 2011-11-08 半導体装置の故障位置解析方法及び装置

Publications (2)

Publication Number Publication Date
JP2013101009A true JP2013101009A (ja) 2013-05-23
JP6158468B2 JP6158468B2 (ja) 2017-07-05

Family

ID=48223282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011244102A Expired - Fee Related JP6158468B2 (ja) 2011-11-08 2011-11-08 半導体装置の故障位置解析方法及び装置

Country Status (2)

Country Link
US (1) US9222970B2 (ja)
JP (1) JP6158468B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032686A (ja) * 2013-08-02 2015-02-16 信越半導体株式会社 半導体素子の評価方法及び半導体素子の評価装置
KR20160113718A (ko) 2014-03-06 2016-09-30 미쓰비시덴키 가부시키가이샤 반도체 장치, 및 그 시험 방법
JP2017075838A (ja) * 2015-10-14 2017-04-20 株式会社デンソー ウェハ検査装置およびウェハ検査方法
WO2018135044A1 (ja) * 2017-01-19 2018-07-26 浜松ホトニクス株式会社 検査方法、検査装置、及びマーキング形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367191A (zh) * 2013-07-03 2013-10-23 上海华力微电子有限公司 一种失效点定位方法
JP2016057187A (ja) * 2014-09-10 2016-04-21 株式会社東芝 解析装置
US20160109503A1 (en) * 2014-10-15 2016-04-21 Kabushiki Kaisha Toshiba Jig, manufacturing method thereof and test method
CN105973803A (zh) * 2016-05-10 2016-09-28 国家纳米科学中心 一种材料的微区光学、电学的测量装置及方法
CN107958849B (zh) * 2017-11-21 2019-12-10 上海华虹宏力半导体制造有限公司 无阻挡层金属层功率器件igss失效点定位方法
CN108414861B (zh) * 2018-03-07 2020-10-02 宁波弘讯科技股份有限公司 电热故障自检方法、装置、系统及计算机可读存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066115A (ja) * 2001-08-22 2003-03-05 Matsushita Electric Ind Co Ltd 半導体装置の故障解析方法および故障解析装置
JP2009509339A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法
JP2009164445A (ja) * 2008-01-09 2009-07-23 Mitsubishi Electric Corp エッチング処理方法および炭化珪素半導体装置の製造方法
JP2010197051A (ja) * 2009-02-20 2010-09-09 Toshiba Corp 故障解析装置
JP2010207845A (ja) * 2009-03-10 2010-09-24 Nippon Steel Corp 単結晶炭化珪素基板の加工方法
JP2011222607A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp SiC半導体素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3825542B2 (ja) 1997-10-09 2006-09-27 浜松ホトニクス株式会社 定電流型ビーム照射加熱抵抗変化測定装置
DE10147791A1 (de) * 2001-09-27 2003-04-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis eines Nitrid-Verbindungshalbleiters
JP4526765B2 (ja) 2003-01-20 2010-08-18 浜松ホトニクス株式会社 ビーム照射加熱抵抗変化測定装置
JP4683869B2 (ja) * 2004-07-08 2011-05-18 独立行政法人理化学研究所 半導体デバイスの故障診断方法と装置
JP2009236651A (ja) 2008-03-27 2009-10-15 Fujitsu Ltd 欠陥検査装置及び欠陥検査方法
CN102326248B (zh) * 2009-02-25 2014-06-25 日本电气株式会社 电容器制造方法、电容器制造装置
US8425716B2 (en) * 2009-06-23 2013-04-23 Global Oled Technology Llc Applying chiplets to substrates
JP5267471B2 (ja) 2010-01-19 2013-08-21 株式会社デンソー 半導体デバイスの検査方法および検査装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066115A (ja) * 2001-08-22 2003-03-05 Matsushita Electric Ind Co Ltd 半導体装置の故障解析方法および故障解析装置
JP2009509339A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法
JP2009164445A (ja) * 2008-01-09 2009-07-23 Mitsubishi Electric Corp エッチング処理方法および炭化珪素半導体装置の製造方法
JP2010197051A (ja) * 2009-02-20 2010-09-09 Toshiba Corp 故障解析装置
JP2010207845A (ja) * 2009-03-10 2010-09-24 Nippon Steel Corp 単結晶炭化珪素基板の加工方法
JP2011222607A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp SiC半導体素子の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032686A (ja) * 2013-08-02 2015-02-16 信越半導体株式会社 半導体素子の評価方法及び半導体素子の評価装置
KR20160113718A (ko) 2014-03-06 2016-09-30 미쓰비시덴키 가부시키가이샤 반도체 장치, 및 그 시험 방법
US10228412B2 (en) 2014-03-06 2019-03-12 Mitsubishi Electric Corporation Semiconductor device and method for testing same
JP2017075838A (ja) * 2015-10-14 2017-04-20 株式会社デンソー ウェハ検査装置およびウェハ検査方法
WO2018135044A1 (ja) * 2017-01-19 2018-07-26 浜松ホトニクス株式会社 検査方法、検査装置、及びマーキング形成方法
JP2018117063A (ja) * 2017-01-19 2018-07-26 浜松ホトニクス株式会社 検査方法、検査装置、及びマーキング形成方法
US10586743B2 (en) 2017-01-19 2020-03-10 Hamamatsu Photonics K.K. Inspection method, inspection device, and marking forming method
US10923404B2 (en) 2017-01-19 2021-02-16 Hamamatsu Photonics K.K. Inspection method, inspection device, and marking forming method
JP2021108383A (ja) * 2017-01-19 2021-07-29 浜松ホトニクス株式会社 検査方法、検査装置、及びマーキング形成方法
JP7033225B2 (ja) 2017-01-19 2022-03-09 浜松ホトニクス株式会社 検査方法、検査装置、及びマーキング形成方法

Also Published As

Publication number Publication date
JP6158468B2 (ja) 2017-07-05
US20130113497A1 (en) 2013-05-09
US9222970B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
JP6158468B2 (ja) 半導体装置の故障位置解析方法及び装置
JP5187843B2 (ja) 半導体検査装置及び検査方法
JP5481767B2 (ja) 半導体コンポーネント部品中の製造エラーの位置を検出する方法および装置
JP4334927B2 (ja) 半導体レーザーダイオードチップの検査方法および検査装置
US20230061399A1 (en) Semiconductor fault analysis device and semiconductor fault analysis method
JP2013104667A (ja) 半導体装置の検査装置及び検査方法
TW202246783A (zh) 檢查方法、檢查裝置、及標記形成方法
EP2202026A1 (en) Laser processing apparatus and method for manufacturing thin-film solar cells
KR100633460B1 (ko) 반도체 디바이스의 검사방법
TW202303786A (zh) 製造方法、檢查方法及檢查裝置
JP2015032686A (ja) 半導体素子の評価方法及び半導体素子の評価装置
CN106324872B (zh) 检查装置及被处理物检查方法
JP3698904B2 (ja) 半導体評価方法及び欠陥位置特定装置
US9118331B2 (en) Contact state detection apparatus
JP5455957B2 (ja) 半導体素子の故障解析方法及び故障解析装置
JP2014107483A (ja) Obirch検査方法及びobirch装置
JP2008141207A (ja) 故障解析装置
JP5267471B2 (ja) 半導体デバイスの検査方法および検査装置
JP7376369B2 (ja) 半導体素子の検査装置
JP5582613B2 (ja) 検査装置及び方法
CN115020261A (zh) 晶圆缺陷检测设备以及晶圆缺陷检测方法
JP2002055146A (ja) 半導体装置の製造方法
Yamashita et al. Evaluation of spatial resolution in laser-terahertz emission microscope for inspecting electrical faults in integrated circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160621

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160628

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170608

R150 Certificate of patent or registration of utility model

Ref document number: 6158468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees